KR20030021089A

KR20030021089A - 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Info

Publication number: KR20030021089A
Application number: KR1020010054585A
Authority: KR
Inventors: 박귀복
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2001-09-05
Filing date: 2001-09-05
Publication date: 2003-03-12
Also published as: KR100820646B1; US20030043329A1; US7256851B2

Abstract

본 발명은 횡전계방식 액정표시장치에 관한 것으로 특히, 개구율이 개선된 횡전계방식 액정표시장치용 어레이기판에 관한 것이다.

개구율을 개선하기 위해, 서로 엇갈려 구성되는 화소전극과 공통전극이 형성될 영역에, 아랫변을 포함한 일측 변이 소정의 각(Θ)을 이루도록 식각된 투명 유기막 패턴을 형성한 후, 상기 투명 유기막 패턴 위에 공통전극과 화소전극을 형성한다.

이와 같이 하면, 화소영역에서 상기 각 전극이 차지하는 영역을 줄이는 효과가 있기 때문에 개구율 및 휘도를 개선할 수 있다.

Description

횡전계방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and the method for fabricating the same}

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 개구율(Aperture ratio)이 개선된 횡전계 방식(In-Plane Switching Mode) 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.

그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.

이하, 도 1을 참조하여 일반적인 횡전계방식 액정표시장치에 관해 상세히 설명한다.

도 1은 일반적인 횡전계방식 액정표시장치의 단면을 도시한 단면도이다.

도시한 바와 같이, 컬러필터 기판인 상부기판(10)과 어레이기판인 하부기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(10,20)사이에는 액정층(12)이 개재되어 있다.

상기 하부기판(20)상에는 공통전극(38)과 화소전극(36)이 동일 평면상에 형성되어 있다.

상기 액정층(12)은 상기 공통전극(38)과 화소전극(36)의 수평전계(21)에 의해 작동된다.

도 2a, 2b는 일반적인 횡전계형 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도이다.

도 2a에서는, 오프상태로 수평전계가 인가되지 않으므로 액정층(12)의 상변이가 일어나지 않은 상태이다.

도 2b에서는, 전압이 인가된 온(on)상태에서의 액정의 상변이를 도시한 도면으로, 상기 공통전극(38) 및 화소전극(36)과 대응하는 위치의 액정(12a)의 상변이는 없지만 공통전극(38)과 화소전극(36)사이 구간에 위치한 액정(12b)은 이 공통전극(38)과 화소전극(36)사이에 전압이 인가되므로써 형성되는 수평전계(21)에 의하여, 상기 수평전계(21)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.

그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼85^o방향에서 가시 할 수 있다.

도 3은 종래의 횡전계방식 액정표시장치용 어레이기판의 일부를 개략적으로 구성한 평면도이다.

도시한 바와 같이, 일반적인 IPS모드 액정표시장치용 어레이기판은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(32)과 공통배선(37)과, 상기 두 배선과 교차하며 특히 게이트배선(32)과는 화소영역(P)을 정의하는 데이터배선(44)이 구성된다.

상기 게이트배선(32)과 데이터배선(44)의 교차지점에는 게이트전극(34)과 액티브층(40)과 소스전극(46)및 드레인전극(48)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스전극(46)은 상기 데이터배선(44)과 연결되고, 상기 게이트전극(34)은 상기 게이트배선(32)과 연결된다.

이때, 상기 게이트전극(34)은 상기 게이트배선(32)의 일부이다.

상기 화소영역(P)의 상부에는 상기 드레인전극(48)과 연결되는 화소전극(38)과, 화소영역(P)상에서 상기 화소전극(28)과 평행하게 구성되고 상기 공통배선(37)과 연결되는 공통전극(36)이 구성된다.

상기 화소전극(38)은 상기 드레인전극(48)에서 연장된 다수의 수직 연장부(38a)와 상기 수직 연장부(38a)에서 수직하게 연장되고, 상기게이트배선(32)의 일부와 겹쳐 형성된 수평부(38b)로 구성된다.

상기 공통전극(36)은 상기 화소영역(P)을 지나는 공통배선(37)과 연결되고, 화소영역 내에서 상부와 하부로 분기되어 형성된 제 1 수직부(36a)와 제 2 수직부(36b)로 구성된다.

상기 화소영역(P)의 양측에 구성된 공통전극(36)의 수직부(36a,36b)는 상기 데이터배선(44)과 소정간격 이격되도록 구성되었다.

또한, 상기 화소영역(P)과 회로적으로 병렬로 연결된 보조 용량부(C)가 상기 게이트배선의 상부에 구성된다.

즉, 상기 게이트배선(34)과 상기 화소전극의 수평부(38b)는 상기 보조용량부(C)의 제 1 전극과 제 2 전극의 기능을 한다.

전술한 바와 같은 구성에서, 상기 공통전극(36)은 상기 게이트배선(32)을 구성하는 공정 중 형성할 수 있고, 상기 화소전극(38)은 상기 소스전극(46)및 드레인전극(48)을 구성하는 공정 중 동일층 동일물질로 제작하게 된다.

이하, 도 4는 도 3의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 종래의 제 1 예에 따른 횡전계방식 액정표시장치의 단면도이다.

도시한 바와 같이, 상기 박막트랜지스터(T)는 게이트전극(34)과, 게이트 전극(34)과의 사이에 게이트 절연막(35)을 개재(介在)한 액티브층(40)과, 상기 액티브층(40)상부에 구성된 소스전극(46)및 드레인전극(48)을 포함한다.

상기 화소영역(P)에는 게이트 절연막(35)이 형성되고, 상기 게이트 절연막(35)의 상부에 상기 화소영역(P)을 정의하는 데이터 배선(44)이 형성된다.

전술한 구성에서, 상기 공통전극(36)과 데이터배선(44)사이에 무기 절연막이 구성된다면, 상기 화소영역(P)을 정의하는 양측의 데이터배선(44)과 이에 근접한 공통전극(36)은 단면적으로 서로 겹쳐 구성할 수 없다.

왜냐하면, 상기 무기절연물질은 유전율이 액정보다 높기 때문에 상기 공통전극(36)과 데이터배선(44)사이에 기생용량(parasitic capacitor)이 발생하게 되고, 상기 기생용량에 의해 수직 크로스토크(crosstalk)가 발생하는 문제가 있다.

따라서, 상기 공통전극(36)과 데이터배선(44)은 신호간섭을 받지 않을 정도의 거리(L)로 이격하여 구성하여야 한다.

이와 같은 구성은 상기 데이터배선(44)과 이에 근접하여 구성한 공통전극(36)의 상부에 블랙매트릭스(40)를 두어 상기 이격된 영역(L)만큼을 더 차폐해야 하기 때문에 그만큼 개구율(aperture ratio)이 저하되는 문제가 발생한다.

전술한 바와 같은 문제를 해결하기 위한 본 발명에 따른 횡전계방식 액정표시장치의 개구율을 더욱 개선하기 위한 방법으로는 상기 공통전극과 화소전극의 거리를 이격하는 방법을 제안할 수 있으나, 이하 도 5에 도시한 바와 같은 이유로 상기 공통전극과 화소전극의 거리는 제한적이다.

도 5는 공통전극과 화소전극 사이의 전계분포를 도시한 도면이다.

도시한 바와 같이, 공통전극(36)과 화소전극(38)에 전압을 인가하게 되면 전기장(54)의 분포폭은 상기 공통전극(36)과 화소전극(38)사이의 가운데 영역(N)에서가장 넓게 나타난다. 따라서, 공통전극(36)과 화소전극(38)의 가운데 영역(N)에서 전기장(54)이 액정에 미치는 영향이 가장 약하다.

따라서, 상기 공통전극(36)과 화소전극(38)사이의 간격을 넓게 설계하는 것은 위와 같은 제한이 있으므로, 개구율을 개선하는데 한계가 있다.

또한, 상기 공통전극(36)과 화소전극(38)이 구성된 화소영역(P)에서의 투과율을 살펴보면 아래 도 6과 같다.

도 6은 화소전극과 공통전극이 구성된 화소영역에서의 투과율 분포를 도시한 단면도이다.

도시한 바와 같이, 전압을 인가하였을 경우, 투과율 분포(60)를 보면 상기 공통전극(36)과 화소전극(38)이 위치하는 영역(A1)은 빛의 투과가 거의 발생하지 않고, 상기 두 전극(36,38)의 사이영역(A2)은 투과율이 높게 나타난다.

이와 같은 원인은, 상기 공통전극(36)과 화소전극(38)에 전압을 인가하였을 경우, 상기 공통전극(36)과 화소전극(38)의 상부에 구성된 액정(미도시)과 상기 두 전극의 사이 영역에 위치한 액정(미도시)의 배향 방향이 다르기 때문이다.

상세히 설명하면, 전압을 인가하였을 경우, 상기 공통전극(36)과 화소전극(38)에 분포하는 전기장은 상기 각 전극(36,38)의 상부에서는 수직한 성분이 되고 상기 두 전극(36,38)의 사이영역(A2)에서는 평행한 성분으로 구성된다.

따라서, 상기 두 전극(36,38)의 상부에 위치한 액정(미도시)은 상기 전기장(도 5의 54)의 분포방향과 평행하게 배열하기 때문에 상기 두 전극의 상부에 위치한 액정(미도시)은 수직하게 배열할 것이고, 상기 두 전극(36,38)의 사이영역에 위치한 액정(미도시)은 상기 두 전극(36,38)에 평행배열 하게 된다.

결과적으로 빛은 상기 액정표시장치의 하부에 구성된 편광판(미도시)을 통과하면서 상기 편광판(미도시)의 투과축과 평행한 일축으로 진동하는 선편광이 된다. 이때, 상기 선편광은 액정을 통과하면서, 상기 액정(미도시)의 투과축과 빛의 편광축이 수직이 되지않는 한 액정을 통과하면서 편광된다.

따라서, 상기 공통전극과 화소전극 사이에 위치한 액정은 상기 편광판의 투과축과 평행하게 액정이 배향되므로 빛이 투과되나, 상기 공통전극(36)과 화소전극(38)의 상부에 구성된 액정은 상기 편광판의 투과축과 수직하게 구성되기 때문에 빛이 투과되지 않는다.

따라서, 전극이 차지하는 면적이 크면 빛이 투과되는 영역이 줄어들기 때문에 개구율과 휘도가 떨어져 표시품질이 저하되는 문제가 있다.

본 발명은 전술한 바와 같은 문제를 해결하기 위해 안출된 것으로, 유기절연층을 개재(介在)하여 상기 데이터배선의 상부에 공통전극을 겹쳐 형성하는 동시에, 공통전극과 화소전극의 일측 또는 양측에 기울기를 주어 종래와 동일한 너비를 가지는 전극이 화소영역을 차지하는 면적을 줄임으로써 표시소자의 개구율과 휘도를 개선하는 것을 목적으로 한다.

도 1은 일반적인 횡전계방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,

도 2a, 2b는 일반적인 횡전계방식 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도이고,

도 3은 종래에 따른 횡전계방식 액정표시장치용 어레이기판의 한 화소부에 대한 평면을 도시한 평면도이고,

도 4는 도 3의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 단면도이고,

도 5는 종래에 따라 구성된 공통전극과 화소전극 사이에 분포하는 전기장의 분포형태를 도시한 도면이고,

도 6은 종래의 공통전극과 화소전극의 구성에 따른 투과율의 분포를 도시한 단면도이고,

도 7과 도 8은 본 발명의 제 1 실시예에 따른 제 1 전극 구조와 제 2 전극 구조를 각각 도시한 도면이고,

도 9는 본 발명에 따른 횡전계 액정표시장치용 어레이기판의 한 화소에 해당하는 평면도이고,

도 10은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단한 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치의 일부 단면도이고,

도 11은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단한 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치의 일부 단면도이고,

도 12는 도 11의 전극 구성에 따른 전기장의 분포를 도시한 단면도이다.

도 13은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단한 본 발명의 제 4 실시예에 따른 횡전계방식 액정표시장치의 일부 단면도이고,

도 14는 도 13의 전극 구성에 따른 전기장의 분포를 도시한 단면도이다.

<도면의 주요부분에 대한 간단한 설명>

420 : 기판 422 : 게이트전극

424 : 게이트절연막 425 : 액티브층

428 : 소스전극 430 : 드레인전극

434 : 보호막 414 : 드레인 콘택홀

436a, 436b : 공통전극 438 : 화소전극

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는게이트배선과 데이터배선과; 상기 게이트배선과 평행하게 소정간격 이격하여 일 방향으로 구성된 공통배선과; 상기 게이트배선과 데이터배선이 교차하는 지점에 구성되고, 게이트전극과 반도체층과 소스전극 및 드레인전극으로 구성된 박막트랜지스터와; 상기 데이터배선의 상부와 화소영역 상에 일 방향으로 형성되고, 적어도 일측 면이 경사진 다수의 유기막 패턴과; 상기 공통배선에서 상기 유기막 패턴의 상부로 수직하게 분기하여, 상기 경사진 면을 가진 유기막 패턴을 따라 연장 형성된 공통전극과; 상기 공통전극과 엇갈려 구성되고, 상기 경사진 면을 가진 유기막 패턴을 따라 연장 형성된 화소전극을 포함한다.

상기 공통전극과 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속물질 중 선택된 하나로 구성한다.

상기 유기막 패턴은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 유기절연물질 그룹 중 선택된 하나로 구성한다.

또한, 상기 유기막 패턴은 단면적으로 아랫변을 포함한 일측 변이 이루는 각이 45^o인 것을 특징으로 한다.

상기 유기막 패턴의 높이는 1∼2.0㎛이고, 바람직하게는 1.3㎛인 것을 특징으로 한다.

이때, 상기 공통전극과 화소전극의 너비는 5.5㎛∼6.0㎛이다.

본 발명의 특징에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법은기판을 준비하는 단계와; 상기 기판 상에 서로 평행하게 소정간격 이격하여 게이트배선과 공통배선을 형성하는 단계와; 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와; 상기 게이트배선과 데이터배선이 교차하는 지점에 박막트랜지스터를 형성하는 단계와; 상기 데이터배선의 상부와 화소영역 상에 일 방향으로 형성되고, 적어도 일측 면이 경사진 다수의 유기막 패턴을 형성하는 단계와; 상기 공통배선에서 상기 유기막 패턴의 상부로 수직하게 분기하여, 상기 경사진 면을 가진 유기막 패턴을 따라 연장된 공통전극을 형성하는 단계와; 상기 공통전극과 엇갈려 형성되고, 상기 경사진 면을 가진 유기막 패턴을 따라 연장된 화소전극을 형성하는 단계를 포함한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

-- 제 1 실시예 --

본 발명의 특징은 기판 상에 평행하게 구성하는 공통전극과 화소전극의 적어도 일 측을 구부러진 형상으로 형성하는 것을 특징으로 한다.

이하, 도 7은 본 발명에 따른 제 1 전극구조를 도시한 단면도이다.

도시한 바와 같이, 본 발명에 따른 제 1 전극 구조는 1∼2.0㎛의 높이를 가지는 하부의 유기막에 기울기를 주고, 상기 경사진 면을 포함한 유기막의 표면에 투명한 금속을 증착하고 패턴하여 제작할 수 있다. 상기 유기막의 높이는 바람직하게는 1.3㎛이다.

이때, 상기 투명한 도전성 금속은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속그룹 중 선택된 하나로 형성한 것이고, 상기 유기막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 투명한 유기물질그룹 중 선택된 하나로 형성한다.

전술한 본 발명의 특징에 따른 전극 구성을 상세히 설명하면, 소정의 너비(B)를 가지는 전극(102)과, 상기 전극과 동일한 너비를 가지는 유기막(100)이 상기 전극(102)의 하부에 구성된다고 가정하자.

이때, 상기 전극(102)의 너비는 5.0㎛∼6.0㎛의 범위를 가질 수 있으며, 본 설명에서는 6.0㎛라 가정한다.

상기 유기막(100)의 높이는 약 1.3㎛의 값을 가진다고 가정한다.

상기 6.0㎛의 너비와 1.3㎛의 높이를 가지는 상기 유기막(100)의 아랫변을 포함한 일측 변이 이루는 각을 45^o로 한다. 이와 같은 구성은 상기 유기막의 경사진면(100a)의 길이가 약 1.8㎛값을 갖도록 한다.

이러한 유기막(100)의 표면에 6.0㎛의 너비를 가지는 전극(102)을 구성하게 되면, 상기 전극(102)의 일부(1.8㎛)는 단면적으로 상기 유기막(100)의 경사진 면(100a)을 따라 구성된다.

전술한 구성에서, 상기 경사진 면을 제외한 유기막(100)의 상부에 구성되는 전극의 너비는 결과적으로 4.2㎛가 된다.

따라서, 단면적으로 상기 6.0㎛의 너비를 가지는 전극(102)이 차지하는 유기막(100)의 하부 너비는 아래와 같이 계산한다.

즉, 전극(102)이 형성되는 유기막(100)의 경사진 면(100a)이 빗면이 되는 직각 삼각형의 밑변의 길이(C2)를 구하게 되면 약 1.3㎛로 계산된다.

따라서, 상기 경사진 면(100a)에 구성된 부분을 제외한 유기막(100)에 구성된 상기 전극(102)의 너비가 4.2㎛이므로, 상기 6.0㎛의 너비를 가지는 전극(102)이 구성된 유기막(100)의 너비(C1)는 상기 직각 삼각형의 밑변의 길이(C2) 1.3㎛와 상기 경사진 부분에 구성된 부분을 제외한 나머지 전극(4.2㎛)이 구성된 너비(C3)의 합으로 구할 수 있으며, 그 값은 약 5.5㎛이다.

전술한 바와 같은 수치는 종래와 비교하여, 상기 6.0㎛의 너비를 가지는 전극(102)이 형성된 유기막의 너비가 0.5㎛정도 줄어든 것이다.

따라서, 소정의 너비를 가지는 전극(102)을 꺽어진 형상으로 형성하게 되면, 상기 전극이 차지하는 영역이 감소하는 결과를 얻을 수 있다.

전술한 바와 같은 구성을 좀더 개선하게 되면, 전극의 양측을 소정의 각으로 꺽어진 형상으로 구성하는 것이다.

이하, 도 8을 참조하여 설명한다.

도시한 바와 같이, 유기막(100)의 양측을 소정의 각으로 식각하여 경사진 면을 갖도록 한다. 즉, 상기 유기막은 단면적으로 사다리꼴 형상이 되며, 이러한 경사진 면(100a,100b)을 포함한 상기 유기막(100)의 상부에 6.0㎛의 너비를 가지는 전극(102)을 구성하는 것이다.

이때, 상기 사다리꼴 형상 중 아랫변을 포함하는 두변이 이루는 각(Θ)을45^o로 하면, 상기 유기막 양측의 경사진 면(100a,100b)을 더한 길이가 3.6㎛된다.(실시예 1에서 설명)

이러한 구성에서, 상기 양측이 경사진 면을 갖는 유기막(100)을 따라 6.0㎛의 너비를 가지는 전극이 구성되려면, 상기 경사진 면을 제외한 부분(D)의 유기막(100)의 너비가 2.4㎛되어야 한다.

따라서, 단면적으로 상기 6.0㎛의 너비를 가지는 전극이 차지하는 유기막의 너비는 아래와 같이 계산한다.

즉, 전극(102)이 형성될 유기막(100)일측의 경사진 면(100a,100b)이 빗면이 되는 직각 삼각형의 밑변(D1,D2)의 길이는 약 1.3㎛로 계산된다.

제 2 전극 구조에서는 하부에 구성된 상기 유기막(100)은 양측이 경사진 면(100a,100b)을 가지고 있기 때문에, 상기 경사진 면(100a, 100b)이 빗면이 되는 양측의 직각 삼각형의 밑변(D1,D2)의 길이의 합은 2.6㎛가 된다.

단면적으로, 상기 6.0㎛의 너비를 가지는 전극(102)이 형성된 유기막(100)의 너비(D3)는 상기 직각 삼각형의 두 밑변(D1,D2)의 합과 유기막(100)의 경사진 면(100a,100b)에 구성되지 않은 일부 전극의 너비(D)(2.4㎛)를 합한 값과 같다.

따라서, 상기 6.0㎛의 너비를 가지는 전극이 차지하는 유기막의 너비(D3)는 5㎛가 된다.

결과적으로, 상기 전극이 차폐하는 영역의 너비는 기존에 비해 1㎛ 줄어들게 되는 것이다.

따라서, 상기 전극이 차지하는 화소영역의 면적이 줄어든 만큼 개구율과 휘도가 개선된다.

전술한 바와 같은 전극 구조를 적용한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판에 대해 이하, 실시예를 통해 설명한다.

--제 2 실시예--

본 발명은 기판 상에 평행하게 구성하는 공통전극과 화소전극을 모두 투명한 금속으로 형성하는 동시에, 상기 데이터배선과 근접하여 구성된 공통전극은 상기 데이터배선과 일부 겹쳐 형성하는 것을 특징으로 한다.

도 9는 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판의 한 화소부에 대한 평면을 도시한 평면도로서, 설명의 편의상 액정셀의 제조 공정 중 어레이 공정 이후의 보호막 형성공정을 거친 상태의 하부기판에 대해 도시하며, 또한 게이트 및 데이터 패드부에 대한 도시는 생략한다.

도시한 바와 같이, 제 1 방향으로 게이트전극(122)을 포함하는 게이트배선(123)이 형성되어 있고, 제 2 방향으로 게이트배선(123)과 교차하며, 소스전극(128)을 포함하는 데이터배선(132)이 형성되어 있고, 이 소스전극(128)과 일정간격 이격되어 드레인전극(130)이 형성되어 있으며, 이 소스전극(128)및 드레인전극(130)의 사이 구간에는, 소스전극(128)및 드레인전극(130)과 각각 일정 간격 오버랩(overlap)되어 아일랜드 형상의 반도체층(125)이 형성되어 있다.

상기 게이트전극(122)과 반도체층(125)과 소스 및 드레인전극(128,130)을 포함하여 박막트랜지스터(T)라 한다.

또한, 상기 게이트배선(123)과 평행한 제 1 방향으로는 공통배선(135)이 형성되어 있고, 이 공통배선(135)에서 상기 제 2 방향으로 다수개의 공통전극(136)이 분기되어 있다.

상기 드레인전극(130)과 연결된 화소전극(138)이 상기 공통전극(136)과 이격되어 엇갈려 구성되어 있다.

전술한 구성에서, 상기 공통전극(136)과 상기 화소전극(138)은 인듐-틴-옥사이드와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질그룹 중 선택된 하나로 형성하며, 상기 두 전극(136,138)은 동일 층에 서로 엇갈려 구성한다.

도 10은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단한 단면도이다.

도시한 바와 같이, 하부기판(120)에 구성된 데이터배선(132)과 상기 공통전극(136)과 화소전극(138) 사이에 구성하는 보호막(134)을 유기막으로 구성한다면, 상기 데이터배선(132)과 이에 근접한 공통전극(136)을 서로 일부를 겹쳐 구성할 수 있다.

실리콘 절연막과 같은 무기 절연막과는 달리 유기 절연막은 유전율이 낮기 때문에 상기 공통전극(136)과 데이터배선(132)과의 겹침 면적에서 발생하는 기생용량이 상기 데이터배선(132)과 공통전극(136)에 흐르는 신호에 큰 영향을 미치지 않는다.

따라서, 단일한 화소영역(P)상에 동일한 개수의 공통전극(136)과 화소전극(138)을 설계한다 하더라도 공통전극(136)과 데이터배선(132)과의 이격거리(M)가 제거된다.

상기 제거된 이격거리(M) 만큼 상부기판(142)에 구성되는 블랙매트릭스(140)의 크기 또한 작은 면적으로 설계하는 것이 가능하다. 따라서, 상기 블랙매트릭스(140)의 줄어든 면적만큼 개구율을 확보할 수 있게 된다.

전술한 바와 같은 구성을 기본으로 하고, 개구율을 높이기 위한 좀더 개선된 구성을 이하 제 3 실시예에서 설명한다.

-- 제 3 실시예 --

본 발명에 따른 제 3 실시예는 상기 공통전극과 화소전극의 일측 소정의 각으로 꺽어서 형성하는 것을 특징으로 한다.

도 11은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단한 부분을 도시한 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치의 일부를 도시한 단면도이다. (동일한 구성은 도 9의 번호에 100번을 더하여 표시한다)

도시한 바와 같이, 액정표시장치는 박막트랜지스터(T)와 화소영역(P)과 배선(232)으로 구성된 하부기판(220)과, 상기 하부기판(220)과 소정간격 이격하여 위치하고, 상기 하부기판(220)의 일부영역에 대응하는 부분에 블랙매트릭스(240)를 형성한 상부기판(242)으로 구성한다.

상기 박막트랜지스터(T)에는 게이트전극(222)과 액티브층(225)과 소스전극(228)및 드레인전극(230)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 게이트전극(222)과 액티브층(225)의 사이에는 질화 실리콘(SiN_x)과 산화 실리콘(SiO_x)을 포함하는 무기 절연물질그룹 중 선택된 하나를 증착하여 형성한 게이트 절연막(224)이 위치한다.

상기 소스전극 및 드레인전극(228,230)의 상부에는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(Resin)를 포함하는 유기절연물질그룹 중 선택된 하나를 도포하여 보호막(234)을 형성한다.

상기 드레인전극(230)은 상기 보호막(234)에 형성한 드레인 콘택홀(214)을 통해 투명한 화소전극(238)과 연결한다.

화소영역(P)은 단면적으로 보면 화소영역(P)을 정의하는 양측의 데이터배선(232)이 상기 게이트 절연막(224)의 상부에 구성되고, 상기 화소영역(P)에는 투명한 전극으로 화소전극(238)과 공통전극(236a)을 엇갈려 형성한다.

이때, 상기 화소전극(238)과 공통전극(236a,236b)을 동일 층에 형성하며, 상기 데이터배선(232)의 일부 상부에 걸쳐 구성된 공통전극(236b)은 일측이 꺽어진 형상이고, 상기 화소영역(P)에 형성한 공통전극(236a,236b)은 양측이 구부러진 형상이다.

이와 같은 형상은 상기 데이터배선(232)상부에 형성한 보호막(234)을 앞서 실시예 1 에서 설명한 바와 같이 형성함으로써 정의 할 수 있다.

즉, 상기 데이터배선(232)상부에 구성한 공통전극(236a)의 구조는 앞서 설명한 제 1 전극 구조(도7 참조)를 적용한 것이고, 상기 화소영역(P) 상에 구성한 공통전극(236b)의 구조는 앞서 설명한 제 2 전극의 구조(도8 참조)를 적용한 것이다.

따라서, 상기 데이터배선(232)과 상기 공통전극(236a)이 겹쳐지는 면적의 너비(E)는 4㎛정도 겹쳐지는 결과가 되고, 기존에 비해 0.5㎛만큼 전극이 차지하는 면적을 줄일 수 있다.

상기 데이터배선(232)과 공통전극(236a)이 겹쳐져서 형성되는 동시에 상기 공통전극(236a)이 차지하는 면적이 감소했기 때문에 상부 기판(242)에 구성한 블랙매트릭스(240)는 작은 면적으로 설계하는 것이 가능하다.

따라서, 상기 블랙매트릭스(240)에 의한 차폐영역이 감소하는 결과를 얻을 수 있다.

또한, 상기 화소영역(P)에 구성된 공통전극(236b)형상에 의해, 앞서 설명한 바와 같이 공통전극(236b)이 차지하는 너비를 1㎛줄일 수 있다.

따라서, 공통전극과 화소전극의 이격 영역이 4개인 4블럭의 단일 화소영역(P)에서 양측의 공통전극(236a)의 형상에 의해 줄어드는 1㎛와, 상기 화소영역(P)상에 구성된 공통전극(236b)에 의해 줄어드는 1㎛의 길이를 합하면 화소영역(P)에서 전극이 차지하는 너비를 약 2㎛의 줄일수 있게된다.

이때, 상기 공통전극의 평균길이를 200㎛라 가정한다면 2㎛×200㎛만큼 상기 화소영역에서 전극이 차지하는 면적을 줄일 수 있다.

전술한 구성을 가지는 상기 화소전극(238)과 공통전극(236a,236b) 사이에 전압을 인가하면 이하, 도 12에서 도시한 바와 같은 전기장의 분포 형태를 얻을 수 있다.

도 12는 공통전극과 화소전극 중 적어도 하나의 전극의 일 측이 꺽어져 구성된 전극의 상부에 분포하는 전기장의 분포상태를 도시한 도면이다.

도시한 바와 같이, 수평전계(300)를 유도하는 두 전극중 일 측의 전극이라도 꺽어진 형상이라면, 상기 두 전극(236a,238)에 분포하는 전기장(300)은 상기 전극(236a)의 경사진 면에 의해 전기장(300)의 분포가 전극(236a)과 전극(238)사이의 중앙으로 기울어져 구성됨을 알 수 있다. 즉, 두 전극의 사이영역에서 전기장의 세기가 커진다.

따라서, 상기 전극에 기울기를 주어 상기 두 전극 사이의 거리를 어느 정도 더 넓게 하여도, 상기 두 전극(236a,238)사이에 분포하는 전기장의 세기는 변하지 않는다.

그러므로, 전기장이 차지하는 면적을 줄임과 동시에 화소영역에 구성하는 전극의 수를 줄이는 것이 가능하므로 획기적으로 개구율을 개선할 수 있다.

이하, 제 4 실시예는 본 발명의 또 다른 변형 예를 설명한다.

-- 제 4 실시예--

본 발명에 따른 제 4 실시예는 화소영역에 구성된 공통전극과 화소전극의 양측을 모두 꺽어진 형상으로 구성하여, 화소영역에서 전극이 차지하는 면적을 더욱 줄이는 것을 특징으로 한다.

도 13은 도 9의 Ⅸ-Ⅸ와 Ⅹ-Ⅹ를 따라 절단하여, 본 발명의 제 4 실시예에 따라 도시한 횡전계방식 액정표시장치의 일부 단면도이다.

도시한 바와 같이, 기판(420)상에 게이트전극(422)과 액티브층(425)과 소스전극 및 드레인전극(428,430)을 포함하는 박막트랜지스터가 구성된다.

상기 게이트전극(422)과 액티브층(425)의 사이에는 질화 실리콘(SiN_x)과 산화 실리콘(SiO_x)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 형성한 게이트 절연막(424)이 위치한다.

상기 소스전극 및 드레인전극(428,430)의 상부에는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(Resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(434)을 형성한다.

상기 드레인전극(430)은 상기 보호막(434)에 형성한 드레인 콘택홀(414)을 통해 투명한 화소전극(438)과 연결한다.

화소영역(P)은 단면적으로 보면 화소영역을 정의하는 양측의 데이터배선(432)이 상기 게이트 절연막(424)의 상부에 구성되고, 상기 화소영역(P)에는 투명한 전극으로 공통전극(436a,436b)과 화소전극(438)을 엇갈려 형성한다.

이때, 상기 공통전극(436a,436b)과 화소전극(438)은 동일층에 형성하며, 상기 데이터배선(432)의 일부 상부에 걸쳐 구성된 공통전극(436a)은 일측이 소정의 각으로 꺽어진 형상이고, 상기 화소영역(P)에 형성한 공통전극(436b)과 화소전극(438)은 양측이 소정의 각으로 구부러진 형상이다.

이와 같은 형상은, 상기 데이터배선(432)상부에 도포한 보호막(434)을 앞서 실시예 1에서 설명한 바와 같이 형성함으로써 정의할 수 있다.

즉, 상기 데이터배선(432) 상부에 구성한 공통전극(436a)의 구조는 앞서 설명한 제 1 전극 구조를 적용한 것이고, 상기 화소영역(P)상에 구성한 공통전극(436b)과 화소전극(438)의 구조는 앞서 설명한 제 2 전극의 구조를 적용한 것이다.

그래서, 상기 데이터배선(432)과 상기 공통전극(436a)은 4㎛정도 겹쳐지는 결과가 되고, 기존에 비해 0.5㎛만큼 전극이 차지하는 너비를 줄일 수 있으므로, 단일화소영역을 기준으로 보아, 화소영역 양측에 각각 구성된 공통전극을 고려하면 1㎛의 너비를 줄일 수 있게된다.

또한, 상기 화소영역(P)은 양측으로 꺽어진 형상인 공통전극(436b)과 화소전극(438)에 의해 각 전극마다 화소영역을 차지하는 영역의 너비를 1㎛줄일 수 있다.

결과적으로, 화소영역(P)에 구성된 각 공통전극과 화소전극에 의해 줄어드는 너비는 3㎛의 값이 된다.

따라서, 단일 화소영역에서 상기 전극이 차지하는 너비의 감소 값은 4㎛이다.

상기 공통전극과 화소전극의 세로방향의 평균길이를 200㎛라 한다면 200㎛*4㎛만큼 상기 화소영역에서 전극이 차지하는 면적을 줄일 수 있다.

전술한 구성을 가지는 상기 화소전극과 공통전극 사이에 전압을 인가하면 이하, 도 14에서 도시한 바와 같은 전기장의 분포 형태를 얻을 수 있다.

도 14는 양측이 꺽어진 형상인 공통전극과 화소전극 사이에 분포하는 전기장의 분포상태를 도시한 도면이다.

도시한 바와 같이, 수평전계를 유도하는 두 전극(436,438)이 기울기를 가진다면, 상기 두 전극(436b,438)에 분포하는 전기장(500)은 상기 전극의 구부러진 형상에 의해 전기장(500)의 분포가 전극과 전극 사이의 중앙으로 기울어져 구성됨을 알 수 있다.

따라서, 상기 두 전극(436b,438)사이에 분포하는 전기장(500)의 세기는 종래의 구조에 비해 더 커지게 되는 효과가 있다.

결과적으로, 상기 두 전극(436b,438)사이를 좀더 넓게 한다 해도 종래의 전기장의 영향을 유지할 수 있다는 결론을 얻을 수 있다.

그러므로, 본 발명의 제 4 실시예에 따른 구성은 상기 제3실시예의 구성에 비해 상기 화소영역(P)을 차지하는 공통전극(436b)과 화소전극(438)의 간격을 더 넓힐 수 있고 그 만큼의 개구율을 확보할 수 있는 장점이 있다.

전술한 바와 같은 구성으로, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판을 제작할 수 있다.

전술한 바와 같은 본 발명에 따라 공통전극과 화소전극을 측면전극의 일측 또는 양측을 꺽어진 형상으로 구성하게 되면, 기존에 비해 화소영역을 차단하는 영역이 작아지므로 개구율과 휘도가 개선되는 효과가 있다.

Claims

기판과;

상기 기판 상에 서로 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터배선과;

상기 게이트배선과 평행하게 소정간격 이격하여 일 방향으로 구성된 공통배선과;

상기 게이트배선과 데이터배선이 교차하는 지점에 구성되고, 게이트전극과 반도체층과 소스전극 및 드레인전극으로 구성된 박막트랜지스터와;

상기 데이터배선의 상부와 화소영역 상에 일 방향으로 형성되고, 적어도 일측 면이 경사진 다수의 유기막 패턴과;

상기 공통배선에서 상기 유기막 패턴의 상부로 수직하게 분기하여, 상기 경사진 면을 가진 유기막 패턴을 따라 연장 형성된 공통전극과;

상기 공통전극과 엇갈려 구성되고, 상기 경사진 면을 가진 유기막 패턴을 따라 연장 형성된 화소전극

을 포함하는 횡전계 방식 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 공통전극과 화소전극은 인듐-틴-옥사이드(ITO)와인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속물질 중 선택된 하나로 구성한 횡전계 방식 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 유기막 패턴은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 유기절연물질 그룹 중 선택된 하나로 구성한 횡전계방식 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 유기막 패턴은 단면적으로 아랫변을 포함한 일측 변이 이루는 각이 45^o인 횡전계방식 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 유기막 패턴의 높이는 1∼2.0㎛인 횡전계방식 액정표시장치용 어레이기판.
제 5 항에 있어서,

상기 유기막 패턴의 높이는 1.3㎛인 횡전계방식 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 공통전극과 화소전극의 너비는 5.5㎛∼6.0㎛인 횡전계방식 액정표시장치용 어레이기판.
기판을 준비하는 단계와;

상기 기판 상에 서로 평행하게 소정간격 이격하여 게이트배선과 공통배선을 형성하는 단계와;

상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와;

상기 게이트배선과 데이터배선이 교차하는 지점에 박막트랜지스터를 형성하는 단계와;

상기 데이터배선의 상부와 화소영역 상에 일 방향으로 형성되고, 적어도 일측 면이 경사진 다수의 유기막 패턴을 형성하는 단계와;

상기 공통배선에서 상기 유기막 패턴의 상부로 수직하게 분기하여, 상기 경사진 면을 가진 유기막 패턴을 따라 연장된 공통전극을 형성하는 단계와;

상기 공통전극과 엇갈려 형성되고, 상기 경사진 면을 가진 유기막 패턴을 따라 연장된 화소전극

을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판.
제 8 항에 있어서,

상기 공통전극과 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명한 도전성 금속물질 중 선택된 하나로 형성한 횡전계 방식 액정표시장치용 어레이기판 제조방법.
제 8 항에 있어서,

상기 유기막 패턴은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함한 유기절연물질 그룹 중 선택된 하나로 형성한 횡전계방식 액정표시장치용 어레이기판 제조방법.
제 8 항에 있어서,

상기 유기막 패턴은 단면적으로 아랫변을 포함한 일측 변이 이루는 각이 45^o인 횡전계방식 액정표시장치용 어레이기판 제조방법.
제 8 항에 있어서,

상기 유기막 패턴의 높이는 1∼2.0㎛인 횡전계방식 액정표시장치용 어레이기판 제조방법.
제 12 항에 있어서,

상기 유기막 패턴의 높이는 1.3㎛인 횡전계방식 액정표시장치용 어레이기판 제조방법.
제 8 항에 있어서,

상기 공통전극과 화소전극의 너비는 5.5㎛∼6.0㎛인 횡전계방식 액정표시장치용 어레이기판 제조방법.
제 8 항에 있어서,

상기 박막트랜지스터는 게이트전극과 액티브층과 소스전극 및 드레인전극으로 이루어진 횡전계방식 액정표시장치용 어레이기판 제조방법.