KR20030019189A - 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030019189A
KR20030019189A KR1020020051372A KR20020051372A KR20030019189A KR 20030019189 A KR20030019189 A KR 20030019189A KR 1020020051372 A KR1020020051372 A KR 1020020051372A KR 20020051372 A KR20020051372 A KR 20020051372A KR 20030019189 A KR20030019189 A KR 20030019189A
Authority
KR
South Korea
Prior art keywords
cleaning
film
semiconductor manufacturing
manufacturing apparatus
dry cleaning
Prior art date
Application number
KR1020020051372A
Other languages
English (en)
Other versions
KR100506107B1 (ko
Inventor
가쯔이슈지
다나까마사유끼
가미무라마사끼
아까호리히로시
미즈시마이찌로
나까오다까시
야마모또아끼히또
사이다시게히꼬
쯔나시마요시따까
미까따유이찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030019189A publication Critical patent/KR20030019189A/ko
Application granted granted Critical
Publication of KR100506107B1 publication Critical patent/KR100506107B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 제조 장치에 대하여 웨이퍼 처리를 행할지 클리닝 처리를 행할지, 각종 정보에 기초하여 컴퓨터에 의해 종합 처리하여, 상기 어느 하나의 처리를 행하는 것을 효율적으로 자동적으로 판정하는 드라이클리닝 시기 판정 시스템과, 선택비를 향상시켜, 클리닝 종점을 검출하는 효율적인 드라이클리닝, 과잉 에칭을 방지하는 드라이클리닝 시스템을 제공한다. 반도체 제조 장치의 반응조(5)의 내부에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝에 관한 것이다. 제1 발명은, 소정의 반도체 제조 장치에 대하여 장치가 즉시 성막 처리 등의 처리를 실시할 수 있을지, 또는 즉시 클리닝을 행해야 할지를 자동적으로 판정하는 시스템이다. 제2 발명은 CVD막 등을 형성하는 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 ClF3가스 등의 할로겐 가스를 포함하는 클리닝 가스에 의해 제거할 때에 금속, 금속 화합물, 유기물계 가스 등을 존재시킨다. 선택비를 높여, 클리닝 시간을 높일 수 있다. 제3 발명은 장치의 효율적인 클리닝을 실시하기 위한 제어를 행하는 시스템이다.

Description

반도체 제조 장치의 드라이클리닝 시기 판정 시스템, 반도체 제조 장치의 드라이클리닝 방법, 반도체 제조 장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법{DRYCLEANING TIMING DETERMINATION SYSTEM FOR SEMICONDUCTOR MANUFACTURING APPARATUS, DRYCLEANING METHOD FOR SEMICONDUCTOR MANUFACTURING APPARATUS, DRYCLEANING SYSTEM FOR SEMICONDUCTOR MANUFACTURING APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 ClF3등의 할로겐 가스를 포함하는 클리닝 가스를 이용한 LP-CVD 장치 등의 반도체 제조 장치의 드라이클리닝에 관한 것으로, 반도체 제조 장치의 클리닝을 행하는 시기를 자동적으로 판단하는 시스템, 드라이클리닝 시에 반도체 제조 장치의 반응조 부품의 손상을 적게 하는 방법, 손상을 적게 하기 위해서 클리닝 종점을 자동적으로 검출하는 시스템 및 드라이클리닝을 효율적으로 제어하는 시스템에 관한 것이다.
반도체 제조 장치, 예를 들면, LP(Low Pressure)-CVD(Chemical Vapor Deposition) 등의 CVD 장치에서는 그 사용에 의해 반응조 내에 실리콘 산화물 등의 CVD 퇴적막이 퇴적한다. 이러한 CVD 퇴적막이 지나치게 두꺼워지면, 막 박리가 생겨 더스트 오염이 발생하는 문제가 있고, 또한 반응조 내의 퇴적막의 막 두께가 불균일하면 반도체 웨이퍼 상에 성막되는 CVD막이 균일하게 형성되지 않는 문제가 있다. 따라서, 종래에는 이러한 문제가 현저하게 되기 전에 ClF3등의 할로겐을 포함하는 클리닝 가스에 의한 에칭 처리에 의해 이 퇴적막을 제거하고 있었다.
통상, 드라이클리닝 시에는 정상적인 로트 처리가 곤란한 상황, 예를 들면, 누적막 두께가 지나치게 두꺼워짐에 따른 막 박리에 의한 더스트 오염, 부재에의 퇴적막 두께의 불균일성 등에 의해 생기는 웨이퍼 상에의 성막의 막 두께의 균일성의 악화 등의 상황이 일어난 경우에 드라이클리닝을 실시하고 있다. 또한, 경험적으로 이들 문제점이 발생되는 시기를 누적막 두께로부터 알 수 있으며, 이러한 문제점만을 대상으로 클리닝 실시 시기를 판단하고 있었다.
또한, 예를 들면, CVD 장치에서는 로트가 해당 공정에 왔을 때에 성막 예정 막 두께와 단체 또는 복수의 장치에서의 각각의 누적막 두께를 보고, 클리닝해야 할 시기와 결정된 규정 막 두께를 초과하지 않는 장치 중에서 성막에 이용하는 장치를 선정하여 처리하고 있으며, 이 선정은 전부 사람의 판단에 따르고 있었다.
마찬가지로, 클리닝 시에도, 장치의 누적막 두께가 임의의 기준치를 초과한 장치의 판단 또는 처리 예정 로트의 성막 두께로부터, 장치를 클리닝할지의 결정을 사람의 판단으로 행하고 있었다. 이와 같이 종래에는 단체 또는 복수의 장치로부터, 성막을 실시할지, 클리닝을 실시할지를 각 장치의 누적막 두께만으로 사람의 판단으로 결정하고 있었다.
또한, 클리닝 시에는 특히 ClF3가스에 의한 클리닝인 경우에는, 반응조를 임의의 온도, 압력의 상태로 하여 ClF3가스를 N2등의 불활성 가스와 함께 반응조 내에 유입하여 퇴적한 막을 제거하도록 하고 있다. 퇴적막 제거 시에는 ClF3등의 활성 가스를 N2등의 불활성 가스와 혼합하는 것만으로, 에칭 속도를 크게 하여 클리닝 시간을 단축하기 위한 방책이나 퇴적막과 반응조 부재와의 선택비 향상을 위한 방책 등이 이루어져 있지 않았다. 또한, 누적막 종류와 누적막 두께로부터 경험적으로 충분하다고 판단된 시간, 클리닝을 실시하고 있으며, 종점 시간을 알 수 없기 때문에 시간이 많이 걸리며, 이 과잉 시간에 의한 부재의 손상을 고려하지 않았다.
이와 같이, 예를 들면, 종래의 LP-CVD 장치에서는 클리닝 실시의 판단을 성막 성능의 문제점으로부터만 판단하고 있으며, 클리닝에 따른 장치 부재의 손상을 고려하지 않았다. 이 때문에 장치 부재의 메인터넌스의 빈도가 크고, 오퍼레이터의 부하가 크며, 또한 COO가 높아지는 등의 악영향이 있었다.
또한, 성막하는 경우 및 클리닝하는 경우 중 어느 경우에도, 단체 또는 복수의 장치로부터 어떤 장치로 실시할지의 판단을 단순히 각 장치의 누적막 두께치로 사람이 판단하고 있으며, 다수의 로트류품 상황이나 후공정의 장치 상황, 장치 부대 설비의 가동, 메인터넌스 예측, 누적막 두께 등의 정보로부터, 효율적인 판단을 단시간에 행할 수 없어, 로트 처리가 정체되는 등의 문제점이 생기고 있었다.
또한, 종래의 방법에서는 가스 자체는 단일의 ClF3을 이용할 뿐, 에칭 속도를 크게 하기 위한 방책 등은 이루어져 있지 않고, 선택비에 대해서도 아무런 방책이 이루어져 있지 않았다. 또한, 클리닝의 종점을 알 수 없어 충분한 시간을 들이고 있었기 때문에, 클리닝 처리 자체에 많은 시간을 들임과 함께 가스 낭비를 초래하고 있었다. 또한, 클리닝의 실제 종료 시간보다 과다한 시간 클리닝을 행하고 있기 때문에, 반응조 부재에 대한 손상이 크게 되었다.
또한, 예를 들면, CVD 장치의 내부에 부착한 퇴적막의 드라이클리닝 방법으로서는 ClF3등의 에칭 가스가 이용되고 있다. CVD 프로세스에서는 일반적으로, 퇴적막이 CVD 장치의 반응조 내벽에 부착할 뿐만 아니라, 배기 배관으로부터 펌프에 이를 때까지 부생성물이 부착한다. 따라서, 클리닝에 있어서는 챔버뿐만 아니라, 부생성물까지를 클리닝 제거하는 것이 바람직하다. 그러나, 종래 배기 배관이나 펌프에 대해서는, 그 클리닝의 종점 판정이 명확하지 않았기 때문에, 클리닝되지 않는 것이 현 상황이었다.
또한, 클리닝 속도는 각 부위에 있어서의 온도가 높을수록 빠르기 때문에, 어느 정도로 가열한 상태에서 행해지고 있다. 그러나, 동시에 반응조 부재의 손상을 억제하기 위해서, 온도를 지나치게 높일 수는 없다. 결과적으로 퇴적막과 반응조 부재 사이에서 어느 정도의 선택비가 취해지고, 또한 퇴적막에 대해서는 허용할 수 있는 조건 하에서, 클리닝 프로세스가 행해지고 있다. 클리닝 시간은 필요 충분한 시간으로 설정되어 있지만, 에칭 가스가 흐르는 상류에서는 재빠르게 클리닝이 종료하므로, 오버 에칭 시간이 길고, 반응조 부재의 손상이 생기기 쉽다는 문제가 있었다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 제1 발명은 반도체 제조 장치를 작동시켜 반도체 웨이퍼를 처리하거나, 또는 클리닝 등을 자동적으로 행하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템을 제공한다. 제2 발명은 ClF3등의 할로겐 가스를 사용하여 선택비를 향상시킴과 함께 클리닝 시간을 단축하는 드라이클리닝 방법 및 클리닝 시간을 단축하며, 과다한 부재에의 에칭을 방지함으로써 부재의 손상을 억제할 수 있는 드라이클리닝 시스템을 제공한다. 제3 발명은 클리닝을 필요 충분한 만큼 행할 수 있으며, 프로세스 시간의 단축을 도모할 수 있고, 또한 반도체 제조 장치의 클리닝 종료 부위의 과잉 에칭 방지가 가능한 반도체 제조 장치의 드라이클리닝 시스템을 제공한다. 또한, 반도체 제조 장치를 이용한 반도체 장치의 제조 방법을 제공한다.
도 1은 본 발명의 제1 실시예의 CVD 장치의 반응조를 도시하는 개략 단면도.
도 2는 본 발명의 제2 실시예의 반응조 내의 석영편의 광학 현미경 사진.
도 3은 본 발명의 제2 실시예의 하나의 CVD 장치에서 1로트를 처리하는 경우의 흐름도.
도 4는 본 발명의 제2 실시예의 하나의 CVD 장치에서 1로트를 처리하는 경우의 흐름도.
도 5는 본 발명의 제2 실시예의 하나의 CVD 장치에서 1로트를 처리하는 경우의 흐름도.
도 6은 본 발명의 제2 실시예의 하나의 CVD 장치에서 1로트를 처리하는 경우의 흐름도.
도 7은 본 발명의 제2 실시예의 생산 라인 시스템의 개념도.
도 8은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 9는 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 10은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 11은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 12는 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 13은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 14는 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 15는 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 16은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 17은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 18은 본 발명의 제3 실시예의 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도.
도 19는 본 발명의 제4 실시예의 클리닝 종점 검출을 설명하는 CVD 장치의 반응조를 도시하는 개략 단면도.
도 20은 본 발명의 제5 실시예의 LP-CVD 장치의 개략 단면도.
도 21은 본 발명의 제7 실시예의 실리콘 퇴적막의 에칭을 설명하는 단면도.
도 22는 본 발명의 제8 실시예의 LP-CVD 장치의 개략 단면도.
도 23은 본 발명의 제9 실시예의 LP-CVD 장치의 개략 단면도.
도 24는 본 발명의 제9 실시예의 클리닝 종점 검출 흐름도.
도 25는 본 발명의 제10 실시예의 클리닝 종점 검출 흐름도.
도 26은 본 발명의 제11 실시예의 CVD 장치의 개략 단면도.
도 27은 본 발명의 제11 실시예의 CVD 장치에서의 각 부위의 온도 변화를 나타낸 특성도.
도 28은 종래의 CVD 장치의 각 부위의 온도 변화를 나타낸 특성도.
도 29는 본 발명의 제12 실시예의 CVD 장치에 이용하는 펌프의 개략 단면도.
도 30은 본 발명의 제13 실시예의 CVD 장치에 이용하는 펌프의 내부 출력의 상태를 설명하는 특성도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 석영편
2 : 석영 웨이퍼(칩대)
3 : 석영 보우트
4 : 석영 내측 튜브
5 : 석영 외측 튜브
6 : 레이저 광
7 : 광 파이버
8 : 반사광 검출기
9, 36 : 열전쌍
10 : 히터
11 : 가스 공급 유닛
12 : 가스 노즐
13, 23 : 배기 배관
14 : 로드 셀(중량계)
20 : 반응조
21 22 : 인젝터
24 : 온도 제어 장치
25 : 펌프
26, 27 : 압력 제어 밸브
31 : 케이싱
32 : 펌프 흡기측 배기 배관
33 : 펌프 배기측 배기 배관
34 : 부스터 펌프
35 : 메인 펌프
37 : 압력계
본 발명은, 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝에 관한 것으로, 제1 내지 제3 발명을 포함하고 있다. 제1 발명은 소정의 반도체 제조 장치에 대하여 장치가 즉시 성막 처리 등의 처리를 실시할 수 있을지, 또는 즉시 클리닝을 행해야 할지를 판정하는 시스템이고, 제2 발명은 선택비를 높이는 드라이클리닝을 실시하는 방법 및 클리닝 종점을 검출하는 시스템이고, 제3 발명은 장치의 효율적인 클리닝을 실시하기 위한 제어를 행하는 시스템이다.
또, 본 발명의 반도체 제조 장치는, 실시예에서는 LP-CVD 등의 CVD 장치를 예로 들어 설명하고 있지만, 진공 증착 장치, 스퍼터링 장치 등 반도체 웨이퍼를 처리하는 장치를 포함하는 것이다. 또한, 반도체 제조 장치를 구성하는 반응조에클리닝 중에 무의도적으로 퇴적하는 막을 퇴적막이라고 하고, 의도적으로 반도체 웨이퍼나 반응조 내에 퇴적시키는 막을 단순히 막(예를 들면, CVD막 등)이라고 한다.
제1 발명은, 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝을 실시하는 시기를, 상기 반응조 내에 퇴적한 상기 퇴적막의 누적막 두께가 규정치를 초과하지 않는 시기로 하는 드라이클리닝 시기 판정 시스템으로서, 반도체 제조 장치의 누적막 종류 정보, 반도체 제조 장치의 누적막 두께 정보, 로트의 도착 예상 시기 정보, 로트의 성막 예정 막 두께 정보, 로트의 긴급도 정보, 로트의 후공정 장치 정보 및 부대 설비 동작 정보를 포함하는 컴퓨터가 관리하는 정보에 기초하여 컴퓨터에 의해 결정된 알고리즘에 따라, 반도체 웨이퍼에 대한 처리를 행하는 장치, 소정의 로트를 처리하는데 최적인 장치, 드라이클리닝을 실시하는 장치 및 부대 설비를 메인터넌스하는 장치를 자동적으로 판단하는 수단과, 상기 자동적으로 판단하는 수단에 기초하여, 상기 각 장치에 대하여, 반도체 웨이퍼에 대한 처리를 행하는 시기, 소정의 로트에 대하여 처리를 행하는 시기, 드라이클리닝을 실시하는 시기, 부대 설비를 메인터넌스하는 시기를 결정하는 수단과, 상기 각 시기를 결정하는 수단에 의한 결정에 따른 상기 각 장치의 다음의 처리 내용을 출력하는 수단을 포함하는 것을 특징으로 한다.
제2 발명은, 반도체 웨이퍼를 CVD법 등에 따라 처리하는 반도체 제조 장치의반응조 내에 퇴적한 퇴적막을 적어도 ClF3가스 등의 할로겐 가스를 포함하는 클리닝 가스에 의해 제거할 때, 금속, 금속 화합물, 유기물계 가스 등을 반응조 내에 존재시키거나 클리닝 가스와 혼합하도록 반응조 내에 유입시킴으로써 선택비를 높게 하는 것을 특징으로 한다. 또한, 반응조 내에 사전에 TEOS막 등을 성막시켜, TEOS막 상에 퇴적한 퇴적막이 제거된 후에 제거되는 TEOS막 등의 클리닝 중의 잔존량의 정보를 실시간으로 모니터함으로써, 이 잔존량 정보로부터 컴퓨터가 결정한 알고리즘에 의해, 클리닝 종점을 자동 검출하여 클리닝 종료의 출력을 행하는 것을 특징으로 한다.
제3 발명은 CVD 장치의 클리닝 공정을 제어 대상의 하나로서 갖는 시스템으로서, CVD 장치 내부의 복수의 부위의 온도를 측정하는 수단과, 클리닝 공정 개시 후의 각 부위의 온도에 의해 해당 부위 온도를 클리닝 개시 시보다 저온화함으로써 과잉 에칭을 방지하고, 각 부위별 클리닝 종점을 판정하여 클리닝 효율을 향상시키는 것을 특징으로 한다.
(제1 발명)
즉, 본 발명의 반도체 제조 장치의 드라이클리닝 시기 판정 시스템은, 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝을 실시하는 시기를, 상기 반응조 내에 퇴적한 상기 퇴적막의 누적막 두께가 규정치를 초과하지 않는 시기로 하는 드라이클리닝 시기 판정 시스템으로서, 반도체 제조 장치의 누적막 종류 정보, 반도체 제조 장치의 누적막 두께 정보, 로트의 도착 예상 시기 정보, 로트의 성막 예정 막 두께 정보, 로트의 긴급도 정보, 로트의 후공정 장치 정보 및 부대 설비 동작 정보를 포함하는 컴퓨터가 관리하는 정보에 기초하여 컴퓨터에 의해 결정된 알고리즘에 따라 반도체 웨이퍼에 대한 처리를 행하는 장치, 소정의 로트를 처리하는데 최적인 장치, 드라이클리닝을 실시하는 장치 및 부대 설비를 메인터넌스하는 장치를 자동적으로 판단하는 수단과, 상기 자동적으로 판정하는 수단에 기초하여, 상기 각 장치에 대하여, 반도체 웨이퍼에 대한 처리를 행하는 시기, 소정의 로트에 대하여 처리를 행하는 시기, 드라이클리닝을 실시하는 시기, 부대 설비를 메인터넌스하는 시기를 결정하는 수단과, 상기 각 시기를 결정하는 수단에 의한 결정에 따른 상기 각 장치의 다음의 처리 내용을 출력하는 수단을 포함하는 것을 특징으로 한다. 다음 처리 예정 로트의 성막 두께 정보와 이제까지의 상기 반응조 내에 퇴적한 누적막 종류 및 누적막 두께 정보 중 어느 하나로부터, 컴퓨터가 결정한 알고리즘에 따라, 로트 처리를 행할지 또는 드라이클리닝을 행할지를 자동적으로 판정하여 반도체 제조 장치의 다음의 처리 내용을 출력하도록 해도 된다. 반도체 제조 장치의 누적막 종류, 누적막 두께 정보와, 로트의 후공정의 장치 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 로트 처리를 행할지 또는 클리닝을 행할지를 자동적으로 판정하여 반도체 제조 장치의 다음의 처리 내용을 출력하도록 해도 된다. 다음의 로트의 도착 예상 시기 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 클리닝을 행할지를 자동적으로 판정하여 클리닝을 실시할 지의 여부를 출력하도록 해도 된다. 반도체 제조 장치의 부대 설비인 드라이 펌프의 가동 상황 정보 또는 수명 시기 예측 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 반도체 웨이퍼에 대하여 처리를 행할지, 드라이클리닝을 행하거나 메인터넌스를 행할지를 자동적으로 판정하여, 이 처리 내용을 출력하도록 해도 된다. 복수의 반도체 제조 장치를 관리하는 경우에, 각 장치는 컴퓨터가 결정한 알고리즘에 따라, 각각 반도체 웨이퍼에 대하여 처리를 행할지 또는 드라이클리닝을 행할지 중에서 어느 하나를 자동적으로 판정하여, 이 처리 내용을 출력하도록 해도 된다. 상기 퇴적막이 실리콘나이트라이드인 경우에, 상기 규정치가 400㎚이도록 해도 된다.
이상, 제1 발명은 청구항 1 내지 청구항 7에 설명되고, 또한 다음과 같은 내용을 포함하도록 해도 된다. (1) 반도체 제조 장치의 부대 설비인 제해(除害) 장치의 가동 상황 정보 또는 제해 장치의 메인터넌스 시기 예측 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 성막을 행할지, 클리닝을 행할지, 또는 제해 장치 메인터넌스를 행할지를 자동적으로 판정하여, 처리 내용을 출력하는 것. (2) 복수의 반도체 제조 장치를 관리하는 경우에, 가장 가까운 미래에 도착하는 그 장치에서의 로트의 처리 예측 시기 정보와, 그 로트의 성막 예정 막 두께 정보와, 각 장치의 누적막 종류, 막 두께 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 클리닝을 실시해야 할 장치를 자동적으로 선정하고, 장치명을 출력하는 것. (3) 상기 복수의 반도체 제조 장치를 관리하는 경우에, 미래에 도착하는 그 장치에서의 복수의 로트의 처리 예측 시기 정보와, 이들의 로트의 성막 예정 막 두께 정보와, 각 장치의 누적막 종류, 막 두께 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 자동적으로 로트를 지정한 각 장치에 배당, 처리를 행하는 장치명과 처리 로트 번호를 출력하는 것. (4) 상기 복수의 반도체 제조 장치를 관리하는 경우에, 미래에 도착하는 그 장치에서의 복수의 로트의 처리 예측 시기 정보와, 이들 로트의 성막의 막 두께 정보와, 각 장치의 누적막 종류, 막 두께 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 클리닝 장치를 자동에 선정하고, 장치명을 출력하는 것. (5) 복수 성막 예정 로트 중에서, 각 로트에 있어서의 성막 후의 후공정의 장치 가동 상황 정보, 후공정 장치의 메인터넌스 예정 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 처리하는 로트를 자동적으로 선정하고, 로트 번호를 출력하는 것. (6) 상기 복수 성막 예정 로트로부터 각 로트에서의 성막 후의 후공정의 장치 가동 상황 정보, 후공정 장치의 메인터넌스 예정 정보로부터, 컴퓨터에서 결정된 알고리즘에 따라, 드라이클리닝을 행하는 장치를 자동적으로 선정하고, 장치명을 출력하는 것. (7) 일정 기간 내에 도착하면 예측되는 성막 예정의 로트 처리의 긴급 정도에 따라 컴퓨터에서 결정된 알고리즘에 따라, 복수의 반도체 제조 장치로부터 성막해야 할 장치를 자동적으로 선정하고, 그 장치명을 출력하는 것. (8) 일정 기간 내에 도착하면 예측되는 성막 예정의 로트 처리의 긴급 정도에 의해 컴퓨터에서 결정된 알고리즘에 따라, 복수의 반도체 제조 장치로부터 클리닝해야 할 장치를 자동적으로 선정하고, 그 장치명을 출력하는 것. (9) 복수의 반도체 제조 장치의 부대 설비 각각이 보유하는 드라이 펌프의 케이싱 온도 정보, 배관의 막힘 상황의 실시간 정보 또는 메인터넌스 예측 시기 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 로트 처리를 행해야 할 장치, 클리닝을 행해야 할 장치, 펌프의 메인터넌스를 행해야 할 장치의 선정을 자동적으로 행하고, 또한 각 장치에의 로트 배당을 자동으로 행하고, 각 반도체 제조 장치에서의 처리 내용을 출력하는 것. (10) 복수의 반도체 제조 장치의 부대 설비인 배기 가스의 제해 설비의 가동 상황 정보, 메인터넌스 예측 시기 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 로트 처리를 행해야 할 장치, 클리닝을 행해야 할 장치, 펌프의 메인터넌스를 행해야 할 장치의 선정을 자동적으로 행하고, 또한 각 장치에의 로트 배당을 자동적으로 행하고, 각 장치에서의 처리 내용을 출력하는 것. (11) 자동적으로 판단된 성막 또는 클리닝 또는 메인터넌스 내용을 출력하기 전에, 기상 정보를 포함하는 자연 현상의 정보로부터 장치 가동에 필요한 동력, 인재가 확보되어야 되는 상황에 있는지의 여부를 컴퓨터에서 결정된 알고리즘에 따라, 자동적으로 판정하고, 예정의 처리를 행할지를 출력하는 것. (12) 반도체 제조 장치를 가동시키는 오퍼레이터의 가동 상황 정보, 가동 예측 정보 및 처리 예정 로트 도착 시기 정보로부터 컴퓨터에서 결정된 알고리즘에 따라, 복수의 반도체 제조 장치로부터, 성막을 행해야 할 장치와 드라이클리닝을 실시해야 할 장치를 자동적으로 선정하고, 장치명과 그 장치에서의 처리 내용을 출력하는 것. (13) 자동적으로 판정된 모든 반도체 제조 장치에 관한 결과의 출력을 호스트 컴퓨터의 디스플레이 화면 상 또는 장치마다 보유하는 컴퓨터 단말기의 디스플레이 화면 상에 실시간으로 표시하는 것. (14) 자동적으로 판정된 결과의 출력이 반도체 제조 장치마다 보유하는 디스플레이 상에서 해당 장치에만 대응한 내용만의 표시인 것. (15) 자동적으로 판정된 결과의 출력을 용지에 인쇄하는 것. (16) 자동적으로 판정된 결과의 출력을 각 반도체 제조 장치에서 오퍼레이터가 조작함으로써 음성으로 행하는 것. (16) 자동적으로 판정된 결과의 출력을 호스트 컴퓨터 또는 반도체제조 장치마다 보유하는 컴퓨터에 실시간으로 보관하고, 오퍼레이터가 출력 조작할 때까지 내용을 표시하지 않는 것. (17) 자동적으로 판정된 결과의 출력이 오퍼레이터의 판단과 상반하는 경우에, 사람의 판단을 우선하는 것. (18) 자동적으로 판정된 결과의 출력이 오퍼레이터의 판단과 상반하는 경우에, 컴퓨터가 관리하는 장치 정보, 로트 정보 등의 모든 정보의 내용을 열람하는 것이 가능한 것, 오류가 있는 경우에 수작업으로 수정하는 것이 가능한 것. (19) 드라이클리닝을 행할 때, 반도체 제조 장치의 부재의 표면을 CCD 카메라에 의해 모니터함으로써, 표면 상태를 눈으로 확인하고, 부재의 손상도를 평가하는 것. (20) 반도체 제조 장치에 석영 부재를 이용하고 있는 경우에, 석영 부재 그 자체 또는 모니터로서 설치한 석영 부품의 임의의 특정한 파장 또는 일정한 파장 영역에서의 광의 투과율을 측정함으로써 클리닝의 종점을 검지하는 것. (21) 반도체 제조 장치의 반응조 부재 그 자체 또는 모니터로서 설치한 반응조와 동일한 재료의 부품에 퇴적한 CVD막에 임의의 특정한 파장 또는 일정한 파장 영역을 갖는 레이저 광을 비추고, 그 반사광의 강도를 측정함으로써 클리닝의 종점을 검지하는 것. (22) 반도체 제조 장치의 반응조 부재 그 자체 또는 모니터로서 설치한 반응조와 동일한 재료의 부품에 퇴적한 CVD막에 임의의 특정한 파장 또는 일정한 파장 영역을 갖는 레이저 광을 비추어 그 반사광의 강도를 측정함으로써 클리닝의 개시 시기를 검지하는 것.
(제2 발명)
본 발명의 반도체 제조 장치의 드라이클리닝 방법은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법으로서, 금속 가스, 금속 화합물 가스 또는 유기계 가스를 적어도 반응조 내에서 ClF3과 혼합하도록 상기 반응조 내에 유입시키는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 방법은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법으로서, 드라이클리닝을 행하기 전에, 금속 또는 금속 화합물로 이루어지는 막을 상기 반응조 내벽에 퇴적시키는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 방법은, CVD법으로 비정질 실리콘 성막을 행하는 반도체 제조 장치의 반응조 부품에 퇴적한 비정질 실리콘 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법으로서, 드라이클리닝을 행하기 전에, 상기 반응조를 열 처리하고, 상기 비정질 실리콘 퇴적막을 결정화시키는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 방법은, CVD법으로 성막을 행하는 반도체 제조 장치의 반응조 부품에 퇴적한 TEOS 퇴적막을 적어도 ClF3가스 또는 적어도 HF 가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법으로서, 상기 적어도 ClF3가스 또는 적어도 HF 가스를 포함하는 가스를 도입하기 전에 적어도 H2O를 포함하는 가스를 도입하는 것을 특징으로 한다.
본 발명의 반도체 제조 장치의 드라이클리닝 시스템은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 시스템으로서, 상기 반응조 부품에 사전에 TEOS막을 성막하고, 이 TEOS막 상에 퇴적한 퇴적막이 드라이클리닝 처리에 의해 제거된 후에 제거되는 상기 TEOS막의 상기 드라이클리닝 처리 중의 잔존량의 정보를 실시간으로 모니터하는 수단과, 상기 모니터하는 수단에 의해, 이 잔존량 정보로부터 컴퓨터에 의해 결정된 알고리즘에 기초하여 클리닝의 종점을 자동적으로 검출하여 클리닝 종료의 출력을 행하는 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 시스템은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 시스템으로서, 상기 반응조 부품에 사전에 폴리실리콘막을 성막하고, 이 폴리실리콘막 상에 퇴적한 퇴적막을 제거하는 드라이클리닝 중의 온도를 모니터하는 수단과, 상기 모니터하는 수단에 의해, 이 온도 정보로부터 컴퓨터에 의해 결정된 알고리즘에 기초하여 클리닝의 종점을 자동적으로 검출하여 클리닝 종료의 출력을 행하는 수단을 포함하는 것을 특징으로 한다. 상기 클리닝 종점을 검출하고, 상기 클리닝 종료를 출력한 후, 또한 드라이클리닝을 정지한 후에 이어서, 상기 반응조 부품에의 상기 TEOS막 성막의 막 두께를 초기값으로 복귀하는데 필요한 막 두께분만큼 성막하도록 해도 된다. 상기 클리닝 종점을 검출하고, 상기 클리닝 종료를 출력한 후, 또한 드라이클리닝을 정지한 후에 이어서, 상기 반응조부품에의 상기 폴리실리콘막 성막의 막 두께를 초기값으로 복귀하는데 필요한 막 두께분만큼 성막하도록 해도 된다.
이상, 제2 발명은 청구항 8항 내지 청구항 15항에 설명되고, 다음과 같은 내용을 포함할 수도 있다. (1) 청구항 8에 있어서, 상기 금속 가스 및 금속 화합물 가스의 금속 또는 금속 화합물에는 적어도 Fe, Ni, Cr, Ti 및 W 중 적어도 1종이 포함되어 있으며, 또한 이 금속 또는 금속 화합물의 상기 적어도 ClF3가스를 포함하는 가스에 대한 함유 비율은, ClF3에 대한 체적비로 5%에서 1000%의 범위에 있는 것. (2) 청구항 8에 있어서, 상기 금속 가스 및 금속 화합물 가스의 유기물계 가스에는 적어도 CO 또는 CO2가 포함되어 있으며, 또한 이 적어도 CO 또는 CO2의 상기 적어도 ClF3가스를 포함하는 가스에 대한 함유 비율은, ClF3에 대한 체적비로 5%에서 1000%의 범위에 있는 것. (3) 청구항 9에 있어서, 상기 금속 또는 금속 화합물로 이루어지는 막의 두께는 1㎚에서 100㎚의 범위에 있는 것. (4) 청구항 10에 있어서, 상기 비정질 실리콘 퇴적막을 결정화시키는 열 처리 온도는 600℃에서 1200℃의 범위에 있는 것. (5) 청구항 11에 있어서, 상기 적어도 H2O를 포함하는 가스의 H2O 함유율은 체적비로 1% 이상이고, 상기 적어도 H2O를 포함하는 가스의 온도는 20℃에서 650℃의 범위에 있으며, 또한 상기 적어도 H2O를 포함하는 가스의 도입 시간은 1분에서 30분의 범위에 있는 것. (6) 청구항 12에 있어서, 상기 TEOS막의 잔존량의 정보가 반도체 제조 장치의 중량인 것. (7) 청구항 12에 있어서, 상기 TEOS막의 잔존량의 정보가 드라이클리닝 처리 중에 모니터하고 있는 TEOS막 두께인 것. (8) 청구항 12에 있어서, 상기 잔존량의 정보가 상기 TEOS막의 초기 막 두께에 대하여 10%를 초과하여 감소하고, 또한 이 감소 시의 감소율 진폭이 감소율에 대하여 10% 이하로 되었을 때 클리닝 종료 신호를 출력하는 것. (9) 청구항 12에 있어서, 상기 잔존량의 정보가 상기 TEOS막이 성막된 초기 중량에 대하여 10% 이상, 50% 미만으로 된 시간에 클리닝 종료 신호를 출력하는 것. (10) 청구항 12에 있어서, 상기 TEOS막의 막 두께가 10㎚에서 10㎛의 범위에 있는 것. (11) 청구항 13에 있어서, 상기 폴리실리콘막의 막 두께가 50㎚에서 10㎛의 범위에 있는 것. (12) 청구항 13에 있어서, 상기 모니터하고 있는 온도가 설정한 클리닝 온도로부터 2℃ 이상 상승한 시점에 클리닝 종료의 신호를 출력하는 것. (13) 청구항 12 또는 청구항 13에 있어서, 상기 클리닝 종료의 출력이 상기 컴퓨터로 복귀함으로써 자동적으로 클리닝 정지하는 것. (14) 청구항 12 또는 청구항 13에 있어서, 상기 클리닝 종료의 출력이 장치 알람인 경우에, 상기 드라이클리닝은 수동으로 정지하는 것. (15) 청구항 12 또는 청구항 13에 있어서, 상기 클리닝 종료의 출력이 상기 컴퓨터로 복귀하고, 또한 클리닝 정지는 오퍼레이터가 컴퓨터 화면 상에 표시되는 정보로부터 클리닝 종점을 판단하여 행하는 것. (16) 청구항 1 또는 청구항 9에 있어서, 상기 퇴적막이 실리콘나이트라이드, 비정질 실리콘, 폴리실리콘, TEOS막 또는 불순물을 도핑한 실리콘 산화막 중 어느 하나인 것. (17) 청구항 12에 있어서, TEOS막 상에 성막되는 CVD막이 비정질 실리콘, 폴리실리콘, 실리콘나이트라이드 중 어느 하나인 것. (18) 청구항 13에 있어서, 폴리실리콘막 상에 성막되는 CVD막이 TEOS막 또는 불순물을 도핑한 실리콘 산화막인 것.
(제3 발명)
본 발명의 반도체 제조 장치의 드라이클리닝 시스템은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템으로서, 상기 반도체 제조 장치 내부의 복수의 부위의 온도를 측정하는 수단과, 클리닝 공정 개시 후의 상기 각 부위의 온도에 의해 이 부위의 온도를 클리닝 개시 시보다 저온화하는 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 시스템은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템으로서, 상기 반도체 제조 장치 내부의 복수의 부위의 온도를 측정하는 수단과, 클리닝 공정 개시 후의 상기 각 부위의 온도에 의해 클리닝 가스의 유로를 변화시키는 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 제조 장치의 드라이클리닝 시스템은, 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템으로서, 상기 반도체 제조 장치에 부설된 진공 펌프의 내부를 모니터하는 수단과, 상기 진공 펌프의 내부 모니터의 출력에 의해, 클리닝 공정의 종료점을 판정하는 수단을 포함하는 것을 특징으로 한다.
이상, 제3 발명은 청구항 16 내지 청구항 18에 설명된다.
본 발명의 반도체 장치의 제조 방법은 상술한 드라이클리닝 시스템에 기초하여 드라이클리닝된 반도체 제조 장치 내에 반도체 웨이퍼를 재치하는 공정과, 상기 반도체 제조 장치 내에서, 상기 반도체 웨이퍼 상에 CVD법으로 CVD막을 성막시키는 공정을 포함하는 것을 특징으로 한다.
〈실시예〉
이하, 도면을 참조하여 발명의 실시예를 설명한다.
본 발명은 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝에 관한 것이다.
(제1 발명)
우선, 도 1 및 도 2를 참조하여 제1 실시예를 설명한다.
본 실시예에서는 CVD 장치를 이용하여 반도체 제조 장치를 설명한다. 도 1은 CVD 장치의 반응조를 도시하는 개략 단면도이고, 도 2는 반응조 내의 석영편의 광학 현미경 사진도이다. CVD 장치는 반응조를 구성하는 석영 외측 튜브(5)와 석영 내측 튜브(4)로 이루어지고, 이들 내부에 석영 보우트(3)가 배치되어 있다. 본 실시예에서는 석영 보우트(3) 내에 석영 웨이퍼(칩대)(2)를 설치한다. 이 석영 웨이퍼(2) 상에 석영편(1)을 두고, 이 위에 CVD법으로 실리콘나이트라이드를 성막하고, 클리닝 가스에 의해 드라이클리닝을 행했다. 즉, 실리콘나이트라이드의 막 두께가 400㎚을 초과하지 않는 관리 하에서 클리닝 가스로서 ClF3가스에 의한 드라이클리닝을 행하는 경우, 종래, 1∼1.5㎛의 누적막 두께로 클리닝을 행하는 경우에 비하여, 석영 부재(석영편)의 표면 상태는 초기 상태에 가까운 깨끗한 상태로 유지되고 있다.
이하와 같이 실리콘나이트라이드(SiN)의 성막과 드라이클리닝의 실시 내용을 나타낸다.
성막; 780℃/0.5Torr/DCS=50sccm/NH3=500sccm,
드라이클리닝; 400℃/8Torr/ClF3=900sccm/N2=1600sccm,
이 조건으로 다음과 같이 CVD 장치를 사용하였다.
(1) SiN-250㎚ 성막/클리닝 반복
클리닝 실시마다 칩의 상태 평가를 5회 반복한다.
(2) SiN-1250㎚ 성막→클리닝
클리닝 후 칩 상태 평가한다.
실리콘나이트라이드는 250㎚를 목적으로 성막하고, 클리닝은 에칭 레이트와 막 두께로부터 계산된 시간의 40% 증가로 행하였다. 성막과 클리닝을 반복적으로 행하는 것과, 두꺼운 막을 성막한 후에 클리닝을 행하는 것을 비교한다.
도 2는 1250㎚ 성막한 막을 일괄적으로 클리닝한 경우(도 2의 (a))와, 250㎚ 성막, 클리닝을 5회 반복한 경우(1250㎚ 상당 성막)(도 2의 (a))이고, 광학 현미경으로 촬영한 석영편의 표면 상태를 도시하고 있다(배율×100). 도 2에 도시한 바와 같이 반복 처리에서는 거의 석영편의 표면에는 크랙이 생기지 않지만, 일괄 처리에서는 다수의 크랙이 생긴다. 표 1에 단차계로 측정한 매크로 Ra, P-V값과, AFM로 측정한 마이크로인 Ra, P-V를 나타낸다. 각각의 값을 일괄 처리와 반복 처리로 비교하면, 일괄 처리에서는 반복 처리의 10배 정도 표면 상태가 악화된다.
매크로 평가 α단계 마이크로 평가 AFM
Ra P-V Ra P-V
매회 0.007∼0.011 0.042∼0.075 0.008 0.127∼0.137
일괄 0.14∼0.52㎛ 1.2∼8.9㎛ 0.011㎛ 0.344∼0.372㎛
또한, 석영편의 중량 변화는 상기 일괄 처리에서는 1.8㎎ 정도 중량 감소하고 있지만, 반복 처리에서는 0.2㎎의 감소로, 중량 변화가 억제되어 석영편의 손상이 작은 것을 추측할 수 있다.
이와 같이 여기서 나타낸 클리닝 방법에 따르면, 로(爐) 부재, 특히 석영 부품을 사용하는 경우에는, 부품의 손상이 적고, 부품의 교환 사이클이 길어진다. 통상, 3개월 전후로 교환하던 포트, 튜브 등의 부품은 수년간 사용 가능하다. 이와 같이, COO가 큰 폭으로 저감하고, 또한 메인터넌스 사이클이 길어짐으로써, 장치 실가동 시간이 길어지고, 장치에서의 성막 처리 능력도 향상한다.
또한, 석영 부품의 매크로 크랙이 적은 상태에서 성막을 행함으로써, 매크로 크랙으로부터 생기는 더스트가 감소하여, 수율이 향상한다.
이러한 석영 부품의 크랙이 생기는 현상은, 로 부재로 사용하는 부품의 열팽창율과 실리콘나이트라이드막의 열팽창율이 크게 다르기 때문에, 실리콘나이트라이드의 막 두께가 임의의 일정치 이상으로 된 경우에, 실리콘나이트라이드막에 크랙이 생기는 것과 동일하게, 석영 부품에도 크랙이 생기기 때문이라고 생각된다.
본 실시예에서는, CVD 장치에 대하여 즉시 웨이퍼 처리를 행할 수 있을지 또는 드라이클리닝을 실시해야만 하는지를 효율적으로 행할 수 있다.
다음으로, 도 3 내지 도 7을 참조하여 제2 실시예를 설명한다.
도 3 내지 도 6은 하나의 도면을 구성하며, 하나의 CVD 장치에서 1로트를 처리하는 경우의 흐름도이고, 도 7은 본 발명의 생산 라인 시스템의 개념도이다. 제1 실시예에서는 누적막 두께가 임의의 일정치 이하로 드라이클리닝을 행함으로써, 반응조 내에서 사용하는 석영 부재의 손상이 억제되는 것을 나타내며, 막 두께 관리에 의해 클리닝 시기를 판정하는 것은, 즉, 성막 실시의 판단을 행하는 것이기도 하며, 로트류품 상황이나 장치 부대 설비 상황, 그 밖의 정보로부터, 클리닝 및 성막 실시의 판단을 자동적으로 행하는 시스템을 나타낸다.
도 3 내지 도 6은 폴리실리콘(또는 비정질 실리콘) 성막과 실리콘나이트라이드의 성막을 1대의 장치로 공용하고 있으며, 1로트를 처리하는 경우의 성막, 또는, 클리닝, 또는 부대 설비 메인터넌스 실시 결정의 알고리즘을 흐름도로 설명한 예이다.
도 7에 도시한 바와 같이 생산 라인에서는 관리하고 있는 로트 정보, 장치 정보 등의 데이터베이스가 LAN으로 연결되어 있다. 이들 데이터베이스에 저장되어 있는, 긴급 로트의 도착 예측, 펌프 등의 장치 부대 설비의 상황, 다음 공정의 장치 가동 상황 등의 정보로부터, 컴퓨터 상에서, 실리콘나이트라이드 누적막 두께가 400㎚을 초과하지 않도록 로트 처리를 행하고, 또한 각 장치가 적절한 시기에 클리닝을 행하는 것을 가능하게 하는 시스템이다.
여기에 도시한 흐름에 의해 성막 또는 클리닝 실시의 판단을 내림으로써, 인적 요인을 일체 배제한, 오류가 없는 효율적인 장치의 운용이 가능하다. 또한, 사람이 개재하지 않기 때문에 노동력의 삭감으로도 연결된다.
본 실시예에서는 CVD 장치에 대하여, 즉시 웨이퍼 처리를 행할 수 있을지 또는 드라이클리닝을 실시해야만 하는지를 자동적으로 효율적으로 행할 수 있다.
다음으로, 도 8 내지 도 18을 참조하여 제3 실시예를 설명한다.
도 8 내지 도 18은 하나의 도면을 구성하며, 복수의 CVD 장치에서 복수 로트를 처리하는 경우의 흐름도이다. 도면은 실리콘나이트라이드 전용의 CVD 성막 장치이고, 복수의 로트를 처리하는 경우의 성막 또는 클리닝 실시 결정의 흐름의 예를 설명한다. 여기서는 2대 보유하고 있는 장치에 동시에 도착한 3개의 로트의 처리가 요구되는 경우를 상정한 것으로, 그 경우의 일례를 도시한다. 성막 또는 클리닝 장치 및 처리 로트 결정의 흐름은 누적막 두께가 400㎚을 초과하지 않는 것이 기본 조건이고, 각 장치의 누적막 두께를 정확하게 파악함으로써, 임의의 단기간에 도착할 로트를 막 두께에 따라 효과적으로 할당할 수 있다. 또한, 후공정 장치 상태나 로트 도착 예측, 장치 또는 부대 설비 메인터넌스 예측으로부터, 어느 정도의 누적막 두께를 갖는 장치에서 성막에 사용되지 않는 시간이 생기는 타이밍을 놓치지 않고 클리닝을 행함으로써 장치를 효율적으로 운용하여, 로트를 원활히 흘릴 수 있다.
현재 상황에서는 장치 및 로트의 할당에 사람의 판단이 상당한 시간을 차지하고 있으며, 또한 미래 도착 예상 로트, 클리닝 시기, 부대 설비를 포함시킨 메인터넌스 시기에 맞춰 고려하고, 적확한 판단을 내리는 것은 거의 불가능하였다. 통상, 금회와 마찬가지의 장치, 로트 상황이라도, 적어도 현 상황의 장치 누적막 두께의 파악과 성막 예정 로트의 막 두께만으로부터 로트의 장치에의 할당의 판단을 내리는 데 상당한 시간을 필요로 하고 있다. 이러한 반드시 적확하다고는 할 수 없는 판단 때문에, 날짜에 충분히 영향을 미칠 가능성이 있는 많은 시간의 손실이 현실적으로 발생되고 있다.
금회의 시스템에 따르면, 이러한 사람의 판단이 일체 관여되지 않기 때문에, 적확한 판단을 할 수 있음과 함께, 사람의 판단에 필요한 시간은 컴퓨터의 계산 시간만의 단시간으로 치환된다.
이로 인해, 본 실시예는 장치 운용이 효율적으로 되고, 장치 처리 능력이 향상하고, 또한 COO의 저감에 도움이 된다.
여기서는 2대의 장치에 3개의 성막 로트가 요구되는 경우의 알고리즘을 나타내며(도 8 내지 도 18 참조), 장치가 더 많아지는 경우, 로트가 더 다수에 미치는 경우, 또한, 다막 종류의 성막으로 공용하는 경우도, 각 막 종류가 장치 클리닝에서 최소한으로 부재 손상을 억제할 수 있는 한계 누적막 두께, 각 막 종류 사이의 에칭 선택비, 막끼리의 프로세스 상의 상성 등으로부터 결정되는 판단에 의해, 마찬가지의 흐름, 알고리즘에 의해 처리함으로써 효율적인 장치의 운용, 로트의 원활한 흐름을 얻을 수 있다.
또한, 본 실시예에서는 CVD 장치에 대하여 즉시 웨이퍼 처리를 행할 수 있을지, 또는 드라이클리닝을 실시해야만 하는지를 자동적으로 효율적으로 행할 수 있다.
다음으로, 도 19를 참조하여 제4 실시예를 설명한다.
도 19는 클리닝 종점 검출을 설명하는 CVD 장치의 반응조를 도시하는 개략 단면도이다. CVD 장치는 반응조를 구성하는 석영 외측 튜브(5)와 석영 내측 튜브(4)로 이루어지고, 이들의 내부에 석영 보우트(3)가 배치되어 있다. 본 실시예에서는 반응조에 반사광 검출기(레이저 광원)(8)가 부설되어 있다. 반사광 검출기(8)는 광 파이버(7)를 구비하고 있으며, 광 파이버(7)로부터의 레이저 광(6)이 반응조 내부를 향하여 발광되도록 구성되어 있다.
광 파이버(7)로부터 방사된 레이저 광(6)의 반사 강도를 분석함으로써, 실리콘나이트라이드막이 제거된 종점이 검출된다. 또한, 동시에 석영 부품 표면 거칠기의 정도를 추정할 수 있다.
또한, 본 실시예에서는 CVD 장치에 대하여 즉시 웨이퍼 처리를 행할 수 있을지 또는 드라이클리닝을 실시해야만 하는지를 자동적으로 효율적으로 행할 수 있다.
(제2 발명)
다음으로, 도 20을 참조하여 제5 실시예를 설명한다.
도 20은 종형의 LP-CVD 장치의 단면도이다. CVD 장치는 반응조를 구성하는 석영 외측 튜브(5)와 석영 내측 튜브(4)로 이루어지고, 이들의 내부에 석영 보우트(3)가 배치되어 있다. 반응조의 주위에는 열전쌍(9)을 구비한 히터(10)가 설치되어 있다. 또한, 반응조 내부에 선단이 삽입된 가스 노즐(12)을 구비한 가스 공급 유닛(11)이 부설되어 있다. 또한, 반응조에는 배기 배관(13)이 접속되어 있다. 본 실시예에서는 석영 보우트(3) 내에 시료를 설치한다. 반응조 내부에 CVD법으로 실리콘나이트라이드를 성막하고, 이것을 클리닝 가스에 의해 드라이클리닝하여 에칭 제거를 행한다. 실리콘나이트라이드막을 종래의 ClF3가스에 의해 클리닝하는 경우, 하기의 조건으로 행한다. 650℃, 1.5Torr, ClF3=1200sccm, N2=2700sccm. 이 조건에서는 실리콘나이트라이드의 에칭 속도는 300㎚/min 정도이다.
이 조건으로 에칭을 시작하기 전에, TiCl4가스를 도입하고, 반응조 내부의 실리콘나이트라이드막 상에 약 10㎚의 Ti막을 형성하였다. 이 Ti막 형성 후의 동일 조건에서의 에칭 레이트는 마찬가지의 평가로, 500㎚/min이었다. 금회의 예에서는 에칭 속도가 약 1.7배로 되지만, 이것은 금속막이 ClF3의 촉매로서 작용하는 것으로, Ti가 에칭된 직후의 실리콘나이트라이드막이 급격히 에칭되고, 또한 반드시 균일하게 Ti막이 에칭되는 것은 아니므로, Ti막이 얇은, 기초의 실리콘나이트라이드가 나타난 부분으로부터 급격히 실리콘나이트라이드막을 에칭하기 시작하기 때문이라고 생각된다. 또한, 실리콘나이트라이드와 열 산화막의 경우, Ti 성막을 행하지 않는 경우에는 선택비는 10 정도였지만, Ti 성막에 의해 선택비는 15 정도까지 향상한다. 또한, 마찬가지로, TiCl4를 ClF3가스와 동시에 유입시킴에 따라, 마찬가지의 촉매 작용이 일어나고 있다고 생각되지만, 에칭 속도가 2배 정도로 빨라지고, 선택비도 1.5배 정도 향상한다.
이와 같이 여기서는 Ti의 예를 나타내었지만, 사전에 Ti의 박막을 성막하여클리닝을 행함으로써, 에칭 속도가 증대하여 클리닝 시간이 단축됨과 함께, 선택비의 향상에 의한 오버 에칭에서의 로 부재의 손상이 억제된다. 이것은 나아가서는 장치 성능의 향상이 얻어져, 사용 가스량의 저감, 부재의 교환 빈도 저감으로부터 COO가 작아진다.
본 실시예에 따르면 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또한, 반응조 부재에의 과다한 에칭을 방지할 수 있다.
다음으로, 제6 실시예를 설명한다.
본 실시예는 제5 실시예와 마찬가지로 반도체 제조 장치의 반응조에 퇴적하는 실리콘나이트라이드 퇴적막을 ClF3가스로 이루어지는 클리닝 가스에 의해 드라이클리닝을 행하는 것이다. 종래의 에칭 조건은 제5 실시예와 마찬가지이다. 이 조건으로 에칭을 행할 때, ClF3가스에 CO 가스를 혼입시켰다. CO의 유량은 상기 조건에서, 500sccm을 첨가한 것이다.
이 상태에서의 실리콘나이트라이드의 에칭 레이트도 거의 500㎚/min이고, Ti를 첨가한 경우와 거의 마찬가지의 에칭 레이트의 증대, 선택비의 증가를 볼 수 있다.
본 실시예에 따르면, 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또한, 반응조 부재에의 과다한 에칭을 방지할 수 있다.
다음으로, 도 21을 참조하여 제7 실시예를 설명한다.
도 21은 실리콘 퇴적막의 에칭을 설명하는 단면도이다. 본 실시예는 제5 실시예와는 달리 반도체 제조 장치의 반응조에 퇴적하는 비정질 실리콘 퇴적막을 ClF3가스로 이루어지는 클리닝 가스에 의해 드라이클리닝을 행하는 것이다.
클리닝을 행하기 전에 반응조의 온도를 700℃까지 상승시켜, 그 후 5분간 어닐링을 행하고, 퇴적한 비정질 실리콘 퇴적막을 폴리실리콘에 결정화시킨다. 그 후, 반응조를 클리닝 조건의 상태로 하여 드라이클리닝을 실시한다.
비정질 실리콘 및 폴리실리콘의 클리닝 조건은 600℃, 1Torr, ClF3=900sccm, N2=2500sccm이다.
클리닝 전에 퇴적막의 어닐링을 행하지 않는 경우의 에칭 레이트는 100㎚/min 정도이지만, 상기 어닐링을 실시한 경우의 에칭 레이트는 250㎚/min이다.
이것은 도 21에 도시한 바와 같이 비정질막이 결정 입자가 없는 막이므로 에칭이 막 표층으로부터 순서대로 진행하는 것에 반하여, 어닐링하여 결정 입자가 생김으로써, 에칭 가스가 결정 입자의 간극에 침투하여, 거기에서부터 에칭이 시작되기 때문이라고 생각된다.
통상 10㎛ 정도의 퇴적막을 제거하지만, 종래에서는 오버 에칭 시간을 포함해서 2시간 이상 필요로 하는 것이 1시간 이내로 억제되어, 장치 성능의 향상을 얻을 수 있고, 또한 사용 가스량의 저감으로부터 COO의 저감을 얻을 수 있다.
본 실시예에 따르면 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또한, 반응조 부재에의 과다한 에칭을 방지할 수 있다.
다음으로, 도 22를 참조하여 제8 실시예를 설명한다.
도 22는 종형의 LP-CVD 장치의 단면도이다. 본 실시예는 제5 실시예와는 달리 반도체 제조 장치의 반응조에 퇴적하는 TEOS 퇴적막을 ClF3가스로 이루어지는 클리닝 가스에 의해 드라이클리닝을 행하는 것이다. CVD 장치는 반응조를 구성하는 석영 외측 튜브(5)와 석영 내측 튜브(4)로 이루어지고, 이들의 내부에 석영 보우트(3)가 배치되어 있다. 반응조의 주위에는 열전쌍(9)을 구비한 히터(10)가 설치되어 있다. 또한, 반응조 내부에 선단이 삽입된 가스 노즐(12)을 구비한 가스 공급 유닛(11)이 부설되어 있다. 또한, 반응조에는 배기 배관(13)이 접속되어 있다. 본 실시예에서는 석영 보우트(3) 내에 시료를 설치한다. 석영 보우트(3) 내에는 로드 셀(중량계)(14)이 설치되어 있다.
TEOS막을 종래의 ClF3가스에 의해 클리닝하는 경우에는, 다음과 같은 조건으로 행하고 있다.
온도: 600℃, 압력: 1Torr, ClF3=1000sccm, N2=2500sccm,
이 경우에, 도 22에 도시한 바와 같이 반응조 내에 설치한 TEOS막이 성막된 반도체 웨이퍼의 막 두께의 변화량으로부터 에칭 레이트를 산출하였지만, TEOS막의 에칭 레이트는 30㎚/min 정도이다.
본 실시예에 있어서는 ClF3가스에 의한 에칭을 개시하기 직전에, 상기 클리닝 조건과 마찬가지의 온도, 압력으로, H2O를 20% 포함하는 N2가스(O2가 5% 함유)를5분간 반응조 내에 도입한다. 마찬가지로 반도체 웨이퍼 상의 TEOS막의 막 두께의 변화량으로부터 에칭 레이트를 추정하며, 이 경우에는 50㎚/min이다.
이와 같이 ClF3가스에 의한 TEOS막의 에칭 시, 사전에 수분의 흡착층을 막 상에 형성해 두면, 에칭 레이트를 빠르게 할 수 있다. 이것은 상기 실시예와 마찬가지로 클리닝 시간의 단축으로 이어지고, 장치의 성능이 향상함과 함께, 가스 사용량을 저감시킬 수 있어, COO를 저감할 수 있다.
본 실시예에 따르면 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또한, 반응조 부재에의 과다한 에칭을 방지할 수 있다.
다음으로, 도 7, 도 23 및 도 24를 참조하여 제9 실시예를 설명한다.
도 23은 종형의 LP-CVD 장치의 단면도이고, 도 24는 클리닝 종점 검출 흐름도이다. 본 실시예는 반도체 제조 장치의 반응조에 퇴적하는 TEOS 퇴적막을 ClF3가스로 이루어지는 클리닝 가스에 의해 드라이클리닝을 행하는 것이다. CVD 장치는 반응조를 구성하는 석영 외측 튜브(5)와 석영 내측 튜브(4)로 이루어지고, 이들 내부에 석영 보우트(3)가 배치되어 있다. 반응조의 주위에는 열전쌍(9)을 구비한 히터(10)가 설치되어 있다. 또한, 반응조 내부에 선단이 삽입된 가스 노즐(12)을 구비한 가스 공급 유닛(11)이 부설되어 있다. 또한, 반응조에는 배기 배관(13)이 접속되어 있다. 본 실시예에서는 석영 보우트(3) 내에 시료를 설치한다. 반응조에 접하여 외부에 로드 셀(중량계)(14)이 설치되어 있다.
본 실시예에서는 장치 부재에 사전에 퇴적시킨 TEOS막의 중량 관리에 의해,클리닝의 종점 검출을 행하는 방법에 대하여 설명한다.
도 7에 도시한 바와 같이 생산 라인은 장치 데이터베이스, 호스트 컴퓨터 및 개개의 장치의 컴퓨터가 LAN으로 연결되어 있다.
여기서는 도 23에 도시한 바와 같이 웨이퍼 지지 보우트의 중량을 로드 셀(14)에 의해 검지하고, 이것을 장치 데이터베이스로 하여 CIM 상에서 관리한다. 이 중량 정보를 실시간으로 얻음으로써, 사전에 TEOS막을 성막한 상태에서의 초기 중량으로부터, 클리닝에 의해 감소하는 장치 부재 중량을 알 수 있다. TEOS막 상에 성막된 CVD 퇴적막이 에칭된 후의 오버 에칭분에 해당하는 TEOS막의 에칭량을 파악하고, 이 TEOS막 감소량이 초기 성막분 중량의 20%를 초과한 시점을 클리닝의 종점으로 하였다. 이 방법에 따르면, 클리닝 가스가 장치의 부재에 손상을 입히지 않고 클리닝이 가능하며, 또한 감소한 분량의 TEOS막은 추가 TEOS 코팅에 의해 복원할 수 있기 때문에, 장치 부재는 반영구적으로 사용 가능하다. 도 24에 클리닝 종점 검출의 흐름도를 도시한다.
본 실시예에 따르면, 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또, 반응조 부재에의 과다한 에칭을 방지할 수 있다. 또한, 종점 검출이 유효하게 행해지므로 클리닝 시간의 단축이 가능하게 된다.
다음으로, 도 25를 참조하여 제10 실시예를 설명한다.
도 25는 클리닝 종점 검출 흐름도이다. 본 실시예에서는 반응조 내부의 부재에 사전에 퇴적시킨 폴리실리콘의 온도 관리에 의해, 클리닝의 종점 검출을 행하는 방법에 대하여 설명한다.
제9 실시예에서 설명한 바와 같이, 도 7에 도시한 바와 같이 생산 라인은 장치 데이터베이스, 호스트 컴퓨터 및 개개의 장치의 컴퓨터가 LAN으로 연결되어 있다. 로 내에는 여기서는 웨이퍼 지지 보우트의 상부, 중부, 하부의 도 20에 도시한 지점의 튜브를 따르는 부분에 열전쌍 온도계(9)가 설치되어 있다. 여기서 측정되는 온도는 실시간으로 모니터되고 있으며, 이것을 장치 데이터베이스로 하여 CIM 상에서 관리한다. 이 실시간 온도의 정보로부터 클리닝의 종점을 검출하는 방법이다.
통상 폴리실리콘은, ClF3가스와 높은 반응성을 갖고 에칭 레이트도 다른 막 종류에 비하여 크다. 이 높은 반응성 때문에 에칭 시에 열을 발하고, 로 내 온도가 클리닝 시에 설정한 온도보다 상승한다. 일단 상승한 온도가 설정한 값으로 내려 간 시점이 폴리실리콘의 클리닝 종료 시기이지만, 폴리실리콘을 완전히 에칭하지 않고, 모든 열전쌍에서 온도 상승이 보인 시점에서 클리닝의 종료로 할 수 있다.
여기서는, 3㎛의 폴리실리콘의 퇴적막 상에 퇴적한 1㎛의 실리콘나이트라이드를 클리닝하는 경우이다. 600℃의 조건으로 클리닝을 실시했지만, 약 10분 후, 하부 열전쌍에서 온도 상승이 시작되고, 개시 후 약 1분 후에 모든 열전쌍에서 온도 상승이 시작되었다. 이 후, 동일한 시간, 약 1분 대기한 후에 클리닝을 정지시킨다. 반응조 내의 모든 지점에서, 실리콘나이트라이드는 제거되고, 폴리실리콘은 잔존한다. 이러한 방법에 따르면, 클리닝의 종점을 거의 정확하게 파악할 수 있고, 또한 장치 부재에 클리닝 가스가 손상을 입히지 않는다. 상술한 실시예와 동일하게, 클리닝 시간 단축으로부터 장치 성능의 향상, 클리닝 가스 소비의 최소화, 부재의 메인터넌스 빈도가 작아지는 것 등으로 COO의 저감을 얻을 수 있다.
또한, 클리닝 후, 막 두께가 감소한 폴리실리콘을 추가 성막함으로써, 항상 임의의 막 두께의 폴리실리콘의 상태를 유지할 수 있다.
이러한 것은, 특히, 반응조 부재에 석영을 사용하고, 클리닝 가스에 ClF3을 사용하는 경우에 오버 에칭이 최소한으로 억제되므로, 종래보다 석영 부품의 표면 거칠기를 크게 방지할 수 있어, 메인터넌스 빈도를 억제하므로, 장치 성능 향상, COO 저감을 얻을 수 있다.
도 25에 이 드라이클리닝 시스템에 의한 클리닝 종점 검출의 흐름도를 도시한다.
본 실시예에 따르면 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해진다. 또한, 반응조 부재에의 과다한 에칭을 방지할 수 있다. 또한, 종점 검출이 유효하게 행해지므로 클리닝 시간의 단축이 가능하게 된다.
(제3 발명)
다음으로, 도 26 내지 도 28을 참조하여 제11 실시예를 설명한다.
도 26은, CVD 장치의 개략 단면도이고, 도 27은 본 실시예에서의 CVD 장치의 각 부위의 온도 변화를 도시하는 특성도이고, 도 28은 종래의 CVD 장치의 각 부위의 온도 변화를 도시하는 특성도이다. 도 26에 도시한 CVD 장치에서, 반응조(20)에는 배기 배관(23)이 접속되어 있다. 배기 배관(23)의 일단에는 펌프(25)가 접속되어 있다. 반응조(20) 및 배관(23)에는 외부로부터 가스를 공급하는 인젝터(21, 22)가 접속되어 있다. 그리고, 반응조(20) 및 배기 배관(23)의 소정 부위(T1∼T6)에는 그 부분의 온도를 조정하는 온도 제어 장치(24)가 설치되어 있다.
CVD 장치 내부에 실리콘막이 부착한 상태에서, ClF3가스를 인젝터(21)로부터 공급함으로써, CVD 장치 내부에 부착한 실리콘막의 드라이클리닝을 행한다. 도 26에 도시한 T1∼T6의 각 부위에서는, 온도 제어가 가능하며, 클리닝 개시 시에 T1, T2는 400℃, T3은 300℃, T4∼T6은 150℃로 제어하고 있다. 클리닝은 ClF3을 900sccm, N2를 1600sccm 흐른 상태에서 행하였다. 압력 제어 밸브(27)를 이용하여 반응조(20) 내의 압력은 50Torr로 항상 제어하였다. 또한, 압력 제어 밸브(26)로 배기 배관 내를 10Torr로 제어하고, 펌프(25)의 회전 수를 통상의 CVD일 때보다 낮춤으로써 펌프 흡기구의 압력을 5Torr가 되도록 제어한다.
도 27에, 상기 클리닝 프로세스 시의 T1∼T6의 각 부위의 온도를 측정한 결과를 도시하였다. 어느 하나의 부위에서도, 클리닝에 의해 초기에 제어하고 있었던 것보다 높은 온도로 되어 있는 것을 알 수 있다. 이것은 ClF3과 Si의 반응이 발열 반응이기 때문이다. 이 결과로, 각 온도계로 측정된 결과로부터 판단하여, 발열이 보이지 않게 된 상태를 갖고, 각각의 부위에서의 실리콘 퇴적막이 에칭되었다고 판정할 수 있다. 도 27에서, T1로부터 T6의 순서로 최고 온도에 도달하는 시각이 늦어지고 있지만, 이것은 클리닝이 ClF3의 흐름의 상류측으로부터 진행하고 있는 것에 대응하고 있다. 각 부위에 있어서의 클리닝의 정확한 판정은 엄밀하게는 곤란하기 때문에, 여기서는 각 부위에 있어서 일단 온도가 상승한 후, 초기에 제어하고 있었던 온도까지 강온한 시점을 갖고, 클리닝 종료라고 판정하여, 그 부위의 외부 히터에 의한 가열을 정지한다. 그 결과로, 도 27에 도시된 바와 같이 각 부위의 온도는 전체의 클리닝이 종료하는 시점까지 하강을 계속하고 있다. 이와 같이 클리닝 종료 후에 온도를 낮춤으로써, 그 부분의 오버 에칭을 억제할 수 있다.
또한, T3의 부위까지 클리닝이 종료한 후에는 인젝터(21)로부터 공급하고 있던는 ClF3의 공급을 멈춰 질소만 공급하는 상태로 하고, 인젝터(22)로부터 ClF3을 공급하도록 한다. 그 결과로서, 이미 클리닝이 종료한 T1에서 T3의 부위에서는 온도를 멈춘 효과뿐만 아니라, 에칭 가스의 공급이 멈춤으로써, 오버 에칭을 충분히 억지할 수 있다.
또한, T4로부터 T6의 장소에서도, 각각 클리닝의 종점을 판정하고, 퇴적막이 제거되었다고 판정된 후, 그 장소의 가열을 멈춤으로써, 각각의 장소의 오버 에칭을 방지한다. 이와 같이 각 부위의 온도를 모니터하면서 클리닝을 행함으로써 장치의 손상을 억제하고, 효율적으로 클리닝을 행할 수 있다.
비교를 위해, 각 부위의 클리닝 종료 후에도 온도를 바꾸지 않는 도 28에 도시한 프로세스에서, 마찬가지로 CVD 장치 및 배기 배관의 클리닝을 행한다. 이 경우에는 각 부위마다, 일단 온도가 상승한 후에는 오버 에칭이 이루어진다.
실제, 본 발명과 같은 프로세스를 취함으로써 오버 에칭이 얼마만큼 방지되는지를 조사하기 위해서, 챔버 내부, T1의 장소에 챔버 내벽과 동일한 막 두께의 실리콘막을 부착한 석영편을 세트하고, 도 27 및 도 28에 도시한 각각의 프로세스로 클리닝을 행하였다. 클리닝 후의 석영편의 상태를 조사한 결과, 본 발명에 따른 도 27의 클리닝 프로세스 후에는 석영편에서는 어떤 변화도 보이지 않았다(표면 거칠기를 AFM로 조사한 결과는 Ra=2㎚로 변화없음. 중량에도 변화없이 석영 자체의 에칭량은 검출 하한 이하임). 한편, 도 28에 도시한 종래법으로 클리닝을 행한 경우에는, 에칭 후, 석영편의 표면 거칠기는 Ra=2㎚에서 4㎚로 증가하고, 무게로 측정한 석영편의 에칭량은 250㎚로 예측되었다.
본 실시예에서는 장치의 각 부위별 클리닝의 종점을 판정할 수 있고, 클리닝을 필요 충분한 만큼 행할 수 있어, 클리닝 효율, 프로세스 시간의 단축을 도모할 수 있다.
다음으로, 도 29 및 도 30을 참조하여 제12 실시예를 설명한다.
도 29는 본 실시예의 CVD 장치에 부설된 펌프의 개략 단면도이고, 도 30은 펌프 내부의 출력 상태를 도시하는 특성도이다.
도 29에 도시한 펌프 유닛을 갖는 CVD 장치를 이용하여, 제11 실시예에 도시한 것과 마찬가지의 클리닝 프로세스를 행하였다. 여기서는 가스 종류로서, ClF3대신에 F2를 이용하였다. 도 29에 도시한 펌프 유닛은 도 26의 펌프를 상세히 설명한 것이며, 케이싱(31) 내부에 부스터 펌프(34)와 메인 펌프(35)가 설치되어 있다.펌프에는 펌프 흡기측 배기 배관(32) 및 펌프 배기측 배기 배관(33)이 접속되어 있다. 또한, 케이싱(31)에는 열전쌍(T1, T2)(36) 및 압력계(P)(37)가 배치되어 있다.
도 30에, 도 29에 도시한 펌프의 실리콘막 퇴적 시 및 클리닝 시의 열전쌍 T1, T2 및 압력 표시계 P의 각각의 표시치를 도시한다. 어느 것이나, 퇴적 프로세스 시에 상승이 보이고, 클리닝 프로세스 시에는 저하하고 있는 것을 알 수 있다. 이것은 박막 퇴적 시에는, 챔버 내에도 부생성물이 펌프 내부에 퇴적하고, 결과적으로 폐색 경향이 있어, 온도 상승 및 압력 상승이 야기된다. 이에 비하여 클리닝 시에는, 펌프 내부의 부생성물도 클리닝에 이용하는 에칭 가스에 의해 제거되므로, 펌프 내부의 컨덕턴스가 양호하게 되어 온도·압력이 저하한다. 이러한 펌프 내부 상태의 모니터에 의해 펌프의 클리닝의 종료 판정이 가능해진다.
실제, 퇴적 프로세스 개시 시의 온도, 압력을 사전에 모니터하고, 또한 박막 퇴적 시, 클리닝 시에도 모니터를 행하고, 일단 상승한 온도, 압력이 하강을 시작하는 것 또는 초기의 온도까지 하강하는 것을 갖고, 펌프의 클리닝 종료의 판정을 할 수 있다. 이러한 제어를 CVD 장치를 컨트롤하는 시스템에서 자동적으로 행함으로써, 장치의 효율적인 운용을 할 수 있음과 함께, 시스템이 안고 있는 장치 전체의 효율적인 운용이 가능해진다.
본 실시예에서는 클리닝을 필요 충분한 만큼 행할 수 있어, 클리닝 효율, 프로세스 시간의 단축을 도모할 수 있고, 메인터넌스성 향상, 입자 발생을 억지하는 것이 유효하다. 또한, 클리닝의 종료 부위의 과잉 에칭 방지는 챔버 부재에 대한손상 저감에 유효하다.
이상, 실시예에서 설명한 시스템에 의해 드라이클리닝된 반도체 제조 장치(CVD 장치)의 반응조 내에 실리콘 등의 반도체 웨이퍼를 삽입하여 고정한다. 그리고, 반응조 내에서, 반도체 웨이퍼 상에 실리콘 산화막 등의 CVD막을 퇴적시키고, 또한 후처리 공정을 행하여 반도체 장치를 형성한다.
제1 발명은 반도체 제조 장치에 대하여 즉시 웨이퍼 처리를 행할 수 있을지 또는 드라이클리닝을 실시해야만 하는지를 자동적으로 효율적으로 행할 수 있다. 제2 발명은 클리닝 선택비가 향상하여 효율적인 드라이클리닝이 행해지고, 또한 반도체 제조 장치의 반응조 부재에의 과다한 에칭을 방지 가능함과 함께 종점 검출이 유효하게 행해지므로 클리닝 시간의 단축이 가능하게 된다. 제3 발명은 반도체 제조 장치의 각 부위별 클리닝의 종점을 판정할 수 있기 때문에, 클리닝을 필요 충분한 만큼 행할 수 있어, 클리닝 효율 향상, 프로세스 시간의 단축을 도모할 수 있다. 또한, 반도체 제조 장치의 반응조에 있어서의 클리닝 종료 부위의 과잉 에칭 방지는 반응조 부재에 대한 손상 저감에 유효하다.

Claims (19)

  1. 반도체 제조 장치의 반응조 내에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 에칭 제거하는 드라이클리닝을 실시하는 시기를, 상기 반응조 내에 퇴적한 상기 퇴적막의 누적막 두께가 규정치를 초과하지 않는 시기로 하는 드라이클리닝 시기 판정 시스템에 있어서,
    반도체 제조 장치의 누적막 종류 정보, 반도체 제조 장치의 누적막 두께 정보, 로트의 도착 예상 시기 정보, 로트의 성막 예정 막 두께 정보, 로트의 긴급도 정보, 로트의 후공정 장치 정보 및 부대 설비 동작 정보를 포함하는 컴퓨터가 관리하는 정보에 기초하여 컴퓨터에 의해 결정된 알고리즘에 따라, 반도체 웨이퍼에 대한 처리를 행하는 장치, 소정의 로트를 처리하는데 최적인 장치, 드라이클리닝을 실시하는 장치 및 부대 설비를 메인터넌스하는 장치를 자동적으로 판단하는 수단과,
    상기 자동적으로 판단하는 수단에 기초하여, 상기 각 장치에 대하여, 반도체 웨이퍼에 대한 처리를 행하는 시기, 소정의 로트에 대하여 처리를 행하는 시기, 드라이클리닝을 실시하는 시기, 부대 설비를 메인터넌스하는 시기를 결정하는 수단과,
    상기 각 시기를 결정하는 수단에 의한 결정에 따른 상기 각 장치의 다음의 처리 내용을 출력하는 수단
    을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  2. 제1항에 있어서,
    다음 처리 예정 로트의 성막의 막 두께 정보와 이제까지의 상기 반응조 내에 퇴적한 누적막 종류 및 누적막 두께 정보 중 어느 하나로부터, 컴퓨터가 결정한 알고리즘에 따라, 로트 처리를 행할지, 또는 클리닝을 행할지를 자동적으로 판정하여 반도체 제조 장치의 다음의 처리 내용을 출력하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  3. 제1항에 있어서,
    반도체 제조 장치의 누적막 종류, 누적막 두께 정보와, 로트의 후공정의 장치 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 로트 처리를 행할지, 또는 클리닝을 행할지를 자동적으로 판정하여 반도체 제조 장치의 다음의 처리 내용을 출력하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  4. 제1항에 있어서,
    다음의 로트의 도착 예상 시기 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 클리닝을 행할지를 자동적으로 판정하여 클리닝을 실시할 지의 여부를 출력하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  5. 제1항에 있어서,
    반도체 제조 장치의 부대 설비인 드라이 펌프의 가동 상황 정보 또는 수명 시기 예측 정보로부터 컴퓨터가 결정한 알고리즘에 따라, 반도체 웨이퍼에 대하여 처리를 행할지, 드라이클리닝을 행할지, 또는 메인터넌스를 행할지를 자동적으로 판정하고, 이 처리 내용을 출력하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  6. 제1항에 있어서,
    복수의 반도체 제조 장치를 관리하는 경우에, 각 장치는 컴퓨터가 결정한 알고리즘에 따라, 각각 반도체 웨이퍼에 대하여 처리를 행할지, 또는 드라이클리닝을 행할지 중에서 어느 하나를 자동적으로 판정하여, 이 처리 내용을 출력하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 퇴적막이 실리콘나이트라이드인 경우에, 상기 규정치가 400㎚인 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시기 판정 시스템.
  8. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법에 있어서,
    금속 가스, 금속 화합물 가스 또는 유기계 가스를 적어도 반응조 내에서 ClF3과 혼합하도록 상기 반응조 내에 유입시키는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 방법.
  9. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법에 있어서,
    드라이클리닝을 행하기 전에, 금속 또는 금속 화합물로 이루어지는 막을 상기 반응조 내벽에 퇴적시키는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 방법.
  10. CVD법으로 비정질 실리콘 성막을 행하는 반도체 제조 장치의 반응조 부품에 퇴적한 비정질 실리콘 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법에 있어서,
    드라이클리닝을 행하기 전에, 상기 반응조를 열 처리하고, 상기 비정질 실리콘 퇴적막을 결정화시키는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 방법.
  11. CVD법으로 성막을 행하는 반도체 제조 장치의 반응조 부품에 퇴적한 TEOS 퇴적막을 적어도 ClF3가스 또는 적어도 HF 가스를 포함하는 가스에 의해 제거하는 드라이클리닝 방법에 있어서,
    상기 적어도 ClF3가스 또는 적어도 HF 가스를 포함하는 가스를 도입하기 전에 적어도 H2O를 포함하는 가스를 도입하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 방법.
  12. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 시스템에 있어서,
    상기 반응조 부품에 사전에 TEOS막을 성막하고, 이 TEOS막 상에 퇴적한 퇴적막이 드라이클리닝 처리에 의해 제거된 후에 제거되는 상기 TEOS막의 상기 드라이클리닝 처리 중의 잔존량의 정보를 실시간으로 모니터하는 수단과,
    상기 모니터하는 수단에 의해, 이 잔존량 정보로부터 컴퓨터에 의해 결정된 알고리즘에 기초하여 클리닝의 종점을 자동적으로 검출하여 클리닝 종료의 출력을 행하는 수단
    을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  13. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 ClF3가스를 포함하는 가스에 의해 제거하는 드라이클리닝 시스템에 있어서,
    상기 반응조 부품에 사전에 폴리실리콘막을 성막하고, 이 폴리실리콘막 상에 퇴적한 퇴적막을 제거하는 드라이클리닝 중의 온도를 모니터하는 수단과,
    상기 모니터하는 수단에 의해, 이 온도 정보로부터 컴퓨터에 의해 결정된 알고리즘에 기초하여 클리닝의 종점을 자동적으로 검출하여 클리닝 종료의 출력을 행하는 수단을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  14. 제12항에 있어서,
    상기 클리닝 종점을 검출하고, 상기 클리닝 종료를 출력한 후, 또한 드라이클리닝을 정지한 후에 이어서, 상기 반응조 부품에의 상기 TEOS막 성막의 막 두께를 초기값으로 복귀하는데 필요한 막 두께분만큼 성막하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  15. 제13항에 있어서,
    상기 클리닝 종점을 검출하고, 상기 클리닝 종료를 출력한 후, 또한 드라이클리닝을 정지한 후에 이어서, 상기 반응조 부품에의 상기 폴리실리콘막 성막의 막 두께를 초기값으로 복귀하는데 필요한 막 두께분만큼 성막하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  16. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템에 있어서,
    상기 반도체 제조 장치 내부의 복수의 부위의 온도를 측정하는 수단과,
    클리닝 공정 개시 후의 상기 각 부위의 온도에 의해 이 부위의 온도를 클리닝 개시 시보다 저온화하는 수단
    을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  17. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템에 있어서,
    상기 반도체 제조 장치 내부의 복수의 부위의 온도를 측정하는 수단과,
    클리닝 공정 개시 후의 상기 각 부위의 온도에 의해 클리닝 가스의 유로를 변화시키는 수단
    을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  18. 반도체 제조 장치의 반응조 부품에 퇴적한 퇴적막을 적어도 할로겐 가스를 포함하는 클리닝 가스에 의해 제거하는 드라이클리닝 시스템에 있어서,
    상기 반도체 제조 장치에 부설된 진공 펌프의 내부를 모니터하는 수단과,
    상기 진공 펌프의 내부 모니터의 출력에 의해, 클리닝 공정의 종료점을 판정하는 수단
    을 포함하는 것을 특징으로 하는 반도체 제조 장치의 드라이클리닝 시스템.
  19. 제8항 내지 제18항 중 어느 하나의 항에 기재된 반도체 제조 장치의 드라이클리닝 방법 또는 반도체 제조 장치의 드라이클리닝 시스템에 기초하여 드라이클리닝된 반도체 제조 장치 내에 반도체 웨이퍼를 재치하는 공정과,
    상기 반도체 제조 장치 내에서, 상기 반도체 웨이퍼 상에 CVD법으로 CVD 막을 성막시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2002-0051372A 2001-08-30 2002-08-29 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법 KR100506107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00262294 2001-08-30
JP2001262294A JP2003077838A (ja) 2001-08-30 2001-08-30 半導体製造装置のドライクリーニング時期判定システム、半導体製造装置のドライクリーニング方法、半導体製造装置のドライクリーニングシステム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030019189A true KR20030019189A (ko) 2003-03-06
KR100506107B1 KR100506107B1 (ko) 2005-08-04

Family

ID=19089211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051372A KR100506107B1 (ko) 2001-08-30 2002-08-29 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6772045B2 (ko)
JP (1) JP2003077838A (ko)
KR (1) KR100506107B1 (ko)
CN (1) CN1288277C (ko)
TW (1) TW577105B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848362B1 (ko) * 2006-03-17 2008-07-24 가부시키가이샤 히다치 하이테크놀로지즈 드라이 에칭방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077838A (ja) * 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のドライクリーニング時期判定システム、半導体製造装置のドライクリーニング方法、半導体製造装置のドライクリーニングシステム及び半導体装置の製造方法
JP2003074468A (ja) * 2001-08-31 2003-03-12 Toshiba Corp 真空排気システム及びその監視・制御方法
KR100704246B1 (ko) * 2003-01-09 2007-04-06 다이닛뽕스크린 세이조오 가부시키가이샤 기판 처리시스템, 기판 처리장치, 프로그램 및 기록매체
JP3949096B2 (ja) * 2003-09-04 2007-07-25 株式会社日立ハイテクノロジーズ 半導体製造装置のメンテナンス操作時における操作端末の排他管理方法および半導体製造装置
KR20050058082A (ko) * 2003-12-11 2005-06-16 동부전자 주식회사 식각 장비의 폴리머 측정 시스템 및 그 방법
KR101010532B1 (ko) * 2004-03-22 2011-01-24 미마스 한도타이 고교 가부시키가이샤 스핀 에칭에서의 공정 관리방법 및 스핀 에칭 장치
GB0415560D0 (en) * 2004-07-12 2004-08-11 Boc Group Plc Pump cleaning
JP2006165317A (ja) * 2004-12-08 2006-06-22 Elpida Memory Inc 半導体製造装置のクリーニング方法
JP2006339253A (ja) * 2005-05-31 2006-12-14 Toshiba Corp プラズマ処理装置及びプラズマ処理方法
US7494943B2 (en) 2005-10-20 2009-02-24 Tokyo Electron Limited Method for using film formation apparatus
JP4870441B2 (ja) * 2006-02-08 2012-02-08 横河電機株式会社 状況解析システムおよび状況解析方法
JP4870536B2 (ja) * 2006-12-06 2012-02-08 株式会社ニューフレアテクノロジー 気相成長方法
WO2009085561A2 (en) * 2007-12-20 2009-07-09 S.O.I.Tec Silicon On Insulator Technologies Methods for in-situ chamber cleaning process for high volume manufacture of semiconductor materials
JP2010109245A (ja) 2008-10-31 2010-05-13 Toshiba Corp 半導体装置の製造方法
JP2010236048A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd ガス処理装置
JP5550412B2 (ja) * 2010-03-29 2014-07-16 岩谷産業株式会社 真空吸気配管のクリーニング方法
US10131992B2 (en) 2012-03-30 2018-11-20 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method of controlling substrate processing apparatus, method of maintaining substrate processing apparatus, and recording medium
JP6761910B1 (ja) * 2019-01-10 2020-09-30 Ｓｐｐテクノロジーズ株式会社 エッチング終点検出装置、基板処理システム、エッチング終点検出方法及び分類器
JP7144608B2 (ja) * 2019-05-08 2022-09-29 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863860B2 (ja) * 1989-08-01 1999-03-03 三菱化学株式会社 粉粒体材料のオンライン水分管理システム
US5647945A (en) * 1993-08-25 1997-07-15 Tokyo Electron Limited Vacuum processing apparatus
US5616208A (en) * 1993-09-17 1997-04-01 Tokyo Electron Limited Vacuum processing apparatus, vacuum processing method, and method for cleaning the vacuum processing apparatus
EP0668614A3 (en) * 1994-02-18 1996-03-27 Hughes Aircraft Co Method for improving the variation of the thickness of a wafer.
US5985032A (en) * 1995-05-17 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor manufacturing apparatus
JPH0992641A (ja) * 1995-09-22 1997-04-04 Mitsubishi Electric Corp プラズマエッチング装置
KR970052772A (ko) * 1995-12-29 1997-07-29 배순훈 건식 식각 장치
KR100217816B1 (ko) * 1996-06-19 1999-09-01 전주범 건식식각 종료시점 측정방법 및 그 장치
JP3476638B2 (ja) * 1996-12-20 2003-12-10 東京エレクトロン株式会社 Ｃｖｄ成膜方法
US6125859A (en) * 1997-03-05 2000-10-03 Applied Materials, Inc. Method for improved cleaning of substrate processing systems
US6242347B1 (en) * 1998-09-30 2001-06-05 Applied Materials, Inc. Method for cleaning a process chamber
JP2000200779A (ja) 1998-10-30 2000-07-18 Toshiba Corp エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材
JP3535785B2 (ja) 1999-11-26 2004-06-07 Ｎｅｃエレクトロニクス株式会社 クリーニング終点検出装置およびクリーニング終点検出方法
JP2002261081A (ja) * 2001-03-01 2002-09-13 Asm Japan Kk 半導体ウエハのエッチング装置及び方法
JP2003077838A (ja) * 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のドライクリーニング時期判定システム、半導体製造装置のドライクリーニング方法、半導体製造装置のドライクリーニングシステム及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848362B1 (ko) * 2006-03-17 2008-07-24 가부시키가이샤 히다치 하이테크놀로지즈 드라이 에칭방법

Also Published As

Publication number Publication date
JP2003077838A (ja) 2003-03-14
US6772045B2 (en) 2004-08-03
CN1403214A (zh) 2003-03-19
US20030139835A1 (en) 2003-07-24
CN1288277C (zh) 2006-12-06
TW577105B (en) 2004-02-21
KR100506107B1 (ko) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100506107B1 (ko) 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법
JP4456224B2 (ja) 半導体デバイス製造プロセスの処理状況をモニタするための方法及び装置
EP1020236B1 (en) Use of cleaning gas
US10724137B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, recording medium, and cleaning completion determining method
WO2002012585A2 (en) Processing apparatus and cleaning method
US20090246962A1 (en) Substrate processing method
KR20080059619A (ko) 챔버 세정 공정의 종료점을 결정하기 위한 시스템 및 방법
CN104620355A (zh) 气相成长装置的污染量测定方法及磊晶晶片的制造方法
US20050211264A1 (en) Method and processing system for plasma-enhanced cleaning of system components
US20150253762A1 (en) Integrated management system, management device, method of displaying information for substrate processing apparatus, and recording medium
TWI272675B (en) Plasma processing apparatus and plasma processing method
JP2007507887A (ja) システム構成要素の状態をモニタリングするための方法
US8536699B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20090090384A1 (en) Cleaning method of apparatus for depositing metal containing film
CN103972082B (zh) 一种防止图案缺失的方法及其晶圆制造方法
CN100533656C (zh) 成膜装置及其使用方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
US6186154B1 (en) Find end point of CLF3 clean by pressure change
JP3836329B2 (ja) 半導体装置の製造方法
JP2008117987A (ja) 減圧ｃｖｄ装置およびそのクリーンニング方法
US20050214445A1 (en) Method and processing system for determining coating status of a ceramic substrate heater
JP2007142354A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
KR102227909B1 (ko) 배치식 기판처리장치 및 그 운용방법
KR100598260B1 (ko) 질화막 제조 방법
JP2004221313A (ja) 半導体製造工程の管理方法および半導体製造ラインの管理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee