KR20030002528A - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR20030002528A
KR20030002528A KR1020010038177A KR20010038177A KR20030002528A KR 20030002528 A KR20030002528 A KR 20030002528A KR 1020010038177 A KR1020010038177 A KR 1020010038177A KR 20010038177 A KR20010038177 A KR 20010038177A KR 20030002528 A KR20030002528 A KR 20030002528A
Authority
KR
South Korea
Prior art keywords
poly
landing plug
forming
film
hld
Prior art date
Application number
KR1020010038177A
Other languages
English (en)
Inventor
원용식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038177A priority Critical patent/KR20030002528A/ko
Publication of KR20030002528A publication Critical patent/KR20030002528A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로,
반도체기판 상의 활성영역에 도프드 폴리, 텅스텐실리사이드, 캐핑 폴리, 반사방지막 및 제1HLD 막 적층구조로 구비되는 게이트전극을 형성하고, 상기 활성영역의 예정된 영역에 랜딩 플러그 폴리를 형성하되, 상기 랜딩 플러그 폴리는 상부에 반사방지막이 구비된 다음, 전체표면상부에 제2HLD 막, 평탄화된 층간절연막 및 제3HLD 막을 형성하고 콘택마스크를 이용한 사진식각공정으로 상기 랜딩 플러그 폴리 및 캐핑 폴리를 노출시키는 제1,2 콘택홀을 형성하되, CHF3 와 소량의 산소가스를 혼합하여 제1식각공정을 실시한 다음, 상기 산소가스의 양을 증가시켜 제2식각공정을 실시하는 공정으로 랜딩 플러그 폴리의 반사방지막에서 식각정지 현상 및 게이트전극의 캐핑 폴리 손상 등을 방지하고, 콘택 식각공정시 소량의 산소가스를 사용하는 제1식각공정과 더 많은 산소가스를 이용하는 제2식각공정으로 CD 조절을 용이하게 하여 소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 형성방법{A method for forming of a semiconductor device}
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 DRAM 과 로직 ( logic )을 동시에 형성하는 MDL ( Memory DRAM & Logic ) 의 형성공정중 플러그 폴리 패드 ( pulg poly pad ) 와 게이트전극을 노출시키는 콘택식각공정에 관한 것이다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(11) 상부에 활성영역을 정의하는 소자분리막(13)을 형성한다.
그리고, 상기 활성영역에 도프드 폴리(15), 텅스텐 실리사이드(17), 캐핑 폴리(19) 및 제1HLD막(21)을 적층한다.
그리고, 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하고 그 측벽에 절연막 스페이서(22)를 형성하여 게이트전극을 형성한다.
그 다음, 콘택 영역에 랜딩 플러그 폴리(23)를 형성한다. 이때, 상기 랜딩 플러그 폴리(23)는 상부에 반사방지막(25)이 형성된 것이다.
도 1b를 참조하면, 전체표면 상부에 제2HLD 막(27)을 형성하고 그 상부를 평탄화시키는 층간절연막(29)을 형성한다.
그 다음, 상기 층간절연막(29) 상부에 제3HLD막(31)을 형성하고 그 상부에 감광막패턴(33)을 형성한다.
이때, 상기 감광막패턴(33)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
도 1c를 참조하면, 상기 감광막패턴(33)을 마스크로 하여 상기 랜딩 플러그 폴리(25) 및 게이트전극을 노출시키는 제1,2콘택홀(35,37)을 형성한다.
이때, 상기 랜딩 플러그 폴리(25) 상부의 반사방지막은 식각정지 현상으로 인하여 완전히 제거되지 않아 상기 랜딩 플러그 폴리(25)가 완전히 노출되지 못한다.
따라서, 상기 랜딩 플러그 폴리(25)를 노출시키는 식각공정을 실시할 때 상기 게이트전극의 캐핑 폴리(19)가 손상되는 문제점이 유발된다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 랜딩 플러그 폴리와 같이 게이트전극 상부에도 반사방지막을 형성하여 식각 선택비 차이를 감소시킴으로써 콘택 식각공정시 소자의 특성 열화를 방지하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,41 : 반도체기판13,43 : 소자분리막
15,45 : 도프드 폴리17,47 : 텅스텐 실리사이드
19,49 : 캐핑 폴리21,53 : 제1HLD막
22,54 : 절연막 스페이서23,55 : 랜딩 플러그 폴리
25,57 : 반사방지막27,59 : 제2HLD 막
29,61 : 층간절연막31,63 : 제3HLD막
33,65 : 감광막패턴35,67 : 제1콘택홀
37,69 : 제2콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
반도체기판 상의 활성영역에 도프드 폴리, 텅스텐실리사이드, 캐핑 폴리, 반사방지막 및 제1HLD 막 적층구조로 구비되는 게이트전극을 형성하는 공정과,
상기 활성영역의 예정된 영역에 랜딩 플러그 폴리를 형성하되, 상기 랜딩 플러그 폴리는 상부에 반사방지막이 구비되는 공정과,
전체표면상부에 제2HLD 막, 평탄화된 층간절연막 및 제3HLD 막을 형성하는 공정과,
콘택마스크를 이용한 사진식각공정으로 상기 랜딩 플러그 폴리 및 캐핑 폴리를 노출시키는 제1,2 콘택홀을 형성하되, CHF3 와 소량의 산소가스를 혼합하여 제1식각공정을 실시하고 상기 산소가스의 양을 증가시켜 제2식각공정을 실시하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(41) 상부에 활성영역을 정의하는 소자분리막(43)을 형성한다.
그리고, 상기 활성영역에 도프드 폴리(45), 텅스텐 실리사이드(47), 캐핑 폴리(49), 반사방지막(51) 및 제1HLD막(53)을 적층한다.
그리고, 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하고 그 측벽에 절연막 스페이서(54)를 형성하여 게이트전극을 형성한다.
도 2b를 참조하면, 콘택 영역에 랜딩 플러그 폴리(55)를 형성한다. 이때, 상기 랜딩 플러그 폴리(55)는 상부에 반사방지막(57)인 산화질화막이 형성된 것이다.
도 2c를 참조하면, 전체표면 상부에 제2HLD 막(59)을 형성하고 그 상부를 평탄화시키는 층간절연막(61)을 형성한다.
그 다음, 상기 층간절연막(61) 상부에 제3HLD막(63)을 형성하고 그 상부에 감광막패턴(65)을 형성한다.
이때, 상기 감광막패턴(65)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
도 2d를 참조하면, 상기 감광막패턴(65)을 마스크로 하여 상기 랜딩 플러그 폴리(55) 및 게이트전극을 노출시키는 제1,2콘택홀(67,69)을 형성한다.
이때, 상기 식각공정은 두단계로 실시한다.
먼저, CHF3 와 소량의 산소가스를 혼합하여 제1식각공정을 실시함으로써 인위적인 식각정지 현상을 일으킨다.
이때, 산소가스의 양을 증가시키면 패드 반사방지막의 콘택홀 형성은 가능하나 콘택식각 공정후 콘택홀의 CD ( critical dimension ) 조절이 불가능해 소량의 산소가스를 이용하여 콘택홀의 측벽에 폴리머(도시안됨)를 형성시킴으로써 식각정지 현상을 일으킨 것이다.
그 다음, 산소가스의 양을 소량 증가시켜 반사방지막을 식각하는 제2식각공정으로 콘택홀을 형성한다.
이때, 산소가스의 증가로 인한 CD 조절 문제는 제1식각공정에서 상기 콘택홀의 측벽에 발생된 폴리머가 보호막 역할을 하게 하여 해결할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 형성방법은, 랜딩 플러그 폴리의 반사방지막에서 식각정지 현상 및 게이트전극의 캐핑 폴리 손상 등을 방지하고, 콘택 식각공정시 소량의 산소가스를 사용하는 제1식각공정과 더 많은 산소가스를 이용하는 제2식각공정으로 CD 조절을 용이하게 하여 소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims (1)

  1. 반도체기판 상의 활성영역에 도프드 폴리, 텅스텐실리사이드, 캐핑 폴리, 반사방지막 및 제1HLD 막 적층구조로 구비되는 게이트전극을 형성하는 공정과,
    상기 활성영역의 예정된 영역에 랜딩 플러그 폴리를 형성하되, 상기 랜딩 플러그 폴리는 상부에 반사방지막이 구비되는 공정과,
    전체표면상부에 제2HLD 막, 평탄화된 층간절연막 및 제3HLD 막을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 랜딩 플러그 폴리 및 캐핑 폴리를 노출시키는 제1,2 콘택홀을 형성하되, CHF3 와 소량의 산소가스를 혼합하여 제1식각공정을 실시하고 상기 산소가스의 양을 증가시켜 제2식각공정을 실시하는 공정을 포함하는 반도체소자의 형성방법.
KR1020010038177A 2001-06-29 2001-06-29 반도체소자의 형성방법 KR20030002528A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038177A KR20030002528A (ko) 2001-06-29 2001-06-29 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038177A KR20030002528A (ko) 2001-06-29 2001-06-29 반도체소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20030002528A true KR20030002528A (ko) 2003-01-09

Family

ID=27712246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038177A KR20030002528A (ko) 2001-06-29 2001-06-29 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20030002528A (ko)

Similar Documents

Publication Publication Date Title
US6432816B2 (en) Method for fabricating semiconductor device
KR100512904B1 (ko) 반도체소자의 제조방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR20030002528A (ko) 반도체소자의 형성방법
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100257767B1 (ko) 반도체 장치 제조 방법
KR20020055135A (ko) 반도체소자의 캐패시터 제조방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100527589B1 (ko) 반도체소자의 제조방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR100252887B1 (ko) 반도체소자의 제조방법
KR100239454B1 (ko) 반도체 소자의 격리영역 형성방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR20050010147A (ko) 반도체 소자의 게이트 전극 형성방법
KR20010061084A (ko) 반도체소자의 콘택 형성방법
KR20040057740A (ko) 반도체소자 제조 방법
KR20010046862A (ko) 반도체소자의 폴리실리콘 플러그 형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination