KR20020089456A - 양면 배선 기판 및 그 제조 방법 - Google Patents

양면 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20020089456A
KR20020089456A KR1020027013731A KR20027013731A KR20020089456A KR 20020089456 A KR20020089456 A KR 20020089456A KR 1020027013731 A KR1020027013731 A KR 1020027013731A KR 20027013731 A KR20027013731 A KR 20027013731A KR 20020089456 A KR20020089456 A KR 20020089456A
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
wiring
interface layer
double
Prior art date
Application number
KR1020027013731A
Other languages
English (en)
Other versions
KR100822502B1 (ko
Inventor
고야나기다쯔노리
사이또유스께
야스이히데아끼
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 캄파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 캄파니
Publication of KR20020089456A publication Critical patent/KR20020089456A/ko
Application granted granted Critical
Publication of KR100822502B1 publication Critical patent/KR100822502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Steroid Compounds (AREA)
  • Saccharide Compounds (AREA)

Abstract

만입부를 사용하여 2개의 배선층 사이의 전기 접속을 제공하여 관련 기술 분야보다 전기 접속의 신뢰성을 향상시키는 양면 배선 기판과 그 제조 방법에 대한 것이다. 양면 배선 기판(100)은 제1 면(101a) 측에서 차단되고 절연체(101)의 제2 면(101b)으로 개방되는 만입부(106)를 갖는다. 레이저광은 만입부(106)의 차단부(1061)로 조사되어서, 잔류하는 이물질(107) 없이 거친 노출된 면(1031)이 제1 전도층(108)에 형성된다. 제2 배선층(105)은 노출된 면(1031)에 접속되고 저1 전도층(108)에 전기 접속되도록 형성된다. 제1 전도층(108)과 제2 배선층(105)은 노출된 면(1031)에의 접속을 통해 관련 기술에서보다 더 긴밀하게 접속된다. 관련 기술과 비교한 경우 배선층들 사이의 전기 접속의 신뢰성은 향상된다.

Description

양면 배선 기판 및 그 제조 방법 {DOUBLE-SIDED WIRING BOARD AND ITS MANUFACTURING METHOD}
인쇄 배선 기판 등과 같은 배선 기판에 배선 밀도를 증가시키는 하나의 방법에 있어서, 배선 기판이 되는 시트형 절연체의 양면이 배선되며 배선들 사이에 전기 접속된다. 다른 방법에 있어서, 이러한 유형의 양면 배선 기판은 복수개의 동일한 기판으로 층을 이루어서, 다중층 배선 기판을 형성한다. 양면 배선 기판은 예를 들면 이하에 설명되는 바와 같이 제조된다.
도13을 참조하면, Cr, Ni 등의 인터페이스층(2)이 스퍼터링 또는 증착함으로써 폴리이미드 등의 막형 절연체(1)의 제1 면(1a) 상에 형성되며, 그 후 구리 등의 전도체의 배선층(3)이 스퍼터링 및 도금에 의해 인터페이스층(2) 상에 형성된다. 배선층(3)이 절연체(1)에 직접 형성되는 경우와 비교해 보면, 인터페이스층(2)이 존재함으로써 절연체(1)와 배선층(3)의 접착이 증가된다.
배선층(3)은 부가 방법 또는 제거 방법에 의해 제1 면(1a)에 패턴화된다.이 후, 제1 면(1a)에 대향하는 절연체(1)의 제2 면(1b)은 선택적으로 에칭되어, 배선층(3)에 의해 차단된 만입된 바이어 구멍부(via hole part)가 형성된다. 바이어 구멍부가 세척 처리된 후에, Cr, Ni 등의 인터페이스층(2)은 스퍼터링 또는 증착에 의해 제2 면(1b)에 형성되며, 인터페이스층(2) 상에는 예를 들면 구리의 전도체의 배선층(5)이 스퍼터링 및 도금에 의해 형성된다.
상기 과정에 따르면, 또한, 절연체(1)의 제2 면(1b)의 측에 형성된 만입된 부분은 도면에 도시된 바와 같이 인터페이스층(4)과 배선층(5)을 구비하며, 배선층들(3, 5) 사이의 전기 접속을 실현한다. 상기 바이어 구멍부는 블라인드 바이어 구멍(6)이 된다. 블라인드 바이어 구멍은 이 구멍의 양 단부에서의 개구 중 하나가 차단되는 구멍을 의미한다.
세척 처리가 불충분하게 실행되는 경우, 또는 Cr, Ni 등의 인터페이스층(4)이 제2 면(1b)에 배열되는 경우, 또는 이물질(7)이 혼합되는 경우에, 배선층들(5, 3) 사이의 연결의 신뢰성은 블라인드 바이어 구멍(6)에서 불리하게 영향을 받는다.
최근, 바이어 구멍부는 고밀도의 반도체 소자의 집적의 결과로서 직경이 점차 작게 만들어진다. 즉, 몇몇의 경우에, 세척 처리가 습식 공정에서 불가능하거나, 미세한 직경의 블라인드 바이어 구멍(6)의 내부를 세척하는 것이 불가능하다. 통상적으로, 바이어 구멍이 에칭에 의해 형성될 수 있게 하고 바이어 구멍이 습식 공정에서 세척되게 하는 바이어 구멍 직경은 절연체(1)의 두께와 거의 동일하다. 예를 들면, 세척 처리가 불충분하다면, 절연체(1)의 깨진 파편과 같은 이물질(7) 등은 제1 면(1a) 상에 형성된 인터페이스층(2)과 제2 면(1b) 상에 형성된 인터페이스층(4) 사이에서 발견된다. 그 결과, 블라인드 바이어 구멍(6)에서 배선층들(3, 5)의 접속 신뢰성에 크게 영향을 미친다.
본 발명은 전술된 문제를 해결하도록 발명되며, 2개의 배선층들 사이의 전기 접속이 만입부를 사용하여 얻어져서 관련 기술과 비교할 때 전기 접속의 신뢰성이 향상되는 양면 배선 기판 및 이를 제조하기 위한 방법을 제공하는 목적을 갖는다.
본 발명은 구리 등의 전도체로 구성되는 배선층이 폴리이미드막 등의 절연체의 각 표면상에 형성되고 양 배선층이 예를 들어 블라인드 바이어 구멍을 통해 전기 접속되는 양면 배선 기판과 그 제조 방법에 대한 것이다.
도1은 본 발명의 실시예에 따른 양면 배선 기판의 제조 공정에서 차단부로레이저광이 조사될 때의 상태를 도시한 다이어그램이다.
도2는 본 발명의 실시예의 양면 배선 기판의 단면도이다.
도3은 본 발명의 실시예에서 양면 배선 기판의 제조 공정에서 제1 인터페이스층이 형성되는 상태의 다이어그램이다.
도4는 도3의 제1 인터페이스층 상에 제1 배선층이 형성될 때의 상태의 다이어그램이다.
도5는 블라인드 바이어 구멍부로서 사용될 만입부가 도4에 도시된 기판에 형성될 때의 상태의 다이어그램이다.
도6은 블라인드 바이어 구멍부의 차단부로의 레이저광의 조사를 통해 제2 인터페이스층과 제1 인터페이스층이 제거되는 상태의 다이어그램이다.
도7은 본 발명의 실시예의 양면 배선 기판의 제조 공정의 구체화된 예에 따른 제1 배선층에 레이저광이 직접 조사될 때의 상태의 다이어그램이다.
도8은 레이저광 장치의 구조를 도시한다.
도9는 레이저광의 조사 상태표이다.
도10은 레이저광이 조사되는 차단부의 형상과 노출된 면의 형상을 도시한 변형예의 다이어그램이다.
도11은 레이저광이 조사되는 차단부의 형상과 노출된 면의 형상을 도시한 다른 변형예의 다이어그램이다.
도12는 도2에 도시된 양면 배선 기판의 변형의 다이어그램이다.
도13은 종래의 양면 배선 기판의 단면도이다.
상기 목적을 달성하기 위해, 본 발명은 이하 태양의 특징을 갖는다.
본 발명의 제1 태양에 따르면, 제1 면에서 차단되고 절연체의 제1 면에 대향하는 제2 면으로 개방되는 만입부를 포함하는 양면 배선 기판이 제공되어 있다.
상기 양면 배선 기판은 제2 면측으로부터 만입부의 차단부(1061)로 레이저광을 조사함으로써 제거되는 이물질로 인해 거칠게 변화되고 노출된 면을 갖기 위해 전도체로 구성되는 제1 전도층(108)과, 노출된 면에 결합되고 제1 전도층과 전기 접속되는 전도체로 구성되는 제2 배선층을 포함한다.
상기 제1 전도층은 제1 면 상에 형성된 제1 배선층일 수 있다.
제1 태양의 양면 배선 기판에 있어서, 제1 전도층은 절연체와 제1 배선층 사이에 제1 인터페이스층을 보유하는 방식으로 제1 면 상에 형성되는 제1 인터페이스층과, 제1 인터페이스층 상에 형성되는 제1 배선층을 구성할 수 있어서, 레이저광의 조사에 의해 제거되는 이물질은 제2 면 상에 그리고 만입부에 형성되는 제2 인터페이스층과 제1 인터페이스층일 수 있다.
레이저광의 파장은 제1 태양의 양면 배선 기판에서 150 내지 400 nm일 수 있다.
본 발명의 제2 태양에 따르면, 제2 면에 대향하는 절연체의 제1 면 상에 형성되는 전도체의 제1 전도층을 차단 재료로서 사용하여 절연체의 제2 면으로 개방되는 만입부를 포함하는 양면 배선 기판 제조 방법이 제공되어 있다.
상기 방법은 이물질을 제거하고 제1 전도층에 거친 노출된 면(1031)을 형성하도록 제2 면측으로부터 만입부의 차단부로 레이저광을 조사하는 단계와, 노출된 면에 결합되고 제1 전도층에 전기 접속되는 전도체의 제2 배선층을 형성하는 단계를 포함한다.
본 발명의 제3 실시예에 따르면, 제1 면과 이에 대향하는 제2 면을 갖는 절연체의 제1 면 상에 제1 인터페이스층을 형성하는 단계와, 제1 인터페이스층 상에 전도체의 제1 배선층을 형성하는 단계와, 제1 인터페이스층과 제1 배선층이 차단 재료로서 이용되는 제2 면으로 개방되는 절연체 내의 만입부를 형성하는 단계와, 만입부의 차단부에서의 제2 면, 만입부 및 제1 인터페이스층 상에 제2 인터페이스층을 형성하는 단계와, 제1 배선층을 노출하도록 차단부에의 제2 인터페이스층과 제1 인터페이스층을 제거하도록 제2 면측으로부터 만입부의 차단부에 레이저광을 조사하는 단계와, 제1 배선층 상에 결합되고 제1 배선층에 전기 접속되는 제2 인터페이스층 상에 전도체의 제2 배선층을 형성하는 단계를 포함하는 양면 배선 기판을 제조하기 위한 방법이 제공되어 있다.
본 발명의 실시예의 양면 배선 기판과 그 제조 방법은 동일한 부분을 동일한 도면 부호로 나타낸 도면을 참조하여 이하에 설명될 것이다.
본 실시예에서, 양면 배선 기판은 예를 들어 하나의 절연체의 양면 상에 형성된 전도층을 갖는 기판이다. 본 발명은 이러한 유형의 기판에 제한되지 않으며, 양면에 전도층을 각각 갖는 복수개의 절연체를 갖는 다중층의 양면 배선 기판과 유사하게 적용 가능하다.
한편, 블라인드 바이어 구멍부는 본 발명에 따른 "만입된 부분"의 기능의 일예로서 도시된다. 그러나, 본 발명은 블라인드 바이어 구멍부에 제한되지 않으며 만입된 부분이 서로 대향하는 제1 및 제2 면을 갖는 절연체의 제1 면측에서 차단되고 제2 면으로 개방되는 임의의 기판에 적용 가능하다.
실시예의 양면 배선 기판은 도면을 참조하여 개략적으로 설명될 것이다. 도1에 도시된 바와 같이, 블라인드 바이어 구멍부(106)에는 제1 면(101a)과 이에 대향하는 제2 면(101b)을 갖는 절연체(101)의 제2 면(101b)에서 개방되는 개구가 형성된다. 레이저광은 제2 면(101b)측으로부터 레이저 장치에 의해 블라인드 바이어 구멍부(106)의 차단부(1061)로 조사된다. 레이저광을 조사하여, 차단부(1061)에 존재하는 이물질(107)은 제거되며, 제1 면(101a)에 설정된 전도체의 제1 배선층(103)은 노출된다. 제2 배선층(105)은 노출된 제1 배선층(103)의 노출된 면(1031)에 형성된다. 제2 배선층은 노출된 면(1031)에 결합되고 도2에 도시된 바와 같이 제1 배선층(103)에 전기 접속되는 전도체이다.
예를 들면, 미국 특허 제5,567,329호와 제5,906,043호 및 심사청구되지 않은 일본 특허 공개 공보 제10-12987호의 공개된 명세서에는 기판의 블라인드 바이어 구멍부를 사용하여 절연체의 양면에 형성된 전기 접속하는 배선층에 대한 기술이 나타나 있다. 공개된 명세서인 제10-12987호에 개시된 기술은 본 실시예에서 실행되는 바와 같이 레이저광의 조사에 의해 이물질을 제거하는 것을 설명하거나 제안하지 않고 납땜에 의해 배선층에 전기 접속한다. 또한, 미국 특허 제5,567,329호는 복수개의 바이어 구멍에 의해 배선 층을 전기 접속하는 기술을 설명하지만, 본 실시예와 같이 광의 조사에 의해 이물질을 제거하는 동기를 제공하지 않으며 설명하지 않는다. 미국 특허 제5,906,043호는 조사된 레이저광에 의해 이물질을 제거하는 것을 제안하거나 개시하고 있지 않다.
본 실시예의 양면 배선 기판 제조 공정은 이하에서 상세히 설명될 것이다.
도3을 참조하면, Cr, Ni, Zn, Co 등은 10 내지 500 nm, 양호하게는 150 nm의 두께로 예를 들어 스퍼터링하거나 증착하는 건식 도금 방법에 의해 예를 들어 폴리이미드인 절연체(101)의 제1 면(101a) 상에 단독으로 또는 혼합물에 의해 형성된다. 그 후, 제1 인터페이스층(102)은 전기 도금 방법으로 약 5 ㎛의 두께로 형성된다. 전술된 관련 기술과 유사하게, 이후에 도시될 제1 인터페이스층(102)과 제2 인터페이스층(104)은, 배선층이 절연체(101) 상에 직접 형성된 경우와 비교할 때 절연체(101)에의 배선층의 부착이 증가하도록 기능한다. 도3에서, 제1 인터페이스층(102)은 이후에 설명될 제1 배선층(103)과 접하도록 제1 면(101a)의 부분 상에 형성되지만, 본 실시예는 이러한 배열에 제한되지 않는다.
이 후, 도4에서, 금속 등의 전도체, 특히 실시예에 따른 구리의 제1 배선층(103)은 전기 도금에 의해 제1 인터페이스층(102) 상에 약 15 내지 50 ㎛의 두께로 형성된다. 불필요한 부분이 에칭 등의 방법으로 제거되어서, 소정 패턴의 제1 배선층(103)이 형성된다.
상기 제1 인터페이스층(102)과 제1 배선층(103)은 제1 전도층(108)을 구성한다.
다음으로, 도5에 도시된 바와 같이, 제2 면(101b)으로 개방된 블라인드 바이어 구멍부(106)는 차단 재료로서 제1 인터페이스층(102)과 제1 배선층(103)을 사용하여 절연체(101) 내에 형성된다.
다시 도1에서, 제2 인터페이스층(104)은 제1 인터페이스층(102)과 동일한 방식으로 약 5 ㎛의 두께로 제2 면(101b) 상에 형성된다. 이 때에, 또한, 제2 인터페이스층(104)은 도면에서 명백한 바와 같이 블라인드 바이어 구멍부(106)의 차단부(1061)에의 제1 인터페이스층(102) 위에 형성된다.
관련 기술에서 언급된 바와 같이, 절연체(101)로부터의 파편과 같은 이물질(107), 산화물 등은, 제2 인터페이스층(104)이 형성될 때 차단부(1061)에서의 제1 인터페이스층(102)과 제2 인터페이스층(104) 사이에서 발견된다. 또한, 차단부(1061)가 약 100 내지 300 ㎛의 직경을 가질 때 블라인드 바이어 구멍부(106)의 직경이 미세하기 때문에, 제2 인터페이스층(104)의 형성 전의 세척 처리는 불충분할 수 있다. 이러한 상황에서, 절연체(101)의 파편 등은 관련 기술에서와 동일하게 차단부(1061)에서 제거되지 않고 남아있다.
한편, 상기 차단부(1061)는 본 실시예에 따른 레이저 장치(151)로부터 레이저광에 의해 조사되어서, 이물질(107), 파편 등을 포함할 수도 있는 제2 인터페이스층(104)과 제1 인터페이스층(102)을 제거한다. 전술한 바와 같이, 제2 인터페이스층(104)과 제1 인터페이스층(102) 각각은 약 5 ㎛의 두께를 가지며, 결국 레이저광은 약 10 ㎛의 인터페이스층을 제거할 수 있다. 양호하게는 제2 인터페이스층(104)과 제1 인터페이스층(102) 뿐만 아니라 제1 인터페이스층(102) 바로 아래에 존재하는 제1 배선층(103)은 만입부를 형성하도록 제2 인터페이스층(104)과 제1 인터페이스층(102)과 함께 약 5 ㎛의 깊이로 레이저광에 의해 제거된다.
레이저광의 조사를 통해, 제2 인터페이스층(104)과 제1 인터페이스층(102)의 인터페이스층 및 제1 배선층(103)의 일부는 승화되며, 즉 기화되거나 증기를 내고 제거된다. 따라서, 제1 배선층(103)의 이물질 없는(clean) 노출된 면(1031)은 도6에 도시된 바와 같이 레이저광의 조사 후에 차단부(1061)에tj 노출된다. 또한, 노출된 면(1031)은 레이저광의 조사 후에 거칠게 변화된다.
이 후, 도2에서, 실시예에서의 금속 등, 특히 구리의 전도체의 제2 배선층(105)은, 스퍼터링 및 도금에 의해 차단부(1061), 블라인드 바이어 구멍부(106) 및 절연체(101)의 제2 면(101b) 상에 약 15 ㎛의 두께로 형성된다. 불필요한 부분은 에칭 등의 수단에 의해 제거되어, 소정 패턴의 제2 배선층(105)이 형성된다. 이렇게 형성된 제2 배선층(105)은 차단부(1061)에서의 노출된 면(1031) 상에 있어서, 제1 배선층(103)에 직접 결합되며 전기 접속된다.인터페이스층(104, 102), 이물질(107) 등 어느 것도 제1 배선층(103)과 제2 배선층(105)의 경계면에 존재하지 않는다. 따라서, 관련 기술과 비교한 경우 제1 배선층(103)과 제2 배선층(105) 사이의 전기 접속의 신뢰성은 향상된다.
더욱이, 제1 배선층(103)의 노출된 면(1031)은 전술한 바와 같이 레이저광에 의해 거칠게 되기 때문에, 제1 배선층(103)과 제2 배선층(105) 사이의 접촉 영역은 증가하는 데, 이는 층들을 긴밀하게 결합하는데 기여를 한다.
제1 인터페이스층(102), 제2 인터페이스층(104), 제1 배선층(103) 및 제2 배선층(105)을 절연체(101)에 형성하는 것은, 건식 방법, 습식 방법 등의 공지된 다양한 방법에 의해 실행될 수 있다.
레이저광의 조사는 이하에 설명될 것이다.
레이저 장치(151)는 통상 상용으로 입수 가능한 장치이다. 도8에 도시된 바와 같이, 레이저광 발생 장치(1511)로부터 발생된 레이저광은 집광 렌즈(1512)를 통해 테이블(1513) 상의 양면 배선 기판(100)으로 조사된다. 양면 배선 기판(100)이 장착된 테이블(1513)은, 레이저광이 차단부(1061)를 주사하도록 서로 직교하는 X, Y 방향의 이동 양으로 제어되는 동안 이동한다. 또한, 레이저 장치가 X방향으로 이동되는 동안 테이블은 예를 들면 Y방향으로만 이동되도록 구성될 수 있다.
실시예에 사용된 레이저광은 파장이 355 nm인 Nd:YAG 요소로부터 발생되는 고출력 다이오드 또는 아크(ark) 램프에 의해 여기되는 유형이다. 출원인의 실험으로부터 얻어진 차단부(1061)의 직경과 레이저광의 조사 상태 사이의 관계의 일예가 도9에 도시된다. 도9에서, "트리밍부의 직경" 항목은 차단부(1061)의 직경에대응하며, "트리밍 깊이" 항목은 제거될 인터페이스층 등의 두께에 대응한다. "비임 이동 유형" 항목은 차단부(1061)에서 인터페이스층을 제거할 때 레이저의 레이저 비임의 이동 방식이다. "나선형" 항목은 레이저 비임의 나선형 이동을 나타낸다. "출력"은 레이저광의 강도에 대응한다. "비임 속도" 항목은 차단부(1061)로 이동되는 레이저 비임의 속도이다. "숏트 펄스수" 항목은 레이저광이 펄스 형태로 조사되므로 펄스의 개수이다. "비임 직경" 항목은 차단부(1061) 등의 인터페이스층에의 레이저광의 직경이다. 본 실시예에 따르면, 레이저광은 인터페이스층 등과 같이 제거될 물체 상에 집광되는 방식으로 조시된다. "직경" 항목은 주사된 레이저광의 범위를 나타낸다. 레이저 비임은 전술한 바와 같이 나선형으로 주사되므로, 조사 범위는 도9에서 직경으로 나타내어진다. "내부 직경" 항목은 나선형의 내부 원주부의 치수이며, "회전수" 항목은 레이저광이 조사 범위에서 나선형으로 회전하는 회전수이다.
상기 조사 상태는 일예이다. 조사 상태는 인터페이스층(104, 102)과 이물질(107)을 제거하고 제1 배선층(103)으로 노출된 면(1031)을 노출하도록 설정될 수 있다. 본 실시예에서와 같이, 차단부(1061)에서의 제2 인터페이스층(104)과 제1 인터페이스층(102)과 제1 배선층(103)과 같은 전도체가 제거될 때, 조사 상태는 예를 들면 금속, 특히 구리인 전도체가 승화되도록 하는 수준으로 설정된다. 제거될 재료의 두께의 관점에서 보면, 조사 상태는 제거될 재료의 두께를 갖는 재료가 제거되도록 하는 수준, 즉 두께가 약 10 내지 15 ㎛인 전도체가 제거되도록 하는 수준으로 설정되는데, 이는 제거될 재료의 두께가 실시예의 경우에 약 10 내지 15 ㎛이기 때문이다.
예를 들어 금속, 특히 구리인 전도체를 제거할 때, 레이저광의 반사율이 급격히 감소하여, 레이저광의 파장이 500 nm이거나 이보다 짧을 때 트리밍 공정을 가능하게 하므로, 400 nm 정도보다 길지 않은 파장이 특히 실험에 따라 특히 효과적이다. 현재에 실용 가능한 레이저 장치가 파장이 약 150 내지 400 nm인 레이저광을 발생시키므로, 파장은 실시예에서 양호하게 약 260 내지 355 nm이다.
상기 실시예에 따르면, 제1 인터페이스층(102)과 제2 인터페이스층(104)은 각각 절연체(101)의 제1 면(101a)과 제2 면(101b)에 형성된다. 그 결과, 적어도 차단부(1061)에서의 제2 인터페이스층(104)과 제2 면(101b)은 차단부(1061)로 레이저광의 조사를 통해 승화된다. 그러나, 제1 배선층(103)이 절연체(101)의 제1 면(101a)에 직접 형성될 수 있다. 따라서, 이러한 유사한 경우에, 레이저광은 차단부(1061)의 제1 배선층(103)에 조사될 수 있어서, 제1 배선층(103) 상에 형성될 수 있는 산화물막 등의 이물질과 불순물은 제거될 수 있으며 제1 배선층은 거친 면으로 변할 수 있다. 그 결과, 노출된 면(1031)은 제1 배선층(103)에 형성될 수 있다.
한편, 제1 배선층(103)이 절연체(101)의 제1 면(101a) 상에 직접 형성되고, 제2 인터페이스층(104)이 제2 면(101b)에 형성되는 다른 배열이 생각될 수 있다. 또한 이 경우에 레이저광은 차단부(1061)에 조사될 수 있으며, 제1 배선층(103) 상에 형성되는 적어도 제2 인터페이스층(104)은 제거될 수 있으며, 즉 레이저광을 차단부(1061)로 조사함으로써 승화될 수 있다. 제1 배선층(103)과 제2인터페이스층(104) 사이에 혼합된 이물질(107) 등은 제거되며 노출된 면(103)은 제1 배선층(103) 상에 형성된다.
실시예의 양면 배선 기판(100)과 레이저 조사되지 않는 종래의 양면 배선 기판에 있어서, 블라인드 바이어 구멍부(106)의 박리는 열 충격 시험 및 가압 용기 시험에서 평가된다. 제1 배선층(103)이 보유되면서 제2 배선층(105)이 블라인드 바이어 구멍부(106)로부터 박리된 후에 파손 형태가 확인된다. 열 충격 시험은 MIL-STD-883의 C 상태에 따라 실행된다. 특히, MIL 기준에 의해 조절되는 바와 같이, 하나의 열 사이클은 고온 측에서 150 ℃에서 5분간, 저온 측에서 -65 ℃에서 5분간 지속되는 상태에서, 블라인드 바이어 구멍부는 1000 사이클까지 시험된다. 이 경우에, 고온층은 미국 미네소타주 에스티, 폴에 있는 쓰리엠 컴퍼니로부터 입수 가능한 상호명 플루오리너트(FluorinertTM) FC-43을 사용하며, 고온층은 쓰리엠 컴퍼니로부터 상호명 플루오리너트(FluorinertTM) FC-77을 사용한다. 그 결과, 종래의 생산물은 250 사이클에 도달하지 않은 초기 단계에 이미 제1 배선층(103)에 대응하는 제1 배선층과 제2 배선층(105)에 대응하는 제2 배선층 사이의 경계면에서 박리를 보여준다. 반대로, 본 발명의 양면 배선 기판(100)은 1000 사이클 후에도 제1 배선층(103)과 제2 배선층(105) 사이의 경계부에서 박리를 발생시키지 않으며, 제2 배선층(105) 자체가 파손된다.
가압 용기 시험은 100시간까지 습도가 100 %이며 127 ℃의 조건 하에서 수행된다. 그 결과 종래의 생산물은 초기 단계에 제1 배선층과 제2 배선층 사이의 경계면에서 박리를 발생시키게 된다. 한편, 실시예의 양면 배선 기판(100)은 100시간 후에도 제1 배선층(103)과 제2 배선층(105)의 경계 부분에 박리를 발생시키지 않는 한편, 제2 배선층(105) 자체가 파괴된다.
상기 결과로부터 명백한 바와 같이, 제1 배선층(103)과 제2 배선층(105)의 경계 부분은 실시예의 양면 배선 기판(100)에서의 분리에 대해 저항력이 있다. 제1 배선층(103)과 제2 배선층(105)이 관련 기술보다 더욱 긴밀하게 결합되어서 이들 사이에 전기 접속의 신뢰성이 향상되는 것을 이 시험이 증명한다.
전술한 설명은 레이저광이 약 100 내지 300 ㎛의 직경의 차단부(1061)로 조사되는 경우에 관한 것이다. 차단부(1061)의 형상과 치수는 상기에서와 같이 제한되지 않는다. 차단부는 제1 및 제2 대향면을 갖는 절연체의 제1 면측에서 차단되고 그의 제2 면측으로 개방되는 만입부를 갖는 양면 배선 기판에서 직사각형일 수 있으며, 예를 들면 도10 및 도11에 도시된 바와 같이 1.85 mm ×2.25 mm일 수 있다. 도10의 차단부(1062)와 도11의 차단부(1063)는 제1 배선층(103)에 의해 적어도 차단된다. 이러한 넓은 차단부의 경우에, 레이저광의 조사에 의해 노출된 면(1031)은 예를 들어 이하와 같은 방식으로 형성될 수 있다. 특히, 레이저 비임은 나선형이 아니라 좌우 방향으로 이동하여, 노출된 면(1031)이 도10의 사선으로 표시된 바와 같은 차단부(1062)의 거의 전체 영역의 제1 배선층(103) 상에 형성될 수 있다. 또는 레이저 빔은 도11의 차단부(1063)에 대해 나선형으로 이동되어, 예를 들어 25사이클인 복수개의 150 ㎛의 직경의 노출된 면(1031)이 형성될 수 있다. 복수개의 지점에서 원형의 노출된 면(1031)을 형성하는 방법은 레이저 비임이 도10에서와 같이 좌우로 이동되는 경우와 비교할 때 공정 시간이 유리하게 짧다. 실험에 따르면, 도10에서 20초가 요구되는 반면, 도11의 방법은 단지 1.3초만이 소요된다.
도12는 제1 배선층(103)과 제2 배선층(105)이 도11을 참조하여 설명된 방법으로 결합되는 양면 배선 기판의 적용예를 도시한다. 특히, 제2 배선층(105)은 제1 배선층(103)의 노출된 면(1031)이 형성된 후에 절연체(101)의 만입부(1064)와 제2 면(101b)에 형성된다. 반도체 칩(111)은 만입부(1064)에 장착되며 와이어(1111)에 의해 제2 배선층(105)과 전기 접속되어, 장착된 기판이 얻어진다. 제1 배선층(103)과 제2 배선층(105)은 장착된 기판에서 노출된 면(1031)에 의해 긴밀하게 연결되어, 전기 접속 신뢰성이 관련 기술보다 더 향상된다.
레이저 비임이 상기 실시예에서 노출된 면(1031)을 형성하도록 나선형을 이동할지라도, 인터페이스층(102, 104) 및 제1 배선층(103)은 돌출부가 후방에 있으며 나선형의 중심부에서 절단되지 않은 채 있을 수 있다. 이를 피하기 위해, 레이저 비임은 제1 조사 단계에서 나선형으로 이동되며, 레이저광은 제2 조사 단계에서 잔류부로 조사된다. 즉, 조사는 2개의 단계로 수행될 수 있다.
상기 전술한 바와 같이, 본 발명의 제1 태양의 양면 배선 기판과 본 발명의 제2 및 제3 태양의 양면 배선 기판 제조 방법에 따르면, 제1 전도층은 레이저광의 조사에 의해 형성되는 노출된 면을 가지도록 제공되며 제2 배선층은 노출된 면에 결합하고 전기 접속하도록 형성된다. 따라서, 제1 전도층과 제2 배선층은 관련 기술에서보다 노출된 면에서의 결합을 통해 더 긴밀하게 접속하며, 배선층 사이의 전기 접속 신뢰성은 관련 기술과 비교할 때 향상된다.
제1 전도층이 제1 배선층인 경우에, 제1 배선층 상에 형성된 산화물막 등의 이물질은 레이저광에 의해 제거될 수 있으며, 동시에 노출된 면이 형성될 수 있다.
제1 전도층이 제1 인터페이스층과 제1 배선층으로 구성되는 경우에, 제1 배선층 상에 형성되는 제1 인터페이스층과 제2 인터페이스층은 레이저광에 의해 제거될 수 있으며 노출된 면은 얻어질 수 있다.
레이저광이 150 내지 400 nm의 파장을 가지는 경우에, 제1 전도층과 제2 인터페이스층을 구성하는 금속, 특히 구리가 효과적으로 제거될 수 있다.
도면 부호
100 : 양면 배선 기판
101 : 절연체
101a : 제1 면
101b : 제2 면
102 : 제1 인터페이스층
103 : 제1 배선층
104 : 제2 인터페이스층
105 : 제2 배선층
106 : 블라인드 바이어 구멍부
1031 : 노출된 면
1061 : 차단부
1064 : 만입부

Claims (7)

  1. 절연체(101)의 제1 면(101a) 측에서 차단되고 제1 면(101a)에 대향하는 제2 면(101b)으로 개방되는 만입부(106)를 포함하며,
    제2 면측으로부터 만입부의 차단부(1061)로 레이저광을 조사함으로써 이물질이 제거되며 노출되고 거칠게 변화되는 노출된 면을 갖기 위해 전도체로 구성되는 제1 전도층(108)과,
    노출된 면에 결합되고 제1 전도층과 전기 접속되는 전도체로 구성되는 제2 배선층(105)을 포함하는 것을 특징으로 하는 양면 배선 기판.
  2. 제1항에 있어서, 제1 전도층은 제1 면 상에 형성된 제1 배선층(103)인 것을 특징으로 하는 양면 배선 기판.
  3. 제1항에 있어서, 제1 전도층은 제1 면 상에 형성된 제1 인터페이스층(102)과, 제1 인터페이스층 상에 형성된 제1 배선층(103)으로 구성되어서, 절연체와 제1 배선층 사이에 제1 인터페이스층을 보유하는 것을 특징으로 하는 양면 배선 기판.
  4. 제1항에 있어서, 조사된 레이저광은 150 내지 400 nm의 파장을 갖는 것을 특징으로 하는 양면 배선 기판.
  5. 제2 면에 대향하는 절연체의 제1 면(101a) 상에 형성되는 전도체의 제1 전도층(108)을 차단 재료로서 사용하여 절연체(101)의 제2 면(101b)으로 개방되는 만입부(106)를 포함하는 양면 배선 기판 제조 방법이며,
    이물질을 제거하고 제1 전도층에 거친 노출된 면(1031)을 형성하도록 제2 면측으로부터 만입부의 차단부(1061)로 레이저광을 조사하는 단계와,
    노출된 면에 결합되고 제1 전도층에 전기 접속되는 전도체의 제2 배선층(105)을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  6. 제5항에 있어서, 제1 전도층은 제1 면 상에 형성된 제1 배선층(103)이며, 레이저광의 조사에 의해 발생된 노출된 면이 제1 배선층에 제공되는 것을 특징으로 하는 제조 방법.
  7. 제1 면과 이에 대향하는 제2 면(101b)을 갖는 절연체(101)의 제1 면(101a) 상에 제1 인터페이스층(102)을 형성하는 단계와,
    제1 인터페이스층 상에 전도체의 제1 배선층(103)을 형성하는 단계와,
    제1 인터페이스층과 제1 배선층을 구성하는 제1 전도층(108)이 차단 재료로서 이용되고, 제2 면으로 개방되는 절연체 내의 만입부(106)를 형성하는 단계와,
    만입부의 차단부(1061)에서의 제1 인터페이스층, 만입부 및 제2 면 상에 제2 인터페이스층(104)을 형성하는 단계와,
    제1 배선층을 노출하도록 차단부에의 제2 인터페이스층과 제1 인터페이스층을 제거하도록 제2 면측으로부터 만입부의 차단부로 레이저광을 조사하는 단계와,
    제1 배선층 상에 결합되고 제1 배선층에 전기 접속되는 제2 인터페이스층 상에 전도체의 제2 배선층(105)을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
KR1020027013731A 2000-04-14 2001-04-05 양면 배선 기판 및 그 제조 방법 KR100822502B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00113688 2000-04-14
JP2000113688A JP2001308478A (ja) 2000-04-14 2000-04-14 両面配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020089456A true KR20020089456A (ko) 2002-11-29
KR100822502B1 KR100822502B1 (ko) 2008-04-16

Family

ID=18625612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013731A KR100822502B1 (ko) 2000-04-14 2001-04-05 양면 배선 기판 및 그 제조 방법

Country Status (9)

Country Link
EP (1) EP1273212B1 (ko)
JP (1) JP2001308478A (ko)
KR (1) KR100822502B1 (ko)
CN (1) CN1223244C (ko)
AT (1) ATE331426T1 (ko)
AU (1) AU2001249921A1 (ko)
DE (1) DE60120950D1 (ko)
TW (1) TW503674B (ko)
WO (1) WO2001080609A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436252B2 (en) 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN109275258A (zh) * 2018-09-11 2019-01-25 番禺得意精密电子工业有限公司 电路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872453B2 (ja) * 1991-08-13 1999-03-17 日立精工株式会社 レーザによるプリント基板の穴明け加工方法
JP3154964B2 (ja) * 1997-12-25 2001-04-09 三菱電機株式会社 プリント基板およびそのレーザ穴あけ方法
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
JPH11300487A (ja) * 1998-04-20 1999-11-02 Sony Corp 孔加工方法及び孔加工体

Also Published As

Publication number Publication date
TW503674B (en) 2002-09-21
WO2001080609A1 (en) 2001-10-25
KR100822502B1 (ko) 2008-04-16
DE60120950D1 (de) 2006-08-03
JP2001308478A (ja) 2001-11-02
EP1273212B1 (en) 2006-06-21
CN1223244C (zh) 2005-10-12
AU2001249921A1 (en) 2001-10-30
EP1273212A1 (en) 2003-01-08
ATE331426T1 (de) 2006-07-15
CN1428069A (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
EP0480703B1 (en) Producing metal patterns on a substrate
US5302547A (en) Systems for patterning dielectrics by laser ablation
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
WO1988002550A1 (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPH0789502B2 (ja) コンタクト、電気コネクタ及びコンタクトの製造方法
JP2014504804A (ja) 導電性シード層のレーザ除去
CN106664795B (zh) 结构体及其制造方法
KR20050022324A (ko) 비어를 구비한 배선 기판의 제조 방법
JP3405726B2 (ja) 金属インターロック構造を含む電子構造及びその形成
KR100822502B1 (ko) 양면 배선 기판 및 그 제조 방법
WO1995024734A1 (en) Technique for producing interconnecting conductive links
US20030039106A1 (en) Double-sided wiring board and its manufacture method
US5550325A (en) Printed-circuit board including circuit pattern having location to be cut if necessary
JP4118044B2 (ja) 最適化された金属ヒューズの処理工程
US6472253B1 (en) Programmable semiconductor device structures and methods for making the same
JP2007036164A (ja) 薄膜電子部品の製造方法
JPH05152268A (ja) レジスト残渣物の除去方法
KR100505476B1 (ko) 애블레이션을 이용한 표면실장형 전기장치 및 그 제조방법
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
KR100593211B1 (ko) 웨이퍼 관통형 전극 제조 방법
JP2001257264A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2003510836A (ja) 洗浄工程中における光によるウエハの腐食を低減させる方法およびシステム
KR100301806B1 (ko) 반도체장치
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee