KR20020067889A - 박막 트랜지스터, 액정 표시기 및 그 제조 방법 - Google Patents
박막 트랜지스터, 액정 표시기 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020067889A KR20020067889A KR1020010053226A KR20010053226A KR20020067889A KR 20020067889 A KR20020067889 A KR 20020067889A KR 1020010053226 A KR1020010053226 A KR 1020010053226A KR 20010053226 A KR20010053226 A KR 20010053226A KR 20020067889 A KR20020067889 A KR 20020067889A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- silicon layer
- layer
- gate
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims abstract description 142
- 239000010408 film Substances 0.000 claims abstract description 138
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000010410 layer Substances 0.000 claims description 218
- 238000000034 method Methods 0.000 claims description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 238000005229 chemical vapour deposition Methods 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims description 24
- 239000011574 phosphorus Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000011651 chromium Substances 0.000 description 48
- 229910052581 Si3N4 Inorganic materials 0.000 description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 26
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 24
- 229910052804 chromium Inorganic materials 0.000 description 24
- 239000007789 gas Substances 0.000 description 17
- 239000011521 glass Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000004611 spectroscopical analysis Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- FGQQYAOKQXRHEJ-UHFFFAOYSA-N N.N.[Ce+3] Chemical compound N.N.[Ce+3] FGQQYAOKQXRHEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
Description
Claims (98)
- 박막 트랜지스터를 제조하는 방법에 있어서,기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는 수소 플라즈마에의 노출에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제3항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약100-130초 동안 행해지는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제5항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 불순물은 인(phosphorus)인 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 실리콘층은 비정질(amorphous)인 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 실리콘층은 상기 전극을 형성하는데 이용된 공통 포토레지스트를 이용하여 에칭되는 박막 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 박막 트랜지스터 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서,기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하기 위하여 사용되는 공통 포토레지스트를 이용하여 상기 실리콘층을 에칭하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는 수소 플라즈마에의 노출에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제15항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약 100-130초 동안 행해지는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제17항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 불순물은 인인 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 실리콘층은 비정질인 박막 트랜지스터 제조 방법.
- 제13항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 박막 트랜지스터 제조 방법.
- 박막 트랜지스터를 제조하는 방법에 있어서,기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 불순물 제공된 실리콘층 상에 포토레지스트를 제공하고, 상기 게이트를 마스크로서 이용하여 상기 포토레지스트를 후면 노광(back exposing)시키고, 상기 게이트의 패턴과 거의 동일한 패턴을 현상하는 단계;상기 패턴을 제거하여, 상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는 수소 플라즈마에의 노출에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제26항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약 100-130초 동안 행해지는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 박막 트랜지스터 제조 방법.
- 제28항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 불순물은 인인 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 실리콘층은 비정질인 박막 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 박막 트랜지스터 제조 방법.
- 박막 트랜지스터에 있어서,기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층;상기 비정질 실리콘층 상에 제공된 불순물; 및상기 비정질 실리콘을 갖는 컨택트부 상에 형성된 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 포함하고,상기 채널 영역으로부터 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 박막 트랜지스터.
- 제35항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터.
- 제35항에 있어서, 상기 불순물은 인인 박막 트랜지스터.
- 제35항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터.
- 제35항에 있어서, 상기 실리콘층은 비정질인 박막 트랜지스터.
- 박막 트랜지스터에 있어서,기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층; 및상기 비정질 실리콘층 상에 제공된 불순물을 포함하며,상기 실리콘층은 상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는데 사용되는 공통 포토레지스트를 이용하여 에칭되며,상기 채널 영역으로부터의 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 박막 트랜지스터.
- 제40항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터.
- 제40항에 있어서, 상기 불순물은 인인 박막 트랜지스터.
- 제40항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터.
- 제40항에 있어서, 상기 실리콘층은 비정질인 박막 트랜지스터.
- 박막 트랜지스터에 있어서,기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층;상기 비정질 실리콘층 상에 제공된 불순물; 및상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극-상기 채널 영역은 상기 불순물 제공된 실리콘층 상에 포토레지스트를 제공하고, 상기 게이트를 마스크로서 이용하여 상기 포토레지스트를 후면 노광하고 상기 게이트의 패턴과 거의 동일한 패턴으로 현상하고 상기 패턴을 제거함으로써 형성됨 -을 포함하며,상기 채널 영역으로부터 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 박막 트랜지스터.
- 제45항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 박막 트랜지스터.
- 제45항에 있어서, 상기 불순물은 인인 박막 트랜지스터.
- 제45항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 박막 트랜지스터.
- 제45항에 있어서, 상기 실리콘층은 비정질인 박막 트랜지스터.
- 액정 표시기(LCD)를 제조하는 방법에 있어서,LCD 기판 상에 배열된 복수개의 박막 트랜지스터를 매트릭스 형태로 제공하는 단계를 포함하며,상기 박막 트랜지스터 각각은기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계에 의해 제조되는 액정 표시기 제조 방법.
- 제50항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는수소 플라즈마에의 노출에 의해 행해지는 액정 표시기를 제조하는 방법.
- 제52항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약 100-130초 동안 행해지는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 액정 표시기를 제조하는 방법.
- 제54항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 불순물은 인인 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 실리콘층은 비정질인 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 실리콘층은 상기 전극을 형성하는데 이용된 공통 포토레지스트를 이용하여 에칭되는 액정 표시기를 제조하는 방법.
- 제50항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 액정 표시기를 제조하는 방법.
- 액정 표시기를 제조하는 방법에 있어서,LCD 기판 상에 배열된 복수개의 박막 트랜지스터를 매트릭스 형태로 제공하는 단계를 포함하며,상기 박막 트랜지스터 각각은기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하기 위하여 사용되는 공통 포토레지스트를 이용하여 상기 실리콘층을 에칭하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계에 의해 제조되는 액정 표시기 제조 방법.
- 제62항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는 수소 플라즈마에의 노출에 의해 행해지는 액정 표시기를 제조하는 방법.
- 제64항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약 100-130초 동안 행해지는 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 액정 표시기를 제조하는 방법.
- 제66항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 불순물은 인인 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 실리콘층은 비정질인 액정 표시기를 제조하는 방법.
- 제62항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 액정 표시기를 제조하는 방법.
- 액정 표시기를 제조하는 방법에 있어서,LCD 기판 상에 배열된 복수개의 박막 트랜지스터를 매트릭스 형태로 제공하는 단계를 포함하며,상기 박막 트랜지스터 각각은기판 상에 게이트를 제공하는 단계;상기 게이트 및 상기 기판 상에 게이트 절연층을 제공하는 단계;상기 게이트 절연층 상에 제1 저항을 갖는 실리콘층을 제공하는 단계;상기 비정질 실리콘층 상에 불순물을 제공하는 단계;상기 불순물 제공된 실리콘층 상에 포토레지스트를 제공하고, 상기 게이트를 마스크로서 이용하여 상기 포토레지스트를 후면 노광(back exposing)시키고 상기 게이트의 패턴과 거의 동일한 패턴을 현상하는 단계;상기 패턴을 제거하여, 상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는 단계; 및상기 채널 영역으로부터 상기 불순물을 제거하는 단계, 및 상기 불순물을 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 단계에 의해 제조된 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 채널 영역으로부터 상기 불순물을 제거하는 단계는 수소 플라즈마에의 노출에 의해 행해지는 액정 표시기 제조 방법.
- 제75항에 있어서, 상기 노출은 플라즈마 화학 기상 증착 장치를 이용하여 약 100-130초 동안 행해지는 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 불순물을 상기 컨택트 영역으로 확산하는 단계는 열 어닐링에 의해 행해지는 액정 표시기 제조 방법.
- 제77항에 있어서, 상기 열 어닐링은 약 300℃-320℃의 온도에서 약 10-15분 동안 행해지는 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 불순물은 인인 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 확산 단계는 상기 전극들과 상기 채널 영역 상에 제공되는 캐핑층(capping layer)을 위한 어닐링과 동시에 수행되는 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 실리콘층은 비정질인 액정 표시기 제조 방법.
- 제73항에 있어서, 상기 단계들은 전체적으로 에칭 장치 및 보호막 형성 장치를 이용하여 진공 상태에 결합된 채로 수행되는 액정 표시기 제조 방법.
- 액정 표시 장치에 있어서,LCD 기판 상에 제공된 매트릭스 형태로 제공된 복수개의 박막 트랜지스터를 포함하며,상기 박막 트랜지스터 각각은기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층;상기 비정질 실리콘층 상에 제공된 불순물; 및상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 포함하고,상기 채널 영역으로부터의 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 액정 표시 장치.
- 제84항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시 장치.
- 제84항에 있어서, 상기 불순물은 인인 액정 표시 장치.
- 제84항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시 장치.
- 제84항에 있어서, 상기 실리콘층은 비정질인 액정 표시 장치.
- 액정 표시 장치에 있어서,LCD 기판 상에 제공된 매트릭스 형태로 제공된 복수개의 박막 트랜지스터를 포함하며,상기 박막 트랜지스터 각각은기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층; 및상기 비정질 실리콘층 상에 제공된 불순물을 포함하며,상기 실리콘층은 상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인 전극 및 소스 전극을 형성하는데 사용된 공통 포토레지스트를 이용하여 에칭되며,상기 채널 영역으로부터의 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 액정 표시 장치.
- 제89항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시 장치.
- 제89항에 있어서, 상기 불순물은 인인 액정 표시 장치.
- 제89항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시 장치.
- 제89항에 있어서, 상기 실리콘층은 비정질인 액정 표시 장치.
- 액정 표시 장치에 있어서,LCD 기판 상에 제공된 매트릭스 형태로 제공된 복수개의 박막 트랜지스터를 포함하며,상기 박막 트랜지스터 각각은기판 상에 제공된 게이트;상기 게이트 및 상기 기판 상에 제공된 게이트 절연층;상기 게이트 절연층 상에 제공된 제1 저항을 갖는 실리콘층;상기 비정질 실리콘층 상에 제공된 불순물; 및상기 비정질 실리콘을 갖는 컨택트부 상에 채널 영역에 의해 분리된 드레인전극 및 소스 전극-상기 채널 영역은 상기 불순물 제공된 실리콘층 상에 포토레지스트를 제공하고, 상기 게이트를 마스크로서 이용하여 상기 포토레지스트를 후면 노광시키고 상기 게이트의 패턴과 거의 동일한 패턴으로 현상하고 상기 패턴을 제거함으로써 형성됨 -을 포함하며,상기 채널 영역으로부터의 상기 불순물이 제거되고, 상기 불순물은 상기 컨택트부로 확산하여 상기 제1 저항보다 적어도 낮은 제2 저항을 갖는 컨택트층을 형성하는 액정 표시 장치.
- 제94항에 있어서, 상기 컨택트층은 적어도 0.01%의 상기 불순물의 농도를 포함하는 액정 표시 장치.
- 제94항에 있어서, 상기 불순물은 인인 액정 표시 장치.
- 제94항에 있어서, 상기 비정질 실리콘층은 약 150nm-200nm의 두께로 피착되는 액정 표시 장치.
- 제94항에 있어서, 상기 실리콘층은 비정질인 액정 표시 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2001-00042168 | 2001-02-19 | ||
JP2001042168A JP3901460B2 (ja) | 2001-02-19 | 2001-02-19 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020067889A true KR20020067889A (ko) | 2002-08-24 |
KR100767894B1 KR100767894B1 (ko) | 2007-10-17 |
Family
ID=18904505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010053226A KR100767894B1 (ko) | 2001-02-19 | 2001-08-31 | 박막 트랜지스터, 액정 표시기 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7112500B2 (ko) |
JP (1) | JP3901460B2 (ko) |
KR (1) | KR100767894B1 (ko) |
TW (1) | TW502449B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7256079B2 (en) * | 2002-12-16 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program |
US8051014B2 (en) * | 2003-11-25 | 2011-11-01 | Pitney Bowes Inc. | Method for providing a shortcut to shipping information |
KR100675639B1 (ko) | 2004-08-30 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | 유기 박막트랜지스터 및 액정표시소자의 제조방법 |
TWI283071B (en) * | 2005-01-19 | 2007-06-21 | Au Optronics Corp | Methods of manufacturing a thin film transistor and a display |
TWI294689B (en) | 2005-09-14 | 2008-03-11 | Ind Tech Res Inst | Method of tft manufacturing and a base-board substrate structure |
KR20100023151A (ko) * | 2008-08-21 | 2010-03-04 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그 제조방법 |
JP5719610B2 (ja) * | 2011-01-21 | 2015-05-20 | 三菱電機株式会社 | 薄膜トランジスタ、及びアクティブマトリクス基板 |
US11152442B2 (en) | 2018-03-28 | 2021-10-19 | Sakai Display Products Corporation | Organic electroluminescent (EL) display device with comb-shaped source and drain electrodes and manufacturing method therefor |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250131A (ja) | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 薄膜トランジスタ回路 |
SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
JPH0851211A (ja) | 1994-08-09 | 1996-02-20 | Toshiba Corp | 薄膜トランジスタの製造方法 |
JPH1056180A (ja) * | 1995-09-29 | 1998-02-24 | Canon Inc | 半導体装置及びその製造方法 |
JPH09148266A (ja) * | 1995-11-24 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3496917B2 (ja) * | 1996-12-24 | 2004-02-16 | キヤノン株式会社 | 薄膜半導体装置及びその製造方法 |
US5913113A (en) * | 1997-02-24 | 1999-06-15 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
US6362027B1 (en) * | 1998-07-08 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate |
US6214705B1 (en) * | 1998-12-15 | 2001-04-10 | United Microelectronics Corp. | Method for fabricating a gate eletrode |
JP2000332248A (ja) * | 1999-05-14 | 2000-11-30 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタおよびその製造方法 |
GB9927287D0 (en) * | 1999-11-19 | 2000-01-12 | Koninkl Philips Electronics Nv | Top gate thin film transistor and method of producing the same |
KR100489873B1 (ko) * | 1999-12-31 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
US6624051B1 (en) * | 2000-08-25 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
-
2001
- 2001-02-19 JP JP2001042168A patent/JP3901460B2/ja not_active Expired - Fee Related
- 2001-07-11 US US09/902,170 patent/US7112500B2/en not_active Expired - Fee Related
- 2001-07-24 TW TW090118084A patent/TW502449B/zh not_active IP Right Cessation
- 2001-08-31 KR KR1020010053226A patent/KR100767894B1/ko active IP Right Grant
-
2006
- 2006-08-14 US US11/503,114 patent/US7655947B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100767894B1 (ko) | 2007-10-17 |
TW502449B (en) | 2002-09-11 |
US20020115241A1 (en) | 2002-08-22 |
JP2002246604A (ja) | 2002-08-30 |
JP3901460B2 (ja) | 2007-04-04 |
US7112500B2 (en) | 2006-09-26 |
US7655947B2 (en) | 2010-02-02 |
US20060275994A1 (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
KR100252800B1 (ko) | 액정 장치 및 그 제조 방법 | |
KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
KR930007529B1 (ko) | 액티브매트릭스기판의 제조방법 | |
US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
US7727824B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
TWI418930B (zh) | 用於形成薄膜電晶體的光罩,利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法 | |
US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
US7655947B2 (en) | Thin film transistor used as a switching element in an active matrix type liquid crystal display device | |
US5602047A (en) | Process for polysilicon thin film transistors using backside irradiation and plasma doping | |
US6884569B2 (en) | Method of manufacturing TFT array | |
CN109411485A (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
KR20040086946A (ko) | 액정표시장치의 제조방법 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
US20030053016A1 (en) | Formed body, reflecting plate, reflection display device, and method for fabricating reflecting plate | |
US20090289257A1 (en) | Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate | |
US7071045B2 (en) | Process of manufacturing thin film transistor | |
KR100686494B1 (ko) | 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법 | |
JP3093314B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US20070145436A1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating same | |
JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
US5916737A (en) | Method for fabricating liquid crystal display device | |
JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2006279059A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 12 |