TW502449B - Thin film transistor, liquid crystal display and manufacturing method thereof - Google Patents

Thin film transistor, liquid crystal display and manufacturing method thereof Download PDF

Info

Publication number
TW502449B
TW502449B TW090118084A TW90118084A TW502449B TW 502449 B TW502449 B TW 502449B TW 090118084 A TW090118084 A TW 090118084A TW 90118084 A TW90118084 A TW 90118084A TW 502449 B TW502449 B TW 502449B
Authority
TW
Taiwan
Prior art keywords
impurity
patent application
impedance
gate
silicon layer
Prior art date
Application number
TW090118084A
Other languages
English (en)
Inventor
Masahiro Kawasaki
Masahiko Ando
Masatoshi Wakagi
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW502449B publication Critical patent/TW502449B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Description

502449 A7 B7 五、發明説明（1) 本發明之領域： 本發明係關於一種薄膜電晶體及其製造方法，尤指一 種在主動矩陣型液晶顯示裝置中被用作切換構件之薄膜電 晶體及其製造方法。 相關技術之討論： 通道蝕刻型薄膜電晶體已被使用，主要被用作主動矩 陣型液晶顯示裝置用的切換構件，圖6(a)到（d)例舉習知之 通道蝕刻型薄膜電晶體及其製造程序。如圖所示，設置有 一玻璃基體6 1、一閘極電極6 2、一由氮化砂（S i N)所做的閘 極絕緣膜63、一形成電晶體主動部分的高阻抗非晶系矽層 6 4、一形成接觸層的低阻抗非晶系砂層6 5、一汲極電極6 6 、一源極電極67、及一由氮化矽（SiN)所做的保護層68。 首先，如圖6 (a)所示，閘極電極6 2被形成於玻璃基體6 1 上，且閘極絕緣膜63被形成於閘極電極62及玻璃基體61上 。而後，高阻抗非晶系矽層64被形成於閘極絕緣膜63上， 且低阻抗非晶系矽層65被形成於高阻抗非晶系矽層64的表 面上。然後，如圖6(b)所示，高阻抗非晶系矽層64連同低阻 抗非晶系矽層65藉由蝕刻而被選擇性地去除以形成一島狀 部分，並且汲極電極66及源極電極67被形成於一包含島狀 部分之兩端的區域上。 如圖6(c)所示，一部分在汲極電極66與源極電極67間之 通道部分處的高阻抗非晶系矽層64與低阻抗非晶系矽層65 一起藉由蝕刻（通道蝕刻步驟）而被去除，其中汲極電極66與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -4 - -------------燊-- (請先聞讀背面之注意事項再填寫本頁) 、τ Γ 經濟部智慧財產局員工消費合作社印製 502449 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2) 源極電極6 7被用作遮罩，在此’汲極電極6 6與高阻抗非晶 系矽層64之間及源極電極67與高阻抗非晶系矽層64之間的 低阻抗非晶系矽層65未被蝕刻並保持原狀。最後，如圖6(d) 所示，保護膜68被形成在汲極電極66與源極電極67上及通 道部分處，且汲極電極66與源極電極67的各末端藉由蝕刻 而暴露出，以形成通道飩刻型薄膜電晶體。 有疑問地，在上面所述之已知通道鈾刻型薄膜電晶體 中，難以控制通道區域中之蝕刻量的準確度’而因此’在 通道部分處之高阻抗非晶系矽層64的厚度能夠改變，其造 成薄膜電晶體不穩定，或者展現非均一特性。此外’如果 增加高阻抗非晶系矽層6 4的厚度以使電晶體的特性穩定， 則高阻抗非晶系矽層64的阻抗値增加，當通過薄膜電晶體 之電流橫過高阻抗非晶系矽層64時，藉由所增加之阻抗來 降低電流的量。 本發明之槪述： 本發明提供一種具有穩定特性並展現均一特性之通道 蝕刻型薄膜電晶體。 在本發明之一目的中，提供一種薄膜電晶體的製造方 法，其包含步驟：設置一閘極遍及於一基體上；設置一閘 極絕緣膜遍及於該閘極及基體上；設置一具有第一阻抗之 矽層遍及於該閘極絕緣膜上；及設置一雜質遍及於非晶系 矽層上。本發明另提供步驟：形成由一通道區域所分開之 汲極電極與源極電極遍及於一具有非晶系矽之接觸部分上 (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 -線一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ 5 - 502449 A7 B7 五、發明説明（3) 莽-- (請先閲讀背面之注意事項再填寫本頁) ;以及從通道區域中去除雜質並將雜質擴散入接觸部分中 ’以形成一接觸層，其中該接觸層具有至少比第一阻抗還 低的第二阻抗。 在本發明之另一目的中，提供一種薄膜電晶體的製造 .方法，其包含步驟：設置一閘極遍及於一基體上；設置一 閘極絕緣膜遍及於該閘極及基體上；設置一具有第一阻抗 之矽層遍及於該閘極絕緣膜上；及設置一雜質遍及於非晶 系矽層上。本發明另提供步驟：利用一共同光阻來蝕刻矽 層，該共伺光阻被用來形成由一通道區域所分開之汲極電 極與源極電極遍及於一具有非晶系矽之接觸部分上；以及 從通道區域中去除雜質並將雜質擴散入接觸部分中，以形 成一接觸層，其中該接觸層具有至少比第一阻抗還低的第 二阻抗。 經濟部智慧財產局員工消費合作社印製 在本發明之又一目的中，提供一種薄膜電晶體的製造 方法，其包含步驟：設置一閘極遍及於一基體上；設置一 閘極絕緣膜遍及於該閘極及基體上；設置一具有第一阻抗 之矽層遍及於該閘極絕緣膜上；及設置一雜質遍及於非晶 系矽層上。本發明另提供步驟··設置一光阻遍及於該雜質 設置矽層上，並利用該閘極作爲遮罩來使光阻背後曝光， 且顯影一實際與該閘極之圖案相同的圖案；以及去除該圖 案，並形成由一通道區域所分開之汲極電極與源極電極遍 及於一具有非晶系矽之接觸部分上。本發明尙提供從通道 區域中去除雜質並將雜質擴散入接觸部分中，以形成一接 觸層，其中該接觸層具有至少比第一阻抗還低的第二阻抗 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） B7 五、發明説明（4) 〇 (請先閲讀背面之注意事項再填寫本頁) 在本發明之再一目的中’提供一種薄膜電晶體，其包 含：一閘極，被設置遍及於一基體上；一閘極絕緣膜，被 設置遍及於該閘極及基體上；一具有第一阻抗之矽層，被 .5受置遍及於該閘極絕緣膜上；及一雜質，被設置遍及於非 晶系砂層上。本發明另設置由一通道區域所分開，被形成 遍及於一具有非晶系矽之接觸部分上的汲極電極與源極電 極’其中來自通道區域之雜質被去除，並且雜質被擴散入 接觸邰分中，以形成一接觸層，其中該接觸層具有至少比 第一阻抗還低的第二阻抗。 經濟部智慧財產局員工涓費合作社印製 在本發明之另一目的中’提供一種薄膜電晶體，其包 含：一閘極，被設置遍及於一基體上；一閘極絕緣膜，被 設置遍及於該閘極及基體上；一具有第一阻抗之矽層，被 設置遍及於該閘極絕緣膜上；及一雜質，被設置遍及於非 晶系矽層上，其中該矽層係利用一共同光阻而被蝕刻，該 共同光阻被用來形成由一通道區域所分開之汲極電極與源 極電極遍及於一具有非晶系矽之接觸部分上。本發明另提 供來自通道區域之雜質被去除，並且雜質被擴散入接觸部 分中，以形成一接觸層，其中該接觸層具有至少比第一阻 抗還低的第二阻抗。 在本發.明之.又一目的中，提供一種薄膜電晶體，其包 含：一閘極，被設置遍及於一基體上；一閘極絕緣膜，被 設置遍及於該閘極及基體上；一具有第一阻抗之矽層，被 設置遍及於該閘極絕緣膜上；及一雜質，被設置遍及於非 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 502449 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5) 晶系矽層上。本發明另設置由一通道區域所分開，被形成 遍及於一具有非晶系矽之接觸部分上的汲極電極與源極電 極，其中該通道區域被形成，其藉由設置一光阻遍及於該 雜質設置矽層上，並利用該閘極作爲遮罩來使光阻背後曝 .光，且顯影一實際與該閘極之圖案相同的圖案及去除該圖 案。此外，本發明提供來自通道區域之雜質被去除，並且 雜質被擴散入接觸部分中，以形成一接觸層，其中該接觸 層具有至少比第一阻抗還低的第二阻抗。 在本發明之再一目的中，提供一種液晶顯示器（LCD)的 製造方法，其包含步驟··設置多個薄膜電晶體，呈矩陣形 狀地被排列在一 LCD基體上，各薄膜電晶體被如上面所討論 地予以製造。 在本發明之還一目的中，提供一種液晶顯示裝置，其 包含多個薄膜電晶體，呈矩陣形狀地被排列在一 LCD基體上 ，各薄膜電晶體包括如上面所討論的構件。 附圖之簡略說明： 從下面配合伴隨之圖形所提供的詳細說明中，將可更 加淸楚了解本發明的上面優點及特色。 圖_畢依據第一實施例之薄膜電晶體及其製造方法； 圖舉由第一實施例之薄膜電晶體所展現之汲極電 流Id對電極電壓Vg之依賴性（Id-Vg特性）的圖表； .圖3例舉依據第二實施例之薄膜電晶體及其製造方法； 圖4例舉依據本發明之用來製造薄膜電晶體的製造設備 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X；297公釐） -8- ---I-----丨裝丨-------訂------線 (請先閲讀背面之注意事項再填寫本頁) 502449 ΧΓ 經濟部智慧財產局員工消費合作社印製 Α? Β7 五、發明説明（6) 1^5¾舉依據第三實施例之薄膜電晶體及其製造方法； .也〜(心夕 知通道蝕刻型薄膜電晶體及其製造步驟；以 \ 及 圖7例舉使用本發明之薄膜電晶體的代表性LCD。 、τ (請先閲讀背面之注意事項再填寫本頁)
元件對照表 1， 61 玻璃基體 2, 62 閘極電極 3, 63 閘極絕緣膜 4, 64 高阻抗非晶系矽層 5 雜質 6 接觸層 7, 66 汲極電極 8, 67 源極電極 9, 68 保護膜 10 蝕刻設備 11 保護膜形成設備 12 連接機構 13 抗蝕圖案 14 .鉻（Cr)膜 65 低阻抗非晶系矽層 71 上基體 72 下基體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -Θ 502449 A7 B7 發明説明（ 7) 73 液晶層 74 相位板 75 極化板 76 濾色器 77 黑色矩陣 78 平坦化層 79 共同電極 710 第一定向膜 711 第一絕緣膜 712 第二絕緣膜 713 光擴散反射電極 714 凹進與突起形成層 715 第二定向膜 716 薄膜電晶體 717 貫穿孔 (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 較佳實施例之詳細說明： 下面將配合圖形來說明本發明的代表性實施例，胃& 利用其他實施例，並且可以做成結構或邏輯改變，但沒有 違離本發明之精神及範疇。雖然用以形成各種材料層的代 表性製程條件被說明於下，但是這些僅是代表性的，而且 並非意謂被考慮來限制本發明.。此外，雖然從液晶顯示器 的觀點來說明本發明，但是本發明可應用於利用薄膜電晶 體的其他半導體裝置。遍及圖形，以相同的參考數字來指 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 經濟部智慧財產局員工消費合作社印製 502449 A7 厂 _____ B7 五、發明説明（8) 示相同的元件。 現在參照圖1(a)到（e) ’其顯示一玻璃基體1、一閘極電 極2、一包括氮化矽（SiN)的閘極絕緣膜3、一形成電晶體主 動部分的咼阻抗（< 1E3歐姆-公分）非晶系砂膜4、一^雜質5、 .一形成接觸層的低阻抗（< 1 E 9歐姆-公分）非晶系矽層6、一 汲極電極7、一源極電極8、及一包括氮化矽（s i N)的保護層9 〇 如圖1(a)所示，一約120 nm厚的鉻（Cr)膜藉由濺擊法而 被形成在玻璃基體1上，並且該鉻（C〇膜藉由光蝕刻而被圖 案化以形成閘極電極2。然後，各種層（即將敘述於下）藉由 使用一電漿化學氣相沉積（CVD)設備而被形成，也就是說， 包含300 nm厚之氮化矽（SiN)的閘極絕緣膜3首先藉由使用諸 如SiH4、NH3及N2的氣體混合物而被形成在閘極電極2上。接 著，約1 50 - 200 nm厚之高阻抗非晶系矽膜4藉由使用諸如 SiH4及仏的氣體混合物而被形成在閘極絕緣膜3上，接著， PH3氣體藉由使用相同的化學氣相沉積（CVD)設備而被分解 ，並且包含磷（P)之雜質5被沉積在高阻抗非晶系矽膜4上， 以獲得圖1(a)中所例舉之構成（在下文中被稱作第一構成）。 在此情況中，形成高阻抗非晶系矽層4之步驟及沉積雜質5 之步驟被連續實施，而同時保持真空狀態。 然後，如圖1(b)所示，對於第一構成來說’沉積有雜質 5之高阻抗非晶系矽膜4的不需要部分藉由乾式飩刻法’使 用諸如SF6之蝕刻氣體而被去除’以形成島狀部分。然後’ 舉例來說，一約1 2 0 n m厚的鉻（C r)膜在室溫時藉由濺擊法而 本紙張又度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） -11 - 1· n —L I I .I I I I I I I I I I T I I I I I I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 B7 五、發明説明（9) 被形成在高阻抗非晶系矽膜4及閘極絕緣膜3上’其他像鉬（ Mo)之金屬也能夠被利用。鉻（C〇膜然後透過光鈾刻，舉例 來說，藉由使用硝酸鈽（IV)二銨（Ce(NH4)2 (NCh)6)之水溶液 而被圖案化，藉以形成汲極電極7及源極電極8，以獲得如 圖1(b)所示之構成（第二構成）。 然後，如圖1(c)所示，對於第二構成來說，形成有汲極 電極7及源極電極8之玻璃基體1藉由使用電漿化學氣相沉積 (CVD)設備而被暴露於氫電漿約1 00 - 1 30秒，藉此，沉積 在未覆蓋有汲極電極7及源極電極8之通道部分處之高阻抗 非晶系矽膜4表面上的雜質5被去除（主要是PH3氣體），以獲 得如圖1(c)所示之構成（第三構成）。 接著，如圖1(d)所示，在真空中，於約300°C - 320〇C 之溫度時，加熱退火被施加於第三構成約1 0 - 1 5分鐘。然 後，沉積於與汲極電極7及源極電極8相接觸之高阻抗非晶 系矽膜4表面上之包含磷（P)的雜質5從高阻抗非晶系矽膜4的 表面被擴散至約50 nm的深度，並且包含低阻抗非晶系矽層 之接觸層6被形成在高阻抗非晶系砂膜4中，在該處，汲極 電極7及源極電極8與高阻抗非晶系矽膜4相接觸，以獲得如 圖1(d)所示之構成（第四構成）。 最後，如圖1 (e)所示，對於第四構成來說，一包含約 500 nm厚之氮化矽（SiN)的保護層9透過使用電漿化學氣相沉 積（CVD)設備，藉由使用諸如SiH4、NH3及N2的氣體混合物 於露出之表面部分而被形成。然後，如此所形成之氮化砂（ S1N)膜藉由乾式飩刻法，透過使用諸如S F 6之蝕刻氣體而被 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） :ήο - " —- I--.--一---丨裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 502449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1〇 蝕刻，以去除不需要的部分’並且一部分的汲極電極7及源 極電極8被暴露出，以完成通道蝕刻型薄膜電晶體。 替換地，藉由氫電漿去除雜質5之步驟、加熱退火步驟 、及形成保護膜9之步驟藉由切換供應至電漿化學氣相沉積 (CVD)設備之氣體，能夠被連續實施於同一設備中。此外， 當保護膜9被形成於300°C的溫度時，因爲做爲雜質5之磷（P) 在形成保護膜9之時從表面擴散至高阻抗非晶系矽膜4的內 部，所以圖1 (d)中之加熱退火步驟能夠予以省略。 因此，提供一種薄膜電晶體的製造方法，其包含步驟 :設置一閘極遍及於一基體上；設置一閘極絕緣膜遍及於 該閘極及基體上；設置一具有第一阻抗之矽層遍及於該聞 極絕緣膜上；及設置一雜質遍及於非晶系矽層上。本發明 另提供步驟：形成由一通道區域所分開之汲極電極與源極 電極遍及於一具有非晶系矽之接觸部分上；以及從通道區 域中去除雜質並將雜質擴散入接觸部分中，以形成一接觸 層，其中該接觸層具有至少比第一阻抗還低的第二阻抗。 圖2係顯示藉由依據第一實施例之薄膜電晶體（Id-Vg特 性）的依賴性所展現之汲極電流Id對閘極電壓Vg之依賴性的 特性圖表。在圖2中，橫座標指示由V所表示之閘極電壓Vg ，而縱座標指示由A所表示之汲極電流Id，其中，曲線a顯 示依據第一實施例之薄膜電晶體的特性，而曲線L顯示具有 省略藉由氫電漿之雜質去除步驟的薄膜電晶體特性（參考例 1 )，.及2_顯示具有省略藉由加熱退火之雜質擴散步驟的薄膜 電晶體特性（參考例2)。在特性圖表中，在薄膜電晶體之汲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 13 - II 辦衣 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 _ B7 五、發明説明（1) 極與源極電極間的施加電壓爲1 0 V。 如由圖2中曲線所示，依據本發明之薄膜電晶體顯示 在改變閘極電壓Vg從一負値到一正値之情況中的突然切換 特性，並且當它超過從負電壓到正電壓的轉折點（Vg二0 V) 時，處於低位準之汲極電流Id急劇增加，在該處，ON-OFF 電流比値超過1 0。但是，在參考例1中，如由圖2中曲線L所 示，汲極電流I d顯示一不視閘極電壓V g而定之實際固定値 ，並且當在依據本發明之電晶體中時，不能夠獲得到令人 滿意的切換特性。此外，如由圖2中曲線L所示，參考例2顯 示汲極電流Id在閘極電壓Vg= 5 V作爲邊界處從減少趨勢反 轉成增加趨勢，但是，再一次，當在依據本發明之薄膜電 晶體中時，不能夠獲得到令人滿意的切換特性。 又，由於藉由使用電子束能量損耗光譜學（EELS)或二 次離子質譜學（MIS)來測量用於高阻抗非晶系矽膜4之元素 分布的結果，而高阻抗非晶系矽膜4包含用於依據本發明之 薄膜電晶體的通道部分，能夠確認做爲雜質5之磷（P)在距離 局阻抗非晶系砂層4之表面約5 0 n m的深度處，在汲極電極7 與源極電極8之間的接觸部分被擴散0.01%或0.01%以上，此 部分形成低阻抗非晶系矽層，亦即接觸層6，以及高阻抗非 晶系矽膜4的通道部分，其中做爲雜質5之磷（P)的擴散量爲 0.01 %或0.01 %以下，並且具有凸出於接觸層6之剖面形狀。 此外，當對參考例1，藉由使用電子束能量損耗光譜學 (EELS)或二次離子質譜學（MIS)來測量包含通道部分之高阻 抗非晶系矽膜4的元素分布時，做爲雜質5之磷（P)從包含通 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ - I---.--*---1^—------1T—-----# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 _ B7_ 五、發明説明（1? 道部分之高阻抗非晶系矽膜4的表面被擴散遍及整個區域約 5 0 nm 0 此外，當對參考例2，藉由使用電子束能量損耗光譜學 (EELS)或二次離子質譜學（MIS)來測量也包含類似之通道部 分之高阻抗非晶系矽膜4的元素分布時，做爲雜質5之磷（P) 被集中於高阻抗非晶系矽膜4的表面，並且不足以擴散至高 阻抗非晶系矽膜4的內部。 然後，在依據本發明之薄膜電晶體中，甚至當高阻抗 非晶系砂層4的厚度被減少至3 0 nm，電晶體特性沒有變得 不穩定。當汲極電流Id橫過高阻抗非晶系矽膜4時，由於高 阻抗非晶系矽膜4之阻抗性的減小，相對於正閘極電極Vg的 改變，汲極電流Id的改變速率增加約三倍。 此外，當約1 000勒克司之白色光被照射於依據本發明 之薄膜電晶體，其中，尚阻抗非晶系砂層4的厚度被減少至 30 nm ’並且光漏洩電流被測量時，光漏洩電流値能夠被減 小約1數位，那是因爲產生由於光漏洩電流所引起之光載子 之高阻抗非晶系矽層4的厚度被降低約1/5。 在上面所述的實施例中，已經解釋了當形成汲極電極7 及源極電極8時’形成一鉻（Cr)膜，然後藉由光蝕刻以圖案 化該鉻（Cr)膜，且形成汲極電極7及源極電極8的例子，但是 ’也可以藉由使用噴墨法來形成汲極電極7及源極電極8， 以代替上面所述之用以形成汲極電極7及源極電極8的機構 。換言之，依照電極圖案來塗覆一含有金屬微粒子之有機 媒體，並且藉由燒結於300°C之溫度10分鐘來蒸發有機媒體 ( CNS ) ( 210X297^¾ ) TJrZ " _ r 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 502449 A7 B7 五、發明説明（θ 穿-- (請先閲讀背面之注意事項再填寫本頁) ，以凝結金屬微粒子。在此情況中，當藉由氫電漿而自通 道部分去除做爲雜質5之磷（Ρ)的雜質去除步驟被放置在塗覆 步驟與燒結步驟之間時，在燒結步驟期間，做爲雜質5之磷 (Ρ)被擴散至高阻抗非晶系矽膜4的內部，並且汲極電極7及 源極電極8和接觸層6能夠被同時形成，以節省加熱退火步 驟。
I 經濟部智慧財產局員工消費合作社印製 現在參照圖3(a)到（e)，顯示依據第二實施例之薄膜電 晶體及製造程序。首先，如圖3(a)所示，一約120 nm厚的鉻 (Cr)膜藉由濺擊法而被形成在玻璃基體1上，並且該鉻（C〇 膜藉由光蝕刻而被圖案化以形成閘極電極2。然後，各種層 (即將敘述於下）藉由使用一電槳化學氣相沉積（CVD)設備而 被形成，也就是說，包含300 nm厚之氮化矽（SiN)的閘極絕 緣膜3首先藉由使用諸如SiHU、NH3及N2的氣體混合物而被形 成在聞極電極2上。接著，約1 5 0 - 2 0 0 n m厚之尚阻抗非晶 系矽膜4藉由使用諸如3丨114及H2的氣體混合物而被形成在閘 極絕緣膜3上，接著，PH3氣體藉由使用相同的化學氣相沉 積（CVD)設備而被分解，並且包含磷（P)之雜質5被沉積在高 阻抗非晶系矽膜4上。接著，一約120 nm厚的鉻（Cr)膜藉由 使用濺擊法而被形成在沉積有厚度約120 nm之雜質5的高阻 抗非晶系矽膜4上，以獲得圖3(a)中所例舉之構成（在下文中 被稱作第一搆成）。又在此情況中，形成高阻抗非晶系矽層 4之步驟及沉積雜質5之步驟被連續實施，而同時保持真空 狀態。 然後，如圖3(b)所示，對於第一構成來說，沉積有雜質 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 - 502449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（巧 5及鉻（Cr)膜之高阻抗非晶系矽膜4的不需要部分藉由蝕刻而 被去除’以形成島狀部分。而後，對應於通道部分之鉻（Cr) 膜被蝕刻，且汲極電極7及源極電極8被形成，以獲得如圖 3(b)中所例舉之構成（第二構成）。 然後，如圖3(c)所示，對於第二構成來說，形成有汲極 電極7及源極電極8之玻璃基體1藉由使用電漿化學氣相沉積 (CVD)設備而被暴露於氫電漿約1〇〇 - 13〇秒，藉此，沉積 在未覆蓋有汲極電極7及源極電極8之通道部分處之高阻抗 非晶系砂膜4表面上的雜質5被去除（主要是PH 3氣體），以獲 得如圖3(c)中所例舉之構成（第三構成）。 接著，如圖3(d)所示，在真空中，於約300°C - 320t： 之溫度時，加熱退火被施加於第三構成約1 〇 - 1 5分鐘。然 後，沉積於與汲極電極7及源極電極8相接觸之高阻抗非晶 系矽膜4表面上之包含磷（P)的雜質5從高阻抗非晶系矽膜4的 表面被擴散至約50 nm的深度，並且包含低阻抗非晶系矽膜 之接觸層6被形成在高阻抗非晶系矽膜4中，在該處，汲極 電極7及源極電極8與高阻抗非晶系矽膜4相接觸，以獲得如 圖3(d)所示之構成（第四構成）。 最後，如圖3(e)所示，對於第四構成來說，一包含約 500 nm厚之氮化矽（SiN)的保護膜9透過使用電漿化學氣相沉 積（CVD)設備，藉由使用諸如sm4、NIL·及N2的氣體混合物 於露出之表面部分而被形成，所形成之氮化矽（SiN)膜藉由 乾式蝕刻法，透過使用諸如SF6之蝕刻氣體而被鈾刻，以去 除不需要的部分，並且一部分的汲極電極7及源極電極8被 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） 17- I---Γ--·---— 裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 502449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1今 暴露出，以完成通道飩刻型薄膜電晶體。 在第二實施例中，當一具有凹入剖面形狀之光阻（其中 ’減少通道部分的厚度且增加汲極電極7及源極電極8的厚 度）被使用做如，舉例來說，” N i k k e i M i c r 〇 d e v i c e ”，六月， .2000年，第175頁之圖3(b)中所示之蝕刻步驟中的光阻時， 所有的蝕刻步驟能夠利用相同或共同的光阻來予以實施。 也就是說，鉻（Cr)膜及高阻抗非晶系矽膜4藉由使用具有凹 入剖面形狀之光阻而被製造成一島狀形狀。然後，對光阻 藉由使用氧電漿來完全去除通道部分之薄的部分，並且實 施蝕刻，而在汲極電極7上及源極電極8上留下厚的部分。 然後，藉由使用剩餘的光阻作爲遮罩來蝕刻鉻（Cr)膜，以形 成汲極電極7及源極電極8，又在此情況中，蝕刻步驟、去 除雜質之步驟、及形成保護膜9之步驟等各步驟能夠被實施 ’而问時保持真空狀態。 在製造通道蝕刻型薄膜電晶體的習知方法中，因爲必 須連續實施除通道部分中之光阻的去除步驟、鉻（Cr)膜的蝕 刻步驟、及通道蝕刻步驟，所以在各蝕刻步驟中，除非高 阻抗非晶系矽膜4的厚度爲200 nm或200 nm以上，否則量的 可控制性係不令人滿意的，並且不能夠獲得穩定的電晶體 特性。但是，在依據本發明之薄膜電晶體的製造方法中， 因爲去掉了通道蝕刻步驟，所以甚至當高阻抗非晶系矽膜4 的厚度被減少至50 nm時，仍能夠獲得穩定的電晶體特性。 此外，當各步驟被連續實施，且同時保持真空狀態時’能 夠使由於懸浮於大氣中之障礙物的沉積所造成之薄膜電晶 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） -化- L 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 __ B7 五、發明説明（巧 體缺陷的發生率達最小。 因此，本發明提供一種薄膜電晶體的製造方法，其包 含步驟：設置一閘極遍及於一基體上；設置一閘極絕緣膜 遍及於該閘極及基體上；設置一具有第一阻抗之矽層遍及 於該閘極絕緣膜上；及設置一雜質遍及於非晶系矽層上。 本發明另提供步驟：利用一共同光阻來蝕刻矽層，該共同 光阻被用來形成由一通道區域所分開之汲極電極與源極電 極遍及於一具有非晶系矽之接觸部分上；以及從通道區域 中去除雜質並將雜質擴散入接觸部分中，以形成一接觸層 ，其中該接觸層具有至少比第一阻抗還低的第二阻抗。 圖4例舉一用以製造依據本發明之薄膜電晶體的製造設 備。在圖4中，顯示有一蝕刻設備1 〇、一保護膜形成設備1 1 、及一連接機構12，蝕刻設備10與保護膜形成’設備11經由 連接機構12而被組合，並且蝕刻設備1〇及保護膜形成設備 1 1兩者和連接機構1 2的內部被保持在真空狀態。 首先，如圖3(a)所示，閘極電極2被形成於玻璃基體1上 ，閘極絕緣膜3被形成於玻璃基體1上及閘極電極2上，高阻 抗非晶系矽膜4被形成於閘極絕緣膜3上，雜質5被沉積於高 阻抗非晶系矽膜4的表面上，鉻（C〇膜被形成於沉積有雜質5 之高阻抗非晶系矽膜4上，以獲得第一構成，並且一具有凹 入剖面形狀之光阻被形成於第一構成上。 而後，形成有光阻之第一構成被置於乾式蝕刻設備1〇 中，.氣體藉由下面的程序而被切換，並且圖3(b)中所示之用 於高阻抗非晶系矽膜4、汲極電極7及源極電極8的製造處理 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -19 - I--.----— — 裝^------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 ____ B7 五、發明説明（1》 、圖3(c)中所示之通道部分中之雜質5的去除處理及光阻去 除處理被實施。首先，鉻（C〇膜及高阻抗非晶系矽膜4藉由 使用氟氣，透過乾式鈾刻而被集體製造成島狀形狀。然後 ，藉由使用氧電漿灰化爐來蝕刻光阻，並且通道部分中之 鉻（Cr)膜的表面被暴露出。然後，通道部分處之鉻（Cr)膜藉 由乾式蝕刻，再度使用氟氣而被去除，以形成汲極電極7及 源極電極8。接著，氫氣被引進以去除通道部分中之雜質， 然後，藉由氧電漿灰化爐來去除汲極電極7上及源極電極8 上的光阻。 然後，在實施各種處理於乾式鈾刻設備10中之後，基 體1自乾式蝕刻設備1 0，經由連接機構1 2而被轉移至包括電 漿化學氣相沉積（CVD)設備之保護膜形成設備1 1，且同時保 持真空狀態。在保護膜形成設備1 1中，雜質5首先藉由加熱 退火而被擴散至高阻抗非晶系矽膜4的內部，以形成高阻抗 非晶系矽膜4中之接觸層6在汲極電極7與源極電極8間的接 觸部分處。而後，包括氮化矽（SiN)之保護膜9被形成於露出 部分，藉由使用製造設備，因爲後通道的表面未被暴露於 大氣，所以能夠獲得具有良好特性，又沒有大氣中之懸浮 物質的沉積之薄膜電晶體。 接著，圖5(a)到（f)例舉依據第三實施例之薄膜電晶體及 其製造程序.。首先，如圖5(a)所示，一閘極電極2被形成在 玻璃基體1上，一包含3 0 0 n m厚之氮化政（S i N)的閘極絕緣膜 3被形成在玻璃基體1上及閘極電極2上，一約50 nm厚之高 阻抗非晶系矽膜4被形成在閘極絕緣膜3上，而後，包含磷（ 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -20 - ----r--!---— 裝--------訂------線 (請先閲讀背面之注意事項再填寫本頁) 502449 A7 B7 五、發明説明（1$ P)之雜質5被沉積在高阻抗非晶系矽膜4的表面上，且同時 保持真空狀態，以獲得圖5(a)所示之構成（第一構成）。 ---聋-- (請先閲讀背面之注意事項再填寫本頁) 然後，如圖5(b)所示，藉由使用一旋塗設備，光阻被均 勻地塗覆約2 μ m厚於第一構成。在塗覆光阻之後，使用閘 極電極2作爲遮罩，從玻璃基體1的背側實施曝光（背後曝光 法），緊接著顯影以獲得一實際與閘極電極2之圖案相同的 抗蝕圖案13。然後，一約120 nm厚的鉻（Cr)膜14藉由濺擊法 而被形成在抗蝕圖案1 3上及沉積有雜質5之高阻抗非晶系矽 膜4上，以獲得如圖5(b)中所示之構成（第二構成）。 然後，如圖5(c)所示，對於第二構成來說，抗蝕圖案13 及形成於其上之鉻（Cr)膜14藉由使用抗蝕剝離液而被一起去 除。而後，汲極電極7及源極電極8藉由透過光鈾刻製造鉻（ Cr)膜14而被形成，以獲得如圖5(c)中所示之構成（第三構成） 。在此情況中，因爲抗蝕圖案13上之鉻（CO膜14與抗蝕圖案 1 3 —起被去除，所以獲得一自動對準型電極結構，其中， 閘極電極2並未與汲極電極7及源極電極8重疊。 經濟部智慧財產局員工消費合作社印製 接著，如圖5(d)所示，對於第三構成來說，沉積於通道 部分處之高阻抗非晶系矽膜4表面上的雜質5藉由使用氫電 漿處理而被去除，以獲得如圖5(d)中所示之構成（在下文中 被簡稱作第四構成）。然後，如圖5(e)所示，對於第四構成 來說，雜質5被沉積於汲極電極7與源極電極8間之接觸部分 ，且高阻抗非晶系矽膜4藉由加熱退火而被擴散至高阻抗非 晶系.矽膜4的內部，並且在所擴散之部分處的高阻抗非晶系 矽膜4被整個形成爲包括阻抗非晶系矽膜的接觸層6，以獲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 21 - 502449 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（ 得如圖5(e)中所示之構成（第五構成）。然後，如圖5(f)所示 ，一包含約500 nm厚之氮化矽（SiN)的保護膜9藉由使用電漿 化學氣相沉積（CVD)設備而被形成第五構成，並且一部分的 汲極電極7及源極電極8藉由蝕刻而被暴露出，以完成薄膜 電晶體。 在依據第三實施例之薄膜電晶體中，因爲高阻抗非晶 系矽膜4的厚度能夠被充分減少至50 nm或50 nm以下，所以 高阻抗非晶系矽膜4並未廣泛地吸收所露出之光，且光阻能 夠被充分地曝光。此外，在依據第三實施例之薄膜電晶體 中，如圖5(e)所示，因爲雜質5從高阻抗非晶系矽膜4與源極 電極6及汲極電極7的接觸邊界而被擴散至與閘極絕緣膜3的 接觸邊界，以使所擴散之部分形成爲包括低阻抗非晶系矽 膜的接觸層6，所以當汲極電流橫過高阻抗非晶系矽膜4時 所產生之阻抗被減少，並且當接通薄膜電晶體時之汲極電 流也增加。又，在依據第三實施例之薄膜電晶體中，因爲 閘極電極2並未與汲極電極7及源極電極8重疊，所以所想要 的電容被形成，且不會造成由於該電容所產生之閘極電壓 波形中的延遲。 因此，本發明提供一種薄膜電晶體的製造方法，其包 含步驟：設置一閘極遍及於一基體上；設置一閘極絕緣膜 遍及於該閘極及基體上；設置一具有第一阻抗之矽層遍及 於該閘極絕緣膜上；及設置一雜質遍及於非晶系矽層上。 本發明另提供步驟：設置一光阻遍及於該雜質設置政層J： ，並利用該閘極作爲遮罩來使光阻背後曝光，且顯影一胃 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22 - I--iL---丨裝-------訂丨^-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A7 _____ B7 _ 五、發明説明（2() 際與該閘極之圖案相同的圖案；以及去除該圖案，並形成 由一通道區域所分開之汲極電極與源極電極遍及於一具有 非晶系矽之接觸部分上。本發明尙提供從通道區域中去除 雜質並將雜質擴散入接觸部分中，以形成一接觸層，其中 該接觸層具有至少比第一阻抗還低的第二阻抗。 現在參照圖7，顯示有一使用本發明之薄膜電晶體的代 表性LCD，注意，雖然所顯示之LCD爲”反射型” LCD，但是 任何利用本發明之薄膜電晶體的LCD能夠被製造，數字71表 示上基體，數字72表示下基體，數字73表示液晶層，數字 74表示相位板，數字75表示極化板，數字76表示濾色器， 數字77表示黑色矩陣，數字78表示平坦化層，數字79表示 共同電極，數字710表示第一定向膜，數字711表示第一絕 緣膜，數字712表示第二絕緣膜，數字713表示光擴散反射 電極，數字714表示凹進與突起形成層，數字715表示第二 定向膜，數字716表示本發明之薄膜電晶體，及數字717表 示貫穿孔。 在上基體71的其中一側（上側）上設置有相位板74及極化 板75，並且在其另一側（下側）上設置有濾色器76及黑色矩陣 77的組合部分、平坦化層78、共同電極79、及第一定向膜 710，在下基體72的其中一側（上側）上設置有第一絕緣膜711 、第二絕緣膜7 12、凹進與突起形成層7 1 4、光擴散反射電 極713、及第二定向膜715，液晶層73被夾在上基體71的另 一側(下側）與下基體72的其中一側（上側）之間，薄膜電晶體 7 1 6係本發明的通道蝕刻型薄膜電晶體，並且被配置在下基 本紙張尺度適用中.國國家標準（CNS ) A4規格{ 210X297公釐） _ 23 - I---.--^---1¾------1T------@ (請先閲讀背面之注意事項再填寫本頁) 502449 經濟部智慧財產局員工消費合作社印製 Α? Β7 五、發明説明（2) 體72的其中一側（上側）上，而且薄膜電晶體716的電極被導 電性地分別連接至一掃描線（未顯示出）、一訊號線（未顯示 出）、及光擴散反射電極7 1 3，該掃描線及訊號線爲一群掃 描線及一群訊號線（分別被平行地配置）中的組員，並且掃描 線群與訊號線群被配置而互相正交，而且彼此藉由第一絕 緣膜7 1 1而互相絕緣，訊號線和光擴散反射電極7 1 3藉由第 二絕緣膜712而互相絕緣，同時，彼此對應之光擴散反射電 極7 1 3及薄膜電晶體716的電極藉由貫穿孔717而被導電性地 互相連接，凹進與突起形成層7 1 4被配置在第二絕緣膜7 1 2 上，以便將凹進與突起圖案賦予配置在凹進與突起形成層 7 14上的光擴散反射電極713，配置在光擴散反射電極713上 的第二定向膜715界定液晶層73的液晶定位方向。 舉例來說，上基體71係由矽酸硼玻璃所做的，並且具 有約0.7 mm的厚度，濾色器76具有一紅色、綠色及藍色透 射部分之重複條紋的圖案，且黑色矩陣77(係由樹脂所做的） 被設置在圖素間的間隙處。藉由平坦化層78(係由樹脂所做 的）來使在濾色器76及黑色矩陣77的組合部分處所形成之凹 進與突起平坦，共同電極79舉例來說係由ITO(銦錫氧化物） 所做的，並且具有約0.2// m的厚度，第一定向膜7 10舉例來 說具有約0.2 // m的厚度。 舉例來說，下基體72係由和上基體7 1相同的矽酸硼玻 璃所做的，並且具有約〇·7 mm的厚度’第二定向膜715舉例 來說具有約0 · 2 // m的厚度，掃描線及訊號線舉例來說係由 鉻（Cr)所做的，並且第一絕緣膜711舉例來說係由氮化矽（ 本紙張尺度適用中_國家標準（CNS〉A4規格（210x297公釐） -Μ I 一 I 裝 訂 I 線 (請先閱讀背面之注意事項再填寫本頁) 502449 A7 B7 五、發明説明（约
SiN)所做的’第二絕緣膜712及凹進與突起形成層714係由有 機材料所做的，凹進與突起形成層7 1 4首先藉由微影法而被 形成爲圓柱形狀’而後藉由熱軟化而被形成爲突起形狀’ 凹進與突起形成層7 1 4被隨機排列，以便消除由於光干涉效 應所造成的色澤。 雖然本發明在前面已經配合代表性實施例來予以'說1曰月 ，但是明顯地’許多修正及代替可以被達成’而沒有違離 本發明的精神或軔目壽’因此’本發明並不目纟被視爲由目丨』述 說明所限定，而是僅由附加之申請專利範圍來加以限定。 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 -26- 502449 A8 B8 C8 D8 六、申請專利範圍 1.一種薄膜電晶體的製造方法，其包括步驟： 設置一閘極遍及於一基體上； 設置一閘極絕緣膜遍及於該閘極及該基體上； 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 形成由一通道區域所分開之汲極電極與源極電極遍及 於一具有該非晶系矽之接觸部分上；以及 從該通道區域中去除該雜質，並將該雜質擴散入該接 觸部分中，以形成一接觸層，其中該接觸層具有至少比第 一阻抗還低的第二阻抗。 2 .如申請專利範圍第1項之方法，其中該接觸層含有至 少0.01%的該雜質之濃度。 3. 如申請專利範圍第1項之方法，其中從該通道區域中 去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 4. 如申請專利範圍第3項之方法，其中該曝光係藉由電 漿化學氣相沉積設備來予以實施約1 〇 〇 - 13 〇秒。 5 .如申請專利範圍第1項之方法，其中該雜質擴散入該 接觸部分中之該擴散係藉由加熱退火來予以實施。 6·如申請專利範圍第5項之方法，其中該加熱退火被實 施於約300°C - 320°C 之溫度下約10 - 15分鐘。 7.如申請專利範圍第1項之方法，其中該雜質係磷。 8 ·如申請專利範圍第1項之方法，其中該非晶系矽膜被 沉積至約150 nm - 200 nm的厚度。 * 9.如申請專利範圍第1項之方法，其中對一設置遍及於 1 紙張尺度適用中國國家標準（CNS ) A4規格（21^^97公釐) I I I I n I I I I I I I I :.::::::I 訂 I ..................... I I n 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A8 B8 C8 D8 六、申請專利範圍 該電極及該通道區域上之該頂蓋層，該擴散步驟與該退火 步驟同時實施。 10·如申請專利範圍第1項之方法，其中該矽層係非晶系 的。 11.如申請專利範圍第1項之方法，其中該矽層係利用一 被用來形成該電極之共同光阻來予以飩刻。 12·如申請專利範圍第1項之方法，其中該等步驟係藉由 使用一蝕刻設備及一保護膜形成設備而被整個實施，且同 時該蝕刻設備及該保護膜形成設備被連接於真空狀態中。 13.—種薄膜電晶體的製造方法，其包括步驟： 設置一閘極遍及於一基體上； 設置一閘極絕緣膜遍及於該閘極及該基體上； 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 利用一共同光阻來蝕刻矽層，該共同光阻被用來形成 由一通道區域所分開之汲極電極與源極電極遍及於一具有 該非晶系矽之接觸部分上；以及 從該通道區域中去除該雜質並將該雜質擴散入該接觸 部分中，以形成一接觸層，其中該接觸層具有至少比第一 阻抗還低的第二阻抗。 1 4 ·如申請專利範圍第1 3項之方法，其中該接觸層含有 至少0.0 1 %的該雜質之濃度。 1 5 ·如申請專利範圍第1 3項之方法，其中從該通道區域 中去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐） ^27. 峰~ I n | I 訂 I n 線 f (請先閱讀背面之注意事項再填寫本頁) 502449 8 88 8 ABCD 六、申請專利範圍 1 6.如申請專利範圍第1 5項之方法’其中該曝光係藉由 電漿化學氣相沉積設備來予以實施約1 00 - 1 30秒。 1 7 .如申請專利範圍第1 3項之方法，其中該雜質擴散入 該接觸部分中之該擴散係藉由加熱退火來予以實施。 i 8.如申請專利範圍第17項之方法，其中該加熱退火被 實施於約300°C - 320°C之溫度下約10 - 15分鐘。 1 9.如申請專利範圍第1 3項之方法’其中該雜質係磷。 2 0.如申請專利範圍第13項之方法，其中該非晶系矽膜 被沉積至約150 nm - 200 nm的厚度。 21.如申請專利範圍第13項之方法，其中對一設置遍及 於該電極及該通道區域上之該頂蓋層，該擴散步驟與該退 火步驟同時實施。 2 2.如申請專利範圍第13項之方法，其中該矽層係非晶 系的。 23. 如申請專利範圍第13項之方法，其中該等步驟係藉 由使用一蝕刻設備及一保護膜形成設備而被整個實施，且 同時該蝕刻設備及該保護膜形成設備被連接於真空狀態中 〇 24. —種薄膜電晶體的製造方法，其包括步驟： 設置一閘極遍及於一基體上； 設置一閘極絕緣膜遍及於該閘極及該基體上；. 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 設置一光阻遍及於該雜質設置矽層上，並利用該閘極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 經濟部智慧財產局員工消費合作社印製 -28- 經濟部智慧財產局員工消費合作社印製 502449 A8 B8 C8 D8 六、申請專利範圍 作爲遮罩來使光阻背後曝光，且顯影一實際與該_極之圖 案相同的圖案； 去除該圖案，並形成由一通道區域所分開之汲極電極 與源極電極遍及於一具有該非晶系矽之接觸部分上；以及 從該通道區域中去除該雜質並將該雜質擴散入該接觸 部分中，以形成一接觸層，其中該接觸層具有至少比第一 阻抗還低的第二阻抗。 25.如申請專利範圍第24項之方法，其中該接觸層含有 至少0.01%的該雜質之濃度。 2 6.如申請專利範圍第24項之方法，其中從該通道區域 中去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 27.如申請專利範圍第26項之方法，其中該曝光係藉由 電漿化學氣相沉積設備來予以實施約1〇〇 - 130秒。 2 8.如申請專利範圍第24項之方法，其中該雜質擴散入 該接觸部分中之該擴散係藉由加熱退火來予以實施。 2 9 .如申請專利範圍第2 8項之方法，其中該加熱退火被 實施於約300°C - 320°C 之溫度下約10 - 15分鐘。 3 0.如申請專利範圍第24項之方法，其中該雜質係磷。 3 1.如申請專利範圍第24項之方法，其中該非晶系矽膜 被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 3 2.如申請專利範圍第24項之方法，其中對一設置遍及 於該電極及該通道區域上之該頂蓋層，該擴散步驟與該退 火步驟同時實施。 3 3 .如申請專利範圍第2 4項之方法，其中該砂層係非晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 29 - .----1^----¾------?!11-----^ f (請先閱讀背面之注意事項再填寫本頁) 502449 A8 B8 C8 D8 TC、申請專利範圍 系的。 34. 如申請專利範圍第24項之方法，其中該等步驟係藉 由使用一触刻設備及一保護膜形成設備而被整個實施，且 同時該蝕刻設備及該保護膜形成設備被連接於真空狀態中 〇 35. —種薄膜電晶體，其包括： 一閛極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及該基體上； 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一雜質，被設置遍及於非晶系矽層上； 一汲極電極與一源極電極，被設置由一通道區域所分 開，該通道區域被形成遍及於一具有非晶系矽之接觸部分 上；以及 其中來自該通道區域之該雜質被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 36·如申請專利範圍第35項之薄膜電晶體，其中該接觸 層含有至少0.01 %的該雜質之濃度。 3 7 ·如申請專利範圍第3 5項之薄膜電晶體，其中該雜質 係磷。 3 8 ·如申請專利範圍第3 5項之薄膜電晶體，其中該非晶 系矽膜被沉積至約150 nm - 200 nm的厚度。 3 9 .如申請專利範圍第3 5項之薄膜電晶體，其中該該砂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----—HI---穿-- f (請先閱讀背面之注意事項再填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 502449 A8 B8 C8 D8 六、申請專利範圍 層係非晶系的。 40.—種薄膜電晶體，其包括： 一閘極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及該基體上； 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一雜質，被設置遍及於非晶系矽層上； 其中該矽層係利用一共同光阻而被蝕刻，該共同光阻 被用來形成由一通道區域所分開之汲極電極與源極電極遍 &於一具有該非晶系矽之接觸部分上；以及 其中來自該通道區域之該雜質被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 4 1 .如申請專利範圍第40項之薄膜電晶體，其中該接觸 層含有至少0.01 %的該雜質之濃度。 42.如申請專利範圍第40項之薄膜電晶體，其中該雜質 係磷。 4 3 .如申請專利範圍第4 0項之薄膜電晶體，其中該非晶 系矽膜被沉積至約150 nm - 200 nm的厚度。 44. 如申請專利範圍第40項之薄膜電晶體，其中該該矽 層係非晶系的。 45. —種薄膜電晶體，其包括： 一聞極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及基體上； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -31 - (請先閲讀背面之注意事項再填寫本頁) 、言· 經濟部智慧財產局員工消費合作社印製 502449 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一*雑質，被設置遍及於非晶系砂層上； 一汲極電極與一源極電極’被設置由一通道區域所分 開，該通道區域被形成遍及於一具有該非晶系砂之接觸部 分上，其中該通道區域被形成，其藉由設置一光阻遍及於 該雜質設置矽層上，並利用該閘極作爲遮罩來使光阻背後 曝光，且顯影一實際與該閘極之圖案相同的圖案及去除該 圖案；以及 其中來自該通道區域之該雜質被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 46.如申請專利範圍第45項之薄膜電晶體，其中該接觸 層含有至少0.01%的該雜質之濃度。 4 7.如申請專利範圍第45項之薄膜電晶體，其中該雜質 係憐。 48. 如申請專利範圍第45項之薄膜電晶體，其中該非晶 系砂i旲被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 49. 如申請專利範圍第45項之薄膜電晶體，其中該該矽 層係非晶系的。 50. —種液晶顯示器（LCD)的製造方法，其包括步驟： 設置多個薄膜電晶體，呈矩陣形狀地被排列在一 LCD基 體上，該等薄膜電晶體的每一個之製造係藉由步驟： 設置一閘極遍及於一基體上； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 - I I I I 裝 I 訂— I I I 線 _ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 502449 A8 B8 C8 D8 六、申請專利範圍 設置一閘極絕緣膜遍及於該閘極及該基體上； 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 形成由一通道區域所分開之汲極電極與源極電極遍及 於一具有該非晶系矽之接觸部分上；以及 從該通道區域中去除該雜質，並將該雜質擴散入該接 觸部分中，以形成一接觸層，其中該接觸層具有至少比第 一阻抗還低的第二阻抗。 5 1.如申請專利範圍第50項之方法，其中該接觸層含有 至少0.01 %的該雜質之濃度。 5 2.如申請專利範圍第50項之方法，其中從該通道區域 中去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 5 3 .如申請專利範圍第5 2項之方法，其中該曝光係藉由 電漿化學氣相沉積設備來予以實施約1 00 - 1 30秒。 54.如申請專利範圍第50項之方法，其中該雜質擴散入 該接觸部分中之該擴散係藉由加熱退火來予以實施。 5 5.如申請專利範圍第54項之方法，其中該加熱退火被 實施於約30CTC - 320°C 之溫度下約10 - 15分鐘。 56.如申請專利範圍第50項之方法，其中該雜質係磷。 5 7 .如申請專利範圍第5 0項之方法，其中該非晶系矽膜 被沉積至約150 nm - 200 nm的厚度。 5 8.如申請專利範圍第50項之方法，其中對一設置遍及 於該電極及該通道區域上之·該頂蓋層，該擴散步驟與該退 火步驟同時實施。 冢紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） :33 - — ^ 裝 訂 線 ** (請先聞讀背面之注意事項再填寫本頁) 502449 A8 B8 C8 ____ D8 六、申請專利範圍 5 9 ·如申請專利範圍第5 〇項之方法，其中該矽層係非晶 系的。 (請先聞讀背面之注意事項再填寫本頁) 6 0 ·如申請專利範圍第5 〇項之方法，其中該矽層係利用 一被用來形成該電極之共同光阻來予以蝕刻。 61. 如申請專利範圍第50項之方法，其中該等步驟係藉 由使用一蝕刻設備及一保護膜形成設備而被整個實施，且 同時該蝕刻設備及該保護膜形成設備被連接於真空狀態中 〇 62. —種液晶顯示器（LCD)的製造方法，其包括步驟： 設置多個薄膜電晶體，呈矩陣形狀地被排列在一 LCD基 體上，該等薄膜電晶體的每一個之製造係藉由步驟： 設置一閘極遍及於一基體上； 設置一閘極絕緣膜遍及於該閘極及該基體上； 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 經濟部智慧財產局員工消費合作社印製 利用一共同光阻來蝕刻矽層，該共同光阻被用來形成 由一通道區域所分開之汲極電極與源極電極遍及於一具有 該非晶系矽之接觸部分上；以及 從該通道區域中去除該雜質並將該雜質擴散入該接觸 部分中，以形成一接觸層，其中該接觸層具有至少比第一 阻抗還低的第二阻抗。 63. 如申請專利範圍第62項之方法，其中該接觸層含有 至少0.01%的該雜質之濃度。 64. 如申請專利範圍第62項之方法，其中從該通道區域 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 34 _ 502449 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 中去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 6 5 ·如申請專利範圍第6 4項之方法，其中該曝光係藉由 電漿化學氣相沉積設備來予以實施約1 00 - 1 30秒。 6 6 .如申請專利範圍第6 2項之方法，其中該雜質擴散入 該接觸部分中之該擴散係藉由加熱退火來予以實施。 67.如申請專利範圍第66項之方法，其中該加熱退火被 實施於約300°C - 32(TC之溫度下約10 - 15分鐘。 6 8.如申請專利範圍第62項之方法，其中該雜質係磷。 69.如申請專利範圍第62項之方法，其中該非晶系矽膜 被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 7 0.如申請專利範圍第62項之方法，其中對一設置遍及 於該電極及該通道區域上之該頂蓋層，該擴散步驟與該退 火步驟同時實施。 7 1.如申請專利範圍第62項之方法，其中該矽層係非晶 系的。 7 2.如申請專利範圍第62項之方法，其中該等步驟係藉 由使用一蝕刻設備及一保護膜形成設備而被整個實施，且 同時該飩刻設備及該保護膜形成設備被連接於真空狀態中 〇 73.—種液晶顯示器（LCD)的製造方法，其包括步驟： 設置多個薄膜電晶體，呈矩陣形狀地被排列在一LCD基 體上，該等薄膜電晶體的每一個之製造係藉由步驟： 設置一閘極遍及於一基體上； 設置一閘極絕緣膜遍及於該閘極及該基體上； 本紙張尺度適用中國國家標準（CNS) A4規格（210x297公釐） 35 、言 (請先聞讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 502449 A8 B8 C8 D8 六、申請專利範圍 設置一具有第一阻抗之矽層遍及於該閘極絕緣膜上； 設置一雜質遍及於該非晶系矽層上； 設置一光阻遍及於該雜質設置矽層上，並利用該閘極 作爲遮罩來使光阻背後曝光，且顯影一實際與該閘極之圖 案相同的圖案； 去除該圖案’並形成由一通道區域所分開之汲極電極 與源極電極遍及於一'具有該非晶系砂之接觸部分上；以及 從該通道區域中去除該雜質並將該雜質擴散入該接觸 部分中，以形成一接觸層，其中該接觸層具有至少比第一 阻抗還低的第二阻抗。 74.如申請專利範圍第73項之方法，其中該接觸層含有 至少0.01%的該雜質之濃度。 7 5.如申請專利範圍第73項之方法，其中從該通道區域 中去除該雜質之該步驟係藉由曝光於氫電漿來予以實施。 76. 如申請專利範圍第75項之方法，其中該曝光係藉由 電漿化學氣相沉積設備來予以實施約100 - 1 30秒。 77. 如申請專利範圍第73項之方法，其中該雜質擴散入 該接觸部分中之該擴散係藉由加熱退火來予以實施。 7 8 .如申請專利範圍第7 7項之方法，其中該加熱退火被 實施於約300°C - 32(TC之溫度下約10 - 15分鐘。 79.如申請專利範圍第73項之方法，其中該雜質係磷。 8 0.如申請專利範圍第73項之方法，其中該非晶系矽膜 被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 8 1.如申請專利範圍第7 3項之方法，其中對一設置遍及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 36 _ I ^ 裝 訂 線 1 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -37- 502449 A8 B8 C8 D8___ 六、申請專利範圍 於該電極及該通道區域上之該頂蓋層，該擴散步驟與該退 火步驟同時實施。 8 2 .如申請專利範圍第7 3項之方法，其中該矽層係非晶 系的。 8 3 .如申請專利範圍第7 3項之方法，其中該等步驟係藉 由使用一蝕刻設備及一保護膜形成設備而被整個實施，且 同時該蝕刻設備及該保護膜形成設備被連接於真空狀態中 〇 84.—種液晶顯示裝置，其包括： 多個薄膜電晶體，呈矩陣形狀地被排列在一LCD基體上 ，該等薄膜電晶體的每一個包括： 一閘極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及該基體上； 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一雜質，被設置遍及於非晶系矽層上； 一汲極電極與一源極電極，被設置由一通道區域所分 開’該通道區域被形成遍及於一具有非晶系矽之接觸部分 上；以及 其中來自該通道區域之該雑負被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 8 5 ·如申請專利範圍第8 4項之裝置，其中該接觸層含有 至少0.01%的該雜質之濃度。 本&張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ：------^----^------1T------^ - (請先聞讀背面之注意事項再填寫本頁) 502449 A8 B8 C8 D8 六、申請專利範圍 86.如申請專利範圍第84項之裝置，其中該雜質係磷。 87·如申請專利範圍第84項之裝置，其中該非晶系矽膜 被沉積至約150 nm - 200 nm的厚度。 88·如申請專利範圍第84項之裝置，其中該該矽層係非 晶系的。 89. —種液晶顯示裝置，其包括： 多個薄膜電晶體，呈矩陣形狀地被排列在一LCD基體上 ，該等薄膜電晶體的每一個包括： 一閘極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及該基體上； 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一雜質，被設置遍及於非晶系矽層上； 其中該矽層係利用一共同光阻而被蝕刻，該共同光阻 被用來形成由一通道區域所分開之汲極電極與源極電極遍 及於一具有該非晶系矽之接觸部分上；以及 其中來自該通道區域之該雜質被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 90. 如申請專利範圍第89項之裝置，其中該接觸層含有 至少0.01%的該雜質之濃度。 91. 如申請專利範圍第89項之裝置，其中該雜質係磷。 92. 如申請專利範圍第89項之裝置，其中該非晶系矽膜 被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 (請先閎讀背面之注意事項再填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38 - 502449 A8 B8 C8 D8 六、申請專利範圍 93. 如申請專利範圍第89項之裝置，其中該該矽層係非 晶系的。 (請先閲讀背面之注意事項再填寫本頁) 94. 一種液晶顯示裝置，其包括： 多個薄膜電晶體，呈矩陣形狀地被排列在一 LCD基體上 ，該等薄膜電晶體的每一個包括： 一閘極，被設置遍及於一基體上； 一閘極絕緣膜，被設置遍及於該閘極及基體上； 一具有第一阻抗之矽層，被設置遍及於該閘極絕緣膜 上； 一雜質，被設置遍及於非晶系矽層上； 一汲極電極與一源極電極，被設置由一通道區域所分 開，該通道區域被形成遍及於一具有該非晶系矽之接觸部 分上，其中該通道區域被形成，其藉由設置一光阻遍及於 該雜質設置矽層上，並利用該閘極作爲遮罩來使光阻背後 曝光，且顯影一實際與該閘極之圖案相同的圖案及去除該 圖案；以及 經濟部智慧財產局員工消費合作社印製 其中來自該通道區域之該雜質被去除，並且該雜質被 擴散入該接觸部分中，以形成一接觸層，其中該接觸層具 有至少比第一阻抗還低的第二阻抗。 95. 如申請專利範圍第94項之裝置，其中該接觸層含有 至少0.01%的該雜質之濃度。 96. 如申請專利範圍第94項之裝置，其中該雜質係磷。 97. 如申請專利範圍第94項之裝置，其中該非晶系矽膜 被沉積至約1 5 0 n m - 2 0 0 n m的厚度。 本^張尺度適用中國國家標準（CNS ) A4規格（210 X 297公ϋ -39 - 502449 A8 B8 C8 D8 7T、申請專利範圍 98.如申請專利範圍第94項之裝置，其中該該矽層係非 晶系的。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 40- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）
TW090118084A 2001-02-19 2001-07-24 Thin film transistor, liquid crystal display and manufacturing method thereof TW502449B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001042168A JP3901460B2 (ja) 2001-02-19 2001-02-19 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW502449B true TW502449B (en) 2002-09-11

Family

ID=18904505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090118084A TW502449B (en) 2001-02-19 2001-07-24 Thin film transistor, liquid crystal display and manufacturing method thereof

Country Status (4)

Country Link
US (2) US7112500B2 (zh)
JP (1) JP3901460B2 (zh)
KR (1) KR100767894B1 (zh)
TW (1) TW502449B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872263B2 (en) 2005-09-14 2011-01-18 Industrial Technology Research Institute Substrate structure for a thin film transistor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256079B2 (en) * 2002-12-16 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program
US8051014B2 (en) * 2003-11-25 2011-11-01 Pitney Bowes Inc. Method for providing a shortcut to shipping information
KR100675639B1 (ko) 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
TWI283071B (en) * 2005-01-19 2007-06-21 Au Optronics Corp Methods of manufacturing a thin film transistor and a display
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
US11152442B2 (en) 2018-03-28 2021-10-19 Sakai Display Products Corporation Organic electroluminescent (EL) display device with comb-shaped source and drain electrodes and manufacturing method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250131A (ja) 1988-08-12 1990-02-20 Hitachi Ltd 薄膜トランジスタ回路
SG63578A1 (en) * 1990-11-16 1999-03-30 Seiko Epson Corp Thin film semiconductor device process for fabricating the same and silicon film
JPH0851211A (ja) 1994-08-09 1996-02-20 Toshiba Corp 薄膜トランジスタの製造方法
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3496917B2 (ja) * 1996-12-24 2004-02-16 キヤノン株式会社 薄膜半導体装置及びその製造方法
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6214705B1 (en) * 1998-12-15 2001-04-10 United Microelectronics Corp. Method for fabricating a gate eletrode
JP2000332248A (ja) * 1999-05-14 2000-11-30 Internatl Business Mach Corp <Ibm> 薄膜トランジスタおよびその製造方法
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
KR100489873B1 (ko) * 1999-12-31 2005-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872263B2 (en) 2005-09-14 2011-01-18 Industrial Technology Research Institute Substrate structure for a thin film transistor

Also Published As

Publication number Publication date
KR100767894B1 (ko) 2007-10-17
US20020115241A1 (en) 2002-08-22
KR20020067889A (ko) 2002-08-24
JP2002246604A (ja) 2002-08-30
JP3901460B2 (ja) 2007-04-04
US7112500B2 (en) 2006-09-26
US7655947B2 (en) 2010-02-02
US20060275994A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
TW418539B (en) A method for forming TFT in liquid crystal display
KR940007451B1 (ko) 박막트랜지스터 제조방법
US7927931B2 (en) Liquid crystal display device and fabricating method thereof
TW575963B (en) Method of manufacturing an electronic device including a thin film transistor
CN103123910B (zh) 阵列基板及其制造方法、显示装置
US20070252151A1 (en) Polysilicon thin film transistor device and method of fabricating the same
TWI279634B (en) Array substrate of liquid crystal display and fabrication method thereof
US5602047A (en) Process for polysilicon thin film transistors using backside irradiation and plasma doping
US8223312B2 (en) Method of manufacturing a display device using a barrier layer to form an ohmic contact layer
US10241371B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
US7655947B2 (en) Thin film transistor used as a switching element in an active matrix type liquid crystal display device
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
US7074728B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JPH05304171A (ja) 薄膜トランジスタ
CN108022875B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
KR100502857B1 (ko) 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
WO2019010757A1 (zh) 阵列基板及其制造方法、液晶显示面板
TW200418188A (en) Manufacturing method of low-temperature polysilicon thin film transistor
KR880001345B1 (ko) 비정질 실리콘 박막형 트랜지스터와 그 제조방법
CN107546235A (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees