KR20020063189A - 반도체 제조방법 및 제조장치 - Google Patents

반도체 제조방법 및 제조장치 Download PDF

Info

Publication number
KR20020063189A
KR20020063189A KR1020027006206A KR20027006206A KR20020063189A KR 20020063189 A KR20020063189 A KR 20020063189A KR 1020027006206 A KR1020027006206 A KR 1020027006206A KR 20027006206 A KR20027006206 A KR 20027006206A KR 20020063189 A KR20020063189 A KR 20020063189A
Authority
KR
South Korea
Prior art keywords
wafer
susceptor
gas
temperature
shower plate
Prior art date
Application number
KR1020027006206A
Other languages
English (en)
Other versions
KR100507753B1 (ko
Inventor
와타나베토모지
카가츠메아키코
요시다타다노리
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020063189A publication Critical patent/KR20020063189A/ko
Application granted granted Critical
Publication of KR100507753B1 publication Critical patent/KR100507753B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C23C16/45521—Inert gas curtains the gas, other than thermal contact gas, being introduced the rear of the substrate to flow around its periphery
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45572—Cooled nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

스텝 커버리지가 좋고, 성막속도가 빠르며, 웨이퍼 면내에서의 성막속도 균일성과 시트저항 균일성이 우수하고, 또 웨이퍼마다 재현성 좋은 CVD막을 형성할 수 있는 반도체의 제조방법 및 그것에 이용하는 반도체 처리장치를 제공한다.
압력을 1000 ~ 50000Pa로 유지한 처리실 내에 있어서, 웨이퍼를 서셉터상에 탑재하고, 판모양 히터에 의해 상기 서셉터를 통하여 상기 웨이퍼를 500℃ 이상으로 가열함과 동시에, 상기 웨이퍼와 거의 평행으로 1 ~ 20mm의 간격을 유지하여 설치되며, 또 200℃ 이하의 온도로 유지한 샤워 플레이트의 중심부근에 설치한 복수의 가스 분출 구멍을 통하여 상기 처리실 내에 500 ~ 50000sccm의 원료가스를 공급하면서, 상기 웨이퍼상에 막을 퇴적시킨다.

Description

반도체 제조방법 및 제조장치{METHOD OF MANUFACTURING SEMICONDUCTOR AND MANUFACTURING APPARATUS}
반도체 집적회로의 제조에는, 감압열 CVD에 의해 웨이퍼상에 박막을 형성하는 성막 프로세스가 이용되고 있다. 이 성막 프로세스에 있어서는, 웨이퍼상에 균일한 두께, 균일한 특성의 박막을 퇴적하는 것이 요구되고 있다. 또, 애스팩트(aspect)비(깊이/개구)가 큰 홀, 비어(via), 트렌치 등의 단차부를 매립하기 위해, 고스텝 커버리지가 필요하게 되어 있다. 스텝 커버리지가 나쁜 단차부의 퇴적막 중에 공극이 형성되면, 반도체 집적회로의 신뢰성 저하나 불량으로 이어지기 때문이다.
종래, 감압열 CVD 프로세스에는, 한 번에 수십 ~ 백수십장의 웨이퍼를 처리하는 일괄(batch)식 CVD장치가 널리 이용되어 왔다. 일괄식 CVD장치는 원래 스루풋(throughput)이 높으므로 다소 성막속도가 느려도 되며(수nm/분 정도), 수십 ~ 수백Pa의 비교적 저압으로 성막을 행함으로써, 막두께 균일성의 향상이나 고스텝커버리지화를 도모할 수 있었다.
한편, 근래 웨이퍼를 1장씩 처리하는 매엽(枚葉) CVD장치가 서서히 증가하고있다. 웨이퍼의 대구경화가 진행되고, 막두께 균일성에 대한 요구가 엄격해짐에 따라, 일괄식 CVD장치에서 웨이퍼면 안쪽뿐만 아니라 웨이퍼 사이의 막두께 균일성을 확보하는 것이 곤란하게 되었었다. 또, 일괄식은 1회의 처리시간이 길어서 소량다품종의 짧은 TAT(Turn Around Time)생산에는 적절하지 않아, 그것이 상술한 경향에 더욱 박차를 가하고 있다.
매엽(枚葉) CVD장치로서는 열원에 할로겐 램프를 사용한 램프가열형 장치가 널리 알려져 있고, 그 구조는 일본특개평 6-326078호 공보, 일본특개평 10-144619호 공보, 일본특개평 6-293595호 공보 등에 개시되어 있다. 이들 램프가열형 장치에서는, 과도한 온도상승에 의한 램프의 내구성 저하를 피하기 위해 공기를 내뿜어 램프를 냉각할 필요가 있고, 감압된 처리실 내에 램프를 설치할 수는 없다. 대신에, 처리실 외에 램프를 설치하여, 처리실의 일부에 설치한 투과창을 통하여 램프광을 웨이퍼나(웨이퍼를 탑재함) 서셉터(susceptor)에 조사하는 구조로 되어 있다.
다른 매엽 CVD장치로서, 히터를 조립한 스테이지에 웨이퍼를 탑재하여 가열하는 장치가 알려져 있는데, 그 구조는 일본특개형 9-45624호 공보에 개시되어 있다. 스테이지는 열 전도율이 높은 재료로 이루어지는 두께 수cm의 서셉터하에 복수 영역으로 분할한 판모양의 히터를 설치한 구조로 되어 있고, 또한, 웨이퍼 재치면에 절연된 한쌍의 전극을 구비하며, 그 위에 절연막을 설치하여 정전척을 구성하고 있다. 이 서셉터상에 웨이퍼를 흡착하면서, 샤워 플레이트(shower plate) 중심의서셉터와 거의 동일한 직경의 원형영역에 가스 분출 구멍을 설치하여, 그곳에서 가스를 공급하여 성막을 행한다. 소비되는 가스량과 공급되는 가스량의 균형을 맞춤으로써, 웨이퍼면 내의 막두께 균일성이 향상한다고 기술되어 있다.
그런데, 매엽 CVD장치의 스루풋을 일괄식과 동등하게 하기 위해서는 수십 ~ 백수십 nm/분의 성막속도가 필요하며, 일괄식에 비해 성막온도나 압력을 올려 성막시키지 않을 수 없다. 그 때문에, 매엽 CVD장치에는 스텝 커버리지가 나쁘다는 문제가 있었다. 일본특개평 10-74703호 공보에, 높은 전압(全壓)(20 ~ 300Torr=2666~39990Pa), 높은 실리콘 함유가스분압(4 ~ 40Torr=533.2~5332Pa), 낮은 온도(550 ~ 620℃)를 이용하여 스텝 커버리지를 향상시키는 방법이 개시되어 있다.
[발명의 개시]
본 발명은 종래기술에서의 다음과 같은 문제를 해결하는 것을 목적으로 하고 있다.
우선, 일본특개평 6-326078호 공보, 일본특개평 10-144619호 공보, 일본특개평 6-293595호 공보 등에 개시되어 있는 램프가열형 장치에서는, 가열원인 램프와 피가열물인 웨이퍼나 서셉터를 그다지 접근시키지 않기 때문에, 웨이퍼나 서셉터로의 가열량이 적절한 분포가 되도록 조정하는 것이 어려웠었다. 예컨대, 방열이 많은 주변부에서 가열량을 증가하고자 하여도, 그 영향이 중심부까지 미치고 만다는 문제이다. 이 때문에, 웨이퍼 온도를 균일하게 하는 것이 곤란했었다.
또, 일본특개평 9-45624호 공보에 개시된 히터가열형 장치에서는, 명세서 중에도 기술되어 있는 바와 같이, 웨이퍼 온도를 균일하게 하기 위해, 방열이 많은 주변부에서 서셉터(공보 중에서는 재치대라 부르고 있음)의 온도를 올려, 웨이퍼로의 전열량을 증가할 필요가 있다. 그러나, 열 전도율이 높고, 수cm의 두께로 된 서셉터의 주변부 온도만을 올리는 것은 곤란하며, 서셉터 내부의 열전도에 의해 중심부 온도도 필요 이상으로 올라가고 만다. 또, 서셉터의 열용량이 크므로, 히터발열량이 증가하여도 서셉터 표면의 온도는 좀처럼 올라가지 않고, 웨이퍼의 전열량을 응답성 좋게 변화시키는 것이 곤란했었다. 이 때문에, 서셉터상에 설치한 웨이퍼를 단시간으로 소정 온도에 도달시키는 것이 곤란해지며, 웨이퍼를 연속하여 처리할 때에 서서히 서셉터 온도가 변화한다고 하는 문제가 있었다. 또, 웨이퍼를 정전흡착하는 서셉터 표면에 막이 퇴적하는 점에 대하여 고려되지 않았었다. 특히, 인을 도프한 실리콘막과 같이 도전성의 막이, 서셉터 상면에 쌍극형 정전척의 극성이 다른 전극을 덮도록 퇴적한 경우에는, 퇴적막 내에서 전하가 이동하여 웨이퍼를 흡착할 수 없게 된다는 문제가 있었다.
또, 일본특개평 10-74703호 공보에 개시된 정보에 의거하여, 우리가 수치 시뮬레이션으로 검토한 결과, 상기의 범위에서 성막조건을 조정하는 것만으로는 스텝 커버리지의 향상에 한계가 있고, 우리가 필요로 하고 있는 성막속도로 소망의 스텝 커버리지를 얻을 수 없다는 것을 알 았다.
도 23은, 모노실란(SiH4)과 포스핀(PH3)과 수소(H2)를 도입하여 실리콘막을 형성하는 경우, 성막속도와 스텝 커버리지(홀 내부의 막두께/평탄부의 막두께×100%)의 관계를 시뮬레이션한 결과이다. 홀의 애스팩트 비는 2로 했다. 실선은 전압(全壓) 13320Pa, 모노실란 분압 600Pa인 경우, 점선은 전압 21310Pa, 모노실란 분압 1000Pa인 경우, 일점쇄선은 전압 42620Pa, 모노실란 분압 2000Pa인 경우이다. 또, ○은 웨이퍼 온도 580℃, △은 웨이퍼 온도 600℃, □는 웨이퍼 온도 620℃에서 성막한 경우이다. 동일한 성막속도로 비교하면, 모노실란 분압을 600Pa에서 1000Pa, 2000Pa로 높게 하고, 웨이퍼 온도를 620℃에서 600℃, 580℃로 낮게 함으로써 스텝 커버리지는 향상한다. 그러나, 동일한 온도로 비교하면 모노실린 분압이 높아짐에 따라 스텝 커버리지는 저하해 가는 것과, 성막속도가 높아짐에 따라 스텝 커버리지 상한이 저하하는 것이 명백해지고, 우리가 필요로 하는 30nm ~ 100nm/min의 성막속도에서는 90% 이상의 스텝 커버리지는 얻을 수 없다는 결과가 되었다.
이와 같이 스텝 커버리지를 저하시키는 원인은, 원료가스의 기상반응에 의해 생성되는 활성한 가스, 즉 웨이퍼로의 부착확률이 원료가스보다 높은 중간체이다. 모노실란의 경우는, 기상반응에 의해 중간체의 실리렌(SiH2)이 생성되지만, 모노실란의 부착확률은, 600℃에서 10-5에서 10-7인 것에 대하여, 실리콘의 부착확률은 온도에 관계없이 약 1.0으로 매우 높다. 이와 같이, 부착확률이 높은 중간체는, 「일본기회학회 편, 원자 ·분자의 흐름 192 ~ 198페이지, 1996년」에 있는 바와 같이, 홀의 개구부 근방에 두껍게 퇴적하고, 홀 내부에는 그다지 퇴적하지 않으므로, 스텝 커버리지가 저하하는 것이다. 도 24는, 홀 내로의 성막을 모식적으로 나타낸 것으로, 실리콘 산화막으로 만들어진 홀 내에 실리콘막이 형성되는 모양을 나타내고있다. 실제로는, 모노실란에 의한 성막과 실리렌에 의한 성막은 동시에 진행하고 있지만, 여기서는 이해하기 쉽도록, 모노실란이 표면에 부착하여 퇴적한 막두께와, 중간체의 실리렌이 부착하여 퇴적한 막두께를 나누어 나타내고 있다. 도 24의 (a)는, 기상중의 실리렌이 적은 경우로, 원료가스의 모노실란에 의한 성막이 많고, 중간체의 실리렌에 의한 성막이 적기때문에, 스텝 커버리지가 좋다. 그러나, 실리렌이 많이 존재하는 (b)의 경우에는, 원료가스의 모노실란에 의한 성막이 적고, 중간체의 실란에 의한 성막이 많기때문에, 개구부 부근의 막두께가 두껍고, 내부의 막두께가 얇아져 스텝 커버리지가 저하하는 것이다. 따라서, 스텝 커버리지를 향상시키기 위해서는, 이와 같은 중간체의 생성량을 감소시키지 않으면 안된다.
중간체는 가스의 온도가 높은 만큼, 가스가 고온이 되는 영역이 넓어지는 만큼, 또 압력이 높은 만큼 생성되기 쉽지만, 그 생성량은 압력보다 온도의 영향을 보다 강하게 받는다. 그 때문에, 일본특개평 10-74703호 공보에 나타나 있는 바와 같이, 웨이퍼 온도를 내리면, 압력을 올려도 스텝 커버리지의 향상이 가능한 것이다.
그러나, 이 방법으로 달성할 수 있는 스텝 커버리지에는 한계가 있어, 우리의 요구를 충만하지 않는다는 것은, 앞에 기술했다.
특히 근래, 매립해야 할 홀이나 트렌치(trench)의 애스팩트비가 보다 높아지며, 인 등의 불순물을 고동도(>1 ×1020atoms/cm3)로 도프하는 것이 요구되게 되며, 보다 빠른 성막속도가 필요하게 되도록 되어 있다. 그것에 대해, 따라, 스텝 커버리지의 한계가 점점 큰 문제로 되어 왔다. 이와 같은 상황에서, 고 애스팩트비, 고 불순물 농도에서도, 성막속도가 빠르고, 스텝 커버리지에 우수한 CVD막을, 균일하게, 재현성 좋게 제조하는 방법 및 제조장치가 요망되어 왔다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 본 발명의 제 1 목적은 스텝 커버리지, 성막속도, 웨이퍼면 내의 성막속도의 균일성(성막시의 웨이퍼면 내 온도의 균일성), 웨이퍼마다의 성막재현성(온도재현성)을 개선시킨 반도체 제조방법을 제공하는데 있다.
또, 제 2 목적은, 이와 같은 반도체 제조방법을 실현하는데 적절한 반도체 제조장치를 제공하는데 있다.
상기 목적은, 가스가 고온으로 가열되는 기상영역을 좁게하여 중간체의 생성량을 억제하고, 소망의 성막속도가 얻어지는 적절한 압력으로 성막함으로써 달성된다.
예컨대, 상기 목적은, 성막공정에서, 압력이 1000 ~ 50000Pa로 유지된 처리실 내에 배치된 서셉터에 웨이퍼를 놓고, 상기 서셉터의 온도를 500℃ 이상으로 하여, 상기 웨이퍼의 상방 1 ~ 20mm에서 상기 처리실 내에 실리콘 함유가스 분압이 200 ~ 5000Pa인 원료가스를 유량 500 ~ 50000sccm으로 공급함으로써 달성된다.
또, 원료가스 공급량을 상기 웨이퍼의 막을 퇴적시키는 면적으로 유량을 제산한 값이 0.7 ~ 80sccm/cm2이 되도록 해도 된다.
상기에 의하면, 샤워 플레이트에서 다량의 원료가스가 웨이퍼로 내뿜어지도록 공급되므로, 기상중의 고온영역을 좁게 하고, 중간체의 생성을 억제하여 스텝 커버리지를 향상시킬 수 있다. 또, 성막중의 압력을 조정함으로써 필요한 성막속도를 얻을 수 있다.
본 발명은, 반도체의 제조방법 및 제조장치에 관한 것으로, 특히, 단차피복 특성(step coverage)이 좋고, 또한 성막속도가 빠른 CVD막을 형성하는 반도체의 제조방법 및 제조장치에 관한 것이다.
도 1은, 본 발명의 제1 실시예에 적절하게 이용되는 CVD장치의 처리실 단면도이다.
도 2는, 본 발명의 제1 실시예에 적절하게 이용되는 CVD장치의 처리실 단면도이다.
도 3은, 샤워 플레이트 온도가, 가스의 온도분포에 미치는 영향을 나타내는 그래프이다.
도 4는, 샤워 플레이트와 웨이퍼의 간격이, 가스의 온도분포에 미치는 영향을 나타내는 그래프이다.
도 5는, 가스유량, 가스공급 방향이 가스의 온도분포에 미치는 영향을 모식적으로 나타내는 도면이다.
도 6은, 웨이퍼에 수직으로 가스를 내뿜은 경우의 가스의 온도분포를 나타내는 그래프이다.
도 7은, 샤워 플레이트에서 가스를 분출하는 영역의 크기와 온도영역의 관계를 나타내는 도면이다.
도 8은, SiH4의 열 컨덕턴스를 나타내는 그래프이다.
도 9는, 본 발명의 제2 실시예에 적절하게 이용되는 가열 스테이지의 단면도이다.
도 10은, 서셉터상에 웨이퍼를 정전흡착하는 모양을 나타내는 모식도이다.
도 11은, 본 발명의 제2 실시예에 적절하게 이용되는 서셉터 표면의 형상을 나타내는 도면이다.
도 12는, 본 발명의 제2 실시예에 적절하게 이용되는 서셉터의 단면도(도 14의 A-A'단면)이다.
도 13은, 본 발명의 제2 실시예에 적절하게 이용되는 서셉터의 단면도(제14 도의 B-B'단면)이다.
도 14는, 본 발명의 제2 실시예에 적절하게 이용되는 서셉터 내에 설치한 전극의 형상을 타나내는 도이다.
도 15는, 본 발명의 제2 실시예에서, 서셉터상에 정전흡착한 웨이퍼의 온도변화를 나타내는 그래프이다.
도 16은, 도 15의 계산에서, 웨이퍼로의 열 출입을 나타내는 계산모델도이다.
도 17은, He의 열 컨덕턴스를 나타내는 그래프이다.
도 18은, N2의 열 컨덕턴스를 나타내는 그래프이다.
도 19는, 본 발명의 제3 실시예에 적절하게 이용되는 서셉터의 형상을 나타내는 도면이다.
도 20은, 본 발명의 제3 실시예에 적절하게 이용되는 서셉터의 형상을 나타내는 도면이다.
도 21은, 본 발명의 제3 실시예에 적절하게 이용되는 서셉터의 형상을 나타내는 도면이다.
도 22는, 본 발명의 제3 실시예에 적절하게 이용되는 서셉터의 형상을 나타내는 도면이다.
도 23은, 종래의 성막방법에서의 성막속도와 스텝 커버리지의 관계를 나타내는 그래프이다.
도 24는, 스텝 커버리지에 미치는 중간체의 영향의 설명도이다.
[발명을 실시하기 위한 최선의 형태]
도 1은, 본 발명의 제1 실시예에 적절하게 이용되는 CVD장치의 처리실 단면을 나타내는 도면이다. 처리실(2) 내에는, 상하로 이동 가능한 가열스테이지(3)를 구비하고, 상부에는 가스를 도입하기 위한 가스공급부(4)가 설치되어 있다. 또, 측면에는 배기구(51) 및 웨이퍼(1)의 반입출구(52)가 설치되어 있다. 반입출구(52)의 외측에는 게이트 밸브(55)를 설치하여, 처리실(2)을 대기로부터 동떨어지게 하고 있다. 배기구(51)에는, 도시하지 않은 압력조정 밸브, 진공펌프가 접속되어 있어, 처리실(2) 내를 1000 ~ 50000Pa의 압력에 조정할 수 있도록 하고 있다.
가열스테이지(3)는 위에서 원판 모양의 서셉터(31), 원판 모양의 히터(32), 원판 모양 및 원통 모양의 반사판(33), 원통 모양의 측벽(34), 원판 모양의 바닥판(35)으로 구성되어 있고, 가열스테이지(3) 내부에 연통하도록 바닥판(35)의중심에 중공(中空)인 축(36)이 설치되어 있다.
서셉터(31)는 수 ~ 십mm 정도의 두께인 내열성 세라믹으로 이루어지며, 처리실(2) 내에 흐르는 가스의 종류에 따라서는 표면을 보호하기 위해 코팅을 행한다. 코팅은 서셉터(31)의 방사율을 변경하기 위해 행해도 된다. 그 때에는, 웨이퍼(1)가 탑재되는 부분과 탑재되지 않은 부분에서 방사율이 다른 값이 되도록 할 필요가 있다. 통상은, 웨이퍼(1)를 탑재하지 않은 주변 표면측의 방사율을 내리고, 방열량을 적게 함으로써, 서셉터(1) 주변의 온도를 중심보다 높게 한다. 히터(32)는, 서셉터(31)에 거의 평행하게 1 ~ 30mm의 간격을 유지하고, 서셉터(31)의 하측에 설치한다. 히터(32)는 두께 수mm 정도로, 복수영역(본 실시예에서는 중심부(32a)와 주변부(32b)의 2 영역)으로 분할하고 있고, 서셉터(31)에 설치된 열전쌍(56a, 56b)의 온도가 소정의 값이 되도록, 각 영역마다 독립하여 발열량을 제어할 수 있다. 히터(32a, 32b)에서 서셉터(31)로는, 방사와 가스의 전도에 의해 열이 전달된다. 히터(32)와 서셉터(31)의 간격을 좁게 하는 만큼, 또, 가열스테이지(3) 내의 압력을 높게하는 만큼, 가스의 전도에 의한 전열량이 많아지며, 효율 좋은 가열을 할 수 있다. 단, 히터(32)와 서셉터(31)의 간격을 너무 좁게 하면, 간격이 적어 변동한 것만으로 전열량이 크게 변화하므로, 적어도 간격은 1mm 이상으로 하는 편이 좋다. 한편, 히터(32)와 서셉터(31)의 간격을 너무 넓게 하면, 서셉터(31) 주위의 온도를 높이기 위해 주변히터(32b)의 발열량을 증가시켜도, 방사에 의해 서셉터(31) 중심에도 열이 전해져 버려, 적절한 온도분포가 얻어지지 않는다. 히터(32)와 서셉터(31)의 간격은 최대라도 30mm 정도가 좋다.
축(36)의 하부는 처리실(2)의 바닥에 설치한 개구(56)에서 처리실(2) 외로 돌출하고 있고, 그 하단에 플랜지(54)가 설치되어 있다. 플랜지(54)와 처리실(2)의 바닥은 신축성의 밸로우즈(bellows)(53)로 접속하여, 처리실(2) 내를 대기와 동떨어지게 하고 있다. 플랜지(54)는 도시하지 않은 이동기구에 고정되어 있고, 가열스테이지(3)를 상하로 이동시킬 수 있다. 가열스테이지(3)의 내부에는 축(36)을 통하여 불활성 가스를 도입하고, 처리실(2)보다 적은 압력으로 유지함으로써, 처리실(2)에 도입한 원료가스가 가열스테이지(3)의 내부에 들어가지 않도록 하고 있다. 또, 축(36)과 개구(56)의 간극에서도 처리실(2) 내에 불활성 가스를 도입하며, 특히 처리실(2)의 밑 1/2의 벽면에 불필요한 막이 퇴적하지 않도록 하고 있다.
가스공급부(4)는, 샤워 플레이트(41), 분산판(42), 도입구(43)로 이루어지며, 도입구(43)에서 500 ~ 50000sccm(standard cubic centimeter per minute의 약칭, 표준상태에서 측정한 1분당 체적유량)의 원료가스를 도입하고, 분산판(42), 샤워 플레이트(41)를 통하여 웨이퍼(1)에 가스를 공급한다. 샤워 플레이트(41)는 웨이퍼(1)의 막형성면에 대하여 거의 평행해지도록 배치되어 있다.
본 실시예에서는, 분산판(42)이 1장인 예를 나타냈지만, 유량, 압력에 의해서는 분산판(42)이 복수 필요한 경우도 있고, 역으로 불필요한 경우도 있다. 분산판(42)이나, 샤워 플레이트(41)의 중심부에는, 다수의 가스 분출 구멍(421, 411)이 설치되어 있다. 샤워 플레이트(41)는 웨이퍼(1)나 서셉터(31)에서 열을 받아 온도가 올라가므로, 도시하지 않은 냉각기구에 의해 냉각되어 있다. 혹은, 샤워 플레이트(41)를 열 전도율이 높은 재료제로 하고, 동시에 판 두께를 두껍게 하여 샤워 플레이트(41) 자체의 전도를 이용하여 주위로 방열한다. 그 경우에는, 재료의 열 전도율과 샤워 플레이트(41)의 두께를 곱한 값이 1W/K 이상, 더욱 바람직하게는 5W/K 이상이 되는 재료와 두께를 선택한다. 또, 샤워 플레이트(41)에서 처리실(2)의 상벽면으로의 열 컨덕턱스를 크게 하기 위해, 도시하지 않은 볼트(bolt) 등으로 샤워 플레이트(41)와 처리실(2)의 상벽면을 확실하게 고정한다. 이와 같은 방법으로, 샤워 플레이트(41)의 온도가 필요 이상으로 올라가지 않도록 하고 있다(예컨대, 200℃ 이하).
다음에, 웨이퍼(1)의 처리순서에 대하여 설명한다. 우선, 웨이퍼(1)를 처리실(2) 내에 도입하기 전에, 가열스테이지(3)를 도 1에 나타내는 성막위치에 놓고, 미리 히터(32a, 32b)를 발열시켜 서셉터(31)(열전쌍(57a, 57b))가 소정의 온도가 되도록 가열해 놓는다. 동시에, 처리실(2) 내의 압력이 성막시와 거의 동일하게 되도록, 도입구(43)에서 N2등의 불활성 가스를 도입하여, 분산판(42)과 샤워 플레이트(41)를 통하여 처리실(2) 내에 공급한다. 다음에, 가열스테이지(3)를 도 2의 위치까지 내린다. 이 상태에서, 도시하지 않은 반송치구에 탑재한 웨이퍼(1)를 반입출구(52)에서 처리실(2) 내로 반입하고, 도시하지 않은 이재기구에 의해 웨이퍼(1)를 가열스테이지(3) 상에 옮긴다. 다음에, 가열스테이지(3)를 성막위치까지 상승시켜, 그 위치에서 서셉터(31) 상에 탑재한 웨이퍼(1)를 고온으로 유지한 서셉터(31)에 의해 가열한다. 웨이퍼(1)가 소정의 온도(인을 도핑한 실리콘막인 경우는 550℃ ~ 650℃)로 되기까지 대기한 후, 불활성 가스 대신에, 원료가스(인을 도핑한 실리콘 막인 경우는 SiH4, PH3, H2)를, 상부의 도입구(43)에서 합계로 500 ~ 50000sccm 도입하며, 분산판(42)과 샤워 플레이트(41)를 통하여 웨이퍼(1) 대하여 내뿜도록 공급한다. 또한, 이 가스 유량은 직경 300nm의 웨이퍼를 성막하는 경우에 적절한 값이며, 웨이퍼의 직경이 다른 경우는, 웨이퍼 면적에 따라 단위면적 당 0.7sccm/cm2에서 80sccm/cm2(유량을 웨이퍼 면적으로 나눈 값)를 목표로 유량을 바꾼다. 샤워 플레이트(41)를 나온 가스는, 웨이퍼(1)로 내뿜어져 방향을 바꾸고, 웨이퍼(1)와 거의 평행하게 흐른 후, 처리실(2)의 측면에 설치한 배기구에서 배기된다. 도시하지 않은 압력조정 밸브에 의해, 처리실(2) 내의 압력(전압(全壓))을 1000 ~ 50000Pa에서 소정의 값이 되도록 조정하며, 실리콘 함유가스(예컨대 SiH4)의 분압이 200 ~ 5000Pa이 되도록 유량을 조정한다. 소망한 두께의 막이 퇴적하면, 원료가스의 도입을 중지하고, 다시 샤워 플레이트(41)에서 불활성 가스를 공급한다. 처리실(2) 내(內)가 불활성 가스로 치환된 후, 반입과 반대의 순서로 웨이퍼(1)를 반출입구(52)에서 반출한다. 웨이퍼(1)로의 성막종료 후에는, 매회 혹은 적절한 주기로 에칭성의 가스를 공급하여, 처리실(2)의 벽면, 특히 서셉터(31)의 표면에 퇴적한 불필요한 막을 제거한다.
다음에, 이와 같은 방법으로 성막을 행함으로써, 고스텝 커버리지와 고성막속도를 양립하는 것이 가능해지는 이유를 도면을 이용하여 설명한다.
도 3에, 샤워 플레이트(41)의 온도(Ts)를 바꾼 경우, 웨이퍼(1)와 샤워 플레이트(41) 사이의 가스의 온도분포를 나타냈다. 이 그래프는, 샤워 플레이트(41)와웨이퍼(1) 사이에 흐름이 없고, 단순히 가스의 전도만으로 웨이퍼(1)에서 샤워 플레이트(41)로 열이 전해진다고 가정했을 경우의 온도분포이다. 웨이퍼(1)에서 샤워 플레이트(41)로 향하여 가스의 온도는 직선적으로 하강하고 있다. 샤워 플레이트(41)의 온도가 높은 경우(Ts=T2)에 비해, 샤워 플레이트(41)의 온도가 낮은 경우(Ts=T1)에는, 고온영역이 좁아져 중간체가 생성되기 어려워진다는 것을 안다. 또한, 여기서 Tk는, 이 온도 이상이면 기상반응이 일어나지 않는(혹은 거의 무시할 수 있다) 온도이다.
도 4에, 웨이퍼(1)와 샤워 플레이트(41)의 간격을 바꾸었을 때의, 웨이퍼(1)와 샤워 플레이트(41) 사이의 가스의 온도분포를 나타냈다. 여기에서도, 웨이퍼(1)와 샤워 플레이트(41) 사이에 흐름은 없고, 단순히 가스의 전도만으로 열이 전해진다고 가정하고 있다. 도면에서, 웨이퍼(1)와 샤워 플레이트(41)의 간격이(G2) 넓은 경우에 비해, 좁은 경우(G2)에는 고온영역이 좁게 되어 중간체가 생성되기 어려워지는 것을 안다.
이상 설명한 바와 같이, 고온영역을 좁게 하여 기상반응을 억제하는데는, 샤워 플레이트(41)와 웨이퍼(1) 사이의 가스의 온도구배를 소정의 값 이상으로 할 필요가 있다. 웨이퍼(1)의 온도(Tw)와 샤워 플레이트(41)의 온도의 차를 △T, 양자의 간격을 G라 하면, 가스의 온도구배는 △T/G로 주어지지만, 이 값 △T/G를 약 20℃/mm 이상으로 하면, 기상반응에 의해 생성된 중간체에 의한 커버리지 저하를문제되지 않는 범위로 억제할 수 있다. 한편, 가스온도 구배 △T/G를 500℃/mm 이상으로 하기 위해서는, 샤워 플레이트(41)를 실온보다 냉각하든지, 웨이퍼(1)와 샤워 플레이트(41)의 간격을 1mm이하로 하지 않으면 안된다. 웨이퍼(1)와 샤워 플레이트(41)의 간격을 1mm 이하로 한 경우의 문제점은 앞에 설명했다. 또, 샤워 플레이트(41)를 실온 이하로 냉각하기 위해서는, 대규모의 냉각기구가 필요하게 되어 구조가 복잡하게 된다는 결점이 있다. 이것보다, △T/G를 20℃/mm 이상, 500℃/mm 이하로 하는 것이 바람직하다.
도 5에, 가스유량과 도입방향을 바꾼 경우, 웨이퍼(1)상에 형성되는 고온영역의 모양을 나타낸다. (a)는 샤워 플레이트(41)에서 대유량의 가스를 공급한 경우, (b)는 샤워 플레이트(41)에서 소유량의 가스를 공급한 경우, (c)는 웨이퍼(1)의 횡방향에서 (a)와 같은 대유량의 가스를 공급한 경우를 나타내고 있다. 각각의 웨이퍼(1)와 샤워 플레이트(41)의 온도는 동일하다고 했다. (c)의 웨이퍼(1) 횡방향에서 가스를 공급하는 경우에는, 가스를 도입한 웨이퍼 좌단에서 서서히 고온영역(81)이 넓어져 간다. (b)의 경우는, 샤워 플레이트(41)에서 공급하고 있는 가스유량이 적고, 웨이퍼(1)로 향하는 수직방향의 유속이 작아지므로, (c)와 같은 정도의 넓은 고온영역(81)이 형성된다. 그것에 대해, 본 발명을 모의한 (a)에서는 샤워 플레이트(41)에서 다량의 가스를 공급하므로, 웨이퍼(1)로 향하는 수직방향의 가스유속이 빠르고, 고온영역(81)이 발달하지 않게 좁아지며, 중간체의 생성이 억제된다. (a)의 경우 웨이퍼(1)와 샤워 플레이트(41) 사이의 온도분포를 도 6에 나타낸다. 도 3에 나타내는 가스흐름이 없는 경우에 비해, 다량의 가스를 흐르게 함으로써 고온영역을 좁게 할 수 있는 것을 안다.
또, 웨이퍼(1)의 중심부근에 공급된 가스는, 웨이퍼(1)상에서 머무르면서 주변으로 흘러가므로, 고온영역이 웨이퍼면 내에서 균일했었다고 해도, 중간체의 양은 주변으로 감에 따라 증가하기 쉽다. 그러나, (a)와 같이 가스의 유량이 많으면, 웨이퍼에 따른 수평방향의 유속도 증가하므로, 중심 부근에 공급된 가스가 웨이퍼(1)의 단부에서 밖으로 유출하는데 필요한 시간이 짧아지며, 주변에서의 중간체의 양이 감소하고, 웨이퍼(1)면 내에서의 커버리지나 성막속도의 균일성이 향상하는 효과도 있다. 또, 도핑가스인 PH3도, 기상분해에 의해 생긴 PH 등의 중간체가 퇴적하는 막에 도입된다는 반응인 것을 알 수 있어, 모노실란과 같은 메카니즘에 의해 웨이퍼(1)면 내의 균일성이 향상하고, 시트저항의 균일성도 향상한다.
도 7에, 샤워 플레이트(41)의 가스 분출 구멍(411)을 설치하는 영역의 크기와, 기상중에 형성되는 고온영역의 크기의 관계를 나타낸다. (a), (b), (c)는 가스 분출 구멍(411)이 설치된 영역이, 웨이퍼(1)의 직경보다 큰 경우, 웨이퍼(1)의 직경보다 작은 경우, 웨이퍼(1)의 직경과 거의 동일한 경우로, 모두 같은 유량이 흐르고 있다. (a)는 가스 분출 구멍(411)을 설치한 영역이 웨이퍼(1)보다 크므로, (b)나 (c)에 비해 가스의 수직방향의 유속이 느려지며, 웨이퍼(1)상의 온도영역(81)이 넓어진다. 이와 같은 샤워 플레이트(41)에서 고온영역을 좁게 하고자 하면, 더욱 가스유량을 증가시키지 않으면 안되며, 낭비가 많아진다. (b)에서는, 가스 분출 구멍(411)을 설치한 영역이 웨이퍼(1)보다 작아지고, 가스의 수직방향의 유속이 느리므로, 가스 분출 구멍(411)을 설치한 영역에서는 고온영역은 좁지만, 그 후, 가스가 웨이퍼(1)에 따라 수평방향으로 흘러가면서 고온영역(81)이 넓어져 간다. (c)에서는, 웨이퍼(1) 전체를 덮는, 웨이퍼(1)와 거의 동일한 직경의 원형영역에 가스 분출 구멍(411)을 설치하고 있으므로, 웨이퍼(1)상에서의 가스의 수직방향과 수평방향의 유속은 (a)보다 크다. 수직방향의 유속이 크므로, 웨이퍼(1) 전면에 걸쳐서 고온영역(81)이 좁아지며, 중간체의 생성량이 감소한다. 이와 같이, 샤워 플레이트(41) 중심의 웨이퍼와 거의 동일한 직경의 원형영역에만 가스 분출 구멍(411)을 설치하면, 가스의 낭비 없이 웨이퍼(1)상의 고온영역을 좁게 할 수 있고, 중간체의 생성을 억제할 수 있다. 또한, (c)에서는, 가스를 분출하는 영역의 어느 위치에서도 단위면적당 가스유량이 대략 같게 되어 있는 예를 나타냈지만, 이것에 분포를 해도 된다. 상술한 바와 같이 고온영역의 두께가 웨이퍼(1)상에서 균일했다 하여도, 주변으로 감에 따라 중간체가 많아지기 쉽다. 이것을 방지하기 위해, 샤워 플레이트(41)의 주변 만큼, 단위면적당 가스유량이 증가하여, 수직방향의 가스유속을 빠르게 하고, 주변 만큼 고온영역을 얇게 하면, 중간체의 양이 웨이퍼(1)면 상에서 균일하게 된다.
이와 같이, (1) 샤워 플레이트(41)를 200℃ 이하의 온도로 유지하고, (2) 샤워 플레이트(41)와 웨이퍼(1)의 간격을 1 ~ 20mm로 좁게하며, (3) 500 ~ 50000sccm(웨이퍼 면적으로 나눈 값에서 0.7 ~ 80sccm/cm2)과 다량의 가스를 샤워 플레이트(41)에서 도입하고, (4) 샤워 플레이트의 중심부근에서 웨이퍼와 거의 동일한 직경의 원형영역에만 가스 분출 구멍(411)을 설치하는 것에 의해 기상의 고온영역을 좁게 할 수 있어, 중간체의 생성을 억제하고, 스텝 커버리지를 비약적으로 향상시킬 수 있다.
이것에 대하여, 중간체의 분포를 웨이퍼(1)면내에서 보다 균일하게 할 수 있고, 커버리지나 성막속도 및 시트저항의 웨이퍼(1)면내 균일성을 향상시킬 수 있다.
한편, 중간체의 생성을 억제하기 위해 기상중의 고온영역(즉 온도경계층)을 좁게 한다는 것은, 웨이퍼(1)가 가스로 열을 빼앗아, 냉각하기 쉬워진다는 것을 의미하고 있다. 또, 웨이퍼(1)뿐만 아니라, 서셉터(31)의 웨이퍼(1)에 덮여져 있지 않은 주변부도 동일하다. 이 때문에, 서셉터(31) 주변부는 온도가 저하하기 쉬워지며, 웨이퍼(1)의 온도 균일성을 확보하는 것이 어려워진다. 또한, 서셉터(31)의 주변부에 어떤 커버를 설치해도, 정도의 차이는 있지만 냉각하기 쉬워진다는 것은 동일하다. 이 문제에 대하여, 본 실시예에서는, 복수영역으로 분할한 판모양 히터(32a, 32b)를 서셉터(31)에 근접시킴으로써, 주변부만 가열량을 증가시키는 것이 가능하고, 웨이퍼(1)의 온도균일성 악화를 최소한으로 멈추게 할 수 있다. 또, 그 때에 서셉터(31)가 수 ~ 십mm로 얇으므로, 서셉터(31) 내의 열전도에 의해 중심부의 온도가 불필요하게 높아진다는 것을 방지할 수 있다.
이와 같이, 고온영역을 좁게 할 수 있으면, 압력을 높게 하여도 생성되는 중간체의 증가량은 적고, 스텝 커버리지는 거의 저하하지 않는다. 한편, 성막속도는 실리콘 함유가스 분압에 비례하므로, 스텝 커버리지(step coverage)를 유지한 그대로 성막속도를 올릴 수 있다. 예컨대, 원료 가스로서 SiH4, PH3, H2를 사용하여 인을 도핑한 실리콘막을 퇴적시키는 경우에는, 성막속도 100nm/min 이하에서는, 97 ~ 99%라는 매우 높은 스텝 커버리지를 얻을 수 있다.
다음에, 본 발명의 제2 실시예를 설명한다. 이것은, 성막속도를 향상시키기 위해 압력을 높게 했을 경우, 서셉터(31)에서 웨이퍼(1)로의 전열과정에서 가스의 열전도가 지배적으로 되어 웨이퍼(1)의 휘어짐이 커지므로 웨이퍼(1)의 온도 균일성이 악화한다는 문제를 해결하는 것을 목적으로 한 것이다.
이 문제에 대하여 좀 더 상세하게 설명한다. 서셉터(31)에서 웨이퍼(1)로는 방사와 가스의 전도에 의해 열이 전달된다. 서셉터(31)에서 웨이퍼(1)로의 방사열 유속은 평행평면 사이의 방사전열의 식으로 구할 수 있고, 방사열 컨덕턴스(Cr)는 이하처럼 표시할 수 있다.
Cr = δ(T1 3+T1 2T2+T1T2 2+T2 3)/(1 / ε1+ 1 / ε2- 1)
δ스테판 볼츠만 정수 = 5.67 ×10-8
T1면1(서셉터(31))의 온도
T2면2(웨이퍼(1))의 온도
ε1면1(서셉터(31))의 방사율
ε2면2(웨이퍼(1))의 방사율
여기서, T1=1000K, T2=900K, ε1=0.9, ε2=0.7의 조건으로 방사열 컨덕턴스를 구하면, Cr=126.6(W/m2K)이 된다. 한편, 분자류~점성류에서의 평행평면 사이의 가스 열전도의 식에서, 가스열 컨덕턴스(Cg)는 이하처럼 표시할 수 있다.
Cg = αΛλΡ/(λ+αΛhΡ)
Λ= (γ+1)/2(γ-1)(R/2πMT)0.5
α가스의 적응계수
Λ가스의 자유분자 열 전도율(W/m2KPa)
λ가스의 열 전도율(W/mK)
h서셉터(31)와 웨이퍼(1)의 간격(m)
P압력(Pa)
γ비열비
R가스정수(J/kmol K)
M가스의 분자량(g/mol)
T가스의 온도(K)
도 8은, α=1로 가정하여 SiH4의 열 컨덕턴스를 계산한 결과를 나타내는 그래프이고, 횡축은 웨이퍼(1)와 서셉터(31)의 간격(h), 종축은 열 컨덕턴스 Cg이다(특히 표면을 청정화 처리하지 않은 면에서는 α=0.3 ~ 0.8 정도의 값을 취한다. 따라서, 이 계산은 Cg를 크게 한 견적을 가지고 있다). 그래프에 나타내는 바와 같이, 100Pa 정도의 압력에서는 간격(h)이 변화하여도 열 컨덕턴스(Cg)는 거의 일정하며, 그 값도 Cg=200 ~ 300(W/m2K)와 방사열 컨덕턴스(Cr)와 같은 정도이므로, h가 웨이퍼(1)면 내에서 균일하지 않다고 해도, 전열량이 웨이퍼(1)면 내에서 대폭 변하는 일은 없다. 그러나, 1000Pa 이상이 되면 간격(h)에 의해 열 컨덕턴스(Cg)가 크게 변화하고, h=10 ~ 200㎛에서는 Cg=400 ~ 5000(W/m2K)의 값을 취한다. 통상, 웨이퍼(1)에는 여러가지의 막이 형성되어 있으므로, 휘어짐(수십 ~ 백㎛)을 없애는 것은 어렵다. 따라서, 웨이퍼(1)면 내의 위치에 의해 간격(h)이 다른 것에 의해, 서셉터(31)에서 웨이퍼(1)로의 전열량이 변화하여, 온도가 불균일하게 된다. 또, 웨이퍼(1) 마다 휘어짐 양이 통상 같다고는 한정하지 않으므로 평균온도도 변화한다.
이 문제를 해결하기 위해서, 서셉터(31)와 웨이퍼(1) 사이의 열 컨덕턴스를 웨이퍼(1)면 내에서 균일하게, 또한 웨이퍼(1)마다 동일하게 할 필요가 있다. 그 때문에 제2 실시예에서는, 도 9에 나타내는 바와 같이(가열 스테이지(3)만을 나타냄) 세라믹 등의 판모양 유전체를 갖는 서셉터(31)로 하고, 서셉터(31) 내에 복수의 전극(38a), 전극(38b)을 매립한다. 전극(38a) 및 전극(38b)은 서셉터(31)를 구성하는 유전체에 의해 전기적으로 절연한 상태에 있고, 각각 전압인가를 위해 배선(39a, 39b)이 접속되어 있다. 이 서셉터(31)상에 웨이퍼(1)를 설치하여, 전극(38a)과 전극(38b)의 사이에 소정의 전압을 인가하면, 도 10에 나타내는 바와 같이 전하가 챠지되고, 정전기력에 의해 서셉터(31)의 상면에 웨이퍼(1)를 흡착할수 있다. 이와 같이, 웨이퍼(1)를 서셉터(31)에 흡착하면, 휘어진 웨이퍼(1)라도, 웨이퍼(1)와 서셉터(31)의 간격(h)을 강제적으로 균일하게 할 수 있다. 그 때문에, 서셉터(31)에서 웨이퍼(1)로의 전열량을 웨이퍼(1)면내에서 균일하게 하고, 또한 웨이퍼(1)마다 동일하게 할 수 있어, 웨이퍼(1)의 온도균일성 및 온도재현성을 향상한다. 또한, 웨이퍼(1)와 서셉터(31)의 사이에 He, N2, Ar 등의 불활성 가스를 처리실보다 조금 높은 압력이 되도록 공급함으로써, 웨이퍼(1)의 이면에 불필요한 막이 퇴적하는 것을 방지할 수 있다. 그때에, 도 11에 나타내는 바와 같이, 서셉터(31) 상면에는 방사상의 가스 홈(311)과, 그들을 주위 방향에 접속한 가스 홈(312)을 설치한다. 도 12, 도 13은, 각각 도 11의 A-A'단면, B-B'단면을 나타내는 도면이다. 불활성 가스는 도시하지 않은 배관, 또한 서셉터(31)의 중심에 설치한 가스 도입 구멍(310)을 통하여 웨이퍼(1)와 서셉터(31)의 사이의 공간에 도입되며, 각 가스 구멍(311, 312)을 통하여, 마지막에는 웨이퍼(1)와 서셉터(31)의 간극에서 처리실(2) 내에 유출한다. 가스 구멍(311, 312) 이외의 부분(313)에서는, 웨이퍼(1)와 서셉터(31)가 서셉터(31)의 면 거칠기 정도의 간극(10㎛ 정도)을 유지하여 대면하고, 그 사이를 불활성 가스가 흐르고 있다. 또, 가장 외측의 주위 방향 가스홈의 외측(314)도, 웨이퍼(1)와 서셉터(31)가 서셉터(31)의 면 거칠기 정도의 간극(10㎛ 정도)을 유지하여 대면하고, 처리실(2)로 누설되는 불활성 가스량을 저감하기 위해 실(seal)의 역할을 달성하고 있다. 이것에 의해, 불활성 가스의 압력을 웨이퍼(1)면 내에서 균일하게 할 수 있고, 5000Pa 이하의 비교적 낮은 압력인경우에 생기는 열 컨덕턴스의 불균일함을 저감할 수 있다. 도 14는 서셉터(31)를 위에서 본 경우의 전극(38a, 38b)의 형상을 나타내는 도면이며, 전극(38a, 38b)은 링 형상을 하고 있고, 서로 면적이 거의 동일하게 되도록 구성되어 있다. 웨이퍼(1)와 서셉터(31)의 사이에 불활성 가스를 흐르게 하고 있지만, 반응실(2) 내의 원료가스가 전부 웨이퍼(1) 이면이나 서셉터(31) 표면에 퇴적하지 않는 것은 아니다. 특히, 웨이퍼(1) 단부에 가까운 서셉터(31) 표면에는, 소량이지만 막이 퇴적한다. 그러나, 전극(38a, 38b)을 링 모양으로 하고 있으므로, 막은 외측 전극(38b)의 단부 부근에 퇴적할 뿐이다. 이 때문에, 퇴적막이 도전성을 가지고 있었다고 해도, 막 내에서 전하의 이동은 일어나지 않으며, 웨이퍼(1)를 서셉터(31)에 흡착하는 정전기력은 거의 저하하지 않는다.
도 15는, 서셉터(31)상에 정전흡착한 웨이퍼(1)의 온도변화를 나타내는 도면으로, 웨이퍼(1)로의 열 출입을 도 16과 같이 모델화하여 일차원 계산으로 구한 결과이다. 계산조건으로, 서셉터(31)에서 웨이퍼(1)로의 열 컨덕턴스를 Cg=500(W/m2K), 웨이퍼(1)에서 원료가스로의 열 컨덕턴스를 80(W/m2K)로 가정하고, 서셉터(31)의 온도는 일정하게 유지되는 것으로 했다. 이 결과로부터, 웨이퍼(1)는 서셉터(31)에 흡착되고나서 약 15초로 매우 단시간에 온도가 정상에 도달하는 것을 안다(서셉터(31)의 온도를 일정하다고 가정하고 있으므로, 실제로는 약간 시간이 걸린다). 도 17에 나타내는 바와 같이, 웨이퍼(1)와 서셉터(31)의 사이에 공급하는 가스를 He로 하면 가스 자체의 열 전도율이 높으므로, h=100㎛라도 Cg=500(W/m2K)의조건은 충분히 얻을 수 있다. 이것에 대하여 N2를 사용하는 것이면, 도 18에 나타내는 바와 같이 열 전도율이 낮은만큼 h를 좁게할 필요가 있다(예컨대 h=10 ~ 50㎛). 그러나, N2는 저가이므로, 제조비용을 억제할 수 있다. 또, 가열스테이지(3) 내부와 웨이퍼(1)와 서셉터(31) 사이의 공간을 연통시키는 것만으로, 가열스테이지(3) 내부에 공급한 N2가 웨이퍼(1)와 서셉터(31)의 사이에 공급되므로, 가스계를 간략화할 수 있다. Ar을 사용한 경우에도, N2와 같은 효과를 얻을 수 있다.
다음에 서셉터의 구조에 대하여 설명한다. 도 19는 서셉터(31)의 일예이다. 이 특징은, 서셉터(31)를 반경 방향으로 분할한 점에 있다. 웨이퍼(1)의 온도를 균일하게 하기 위해서는, 방열이 많은 주변부에서 서셉터(31)의 온도를 올려, 웨이퍼(1)로의 전열량을 증가해 줄 필요가 있다. 그러나, 일체형의 서셉터(31)에서 주변부의 온도를 올리면, 서셉터(31) 내부의 열전도에 의해, 중심부의 온도도 필요 이상으로 올라가 버린다는 문제가 있었다. 이것을 방지하기 위해, 서셉터(31)를 복수로 분할함으로써, 서셉터(31) 내부의 열전도를 저감하여, 서셉터(31) 중심부의 불필요한 온도상승을 억제한다. 여기서, 복수로 분할한 서셉터(31a, 31b)는, 유지링(71)에 의해 지지한다. 각각의 서셉터(31a, 31b)의 두께는 10㎛ 정도의 편차로 일정하도록 가공되어 있다. 이것에 의해, 웨이퍼(1)를 탑재하는 상면을 평평하게 하고, 서셉터(31)와 웨이퍼(1)와의 간격을 균일하게 할 수 있으므로, 가스의 열 컨덕턴스도 균일하게 할 수 있다. 또는, 분할한 서셉터(31)의 상하 방향의 위치를 개별로 미세 조정하는 수단(도시하지 않음)을 설치해도 된다.
도 20, 도 21은, 분할한 서셉터(31a, 31b)의 다른 유지방법을 나타낸 도면이다. 도 20에서는 외측 서셉터(31b)를 가열스테이지(3)에 고정하고, 그 위에 내측 서셉터(31a)를 감합시키도록 탑재하는 예를 나타냈다. 도 21은, 이것과 반대로 내측 서셉터(31a)를 가열스테이지(3)에 고정하고, 외측 서셉터(31b)를 감합시키도록 탑재하는 예를 나타냈다. 여기서, 서셉터(31a, 32b)의 간극에서는, 가열스테이지(3) 내에 공급한 퍼지(purge)가스가, 처리실(2)로 유출하고 있다.
또한 복수로 분할한 서셉터(31a, 31b)를 상하로 움직이는 구조로 하여, 웨이퍼(1)의 반송에 이용해도 된다. 도 19 및 도 20에 나타내는 서셉터(31)의 경우에는, 도 2에 나타내는 위치에 가열스테이지(3)가 하강했을 때, 내측 서셉터(31a)가 외측 서셉터(31b)보다 상방으로 돌출하도록 한다. 그 위에서, 처리실(2) 내에 반입한 웨이퍼(1)를 내측 웨이퍼(31a)상에 탑재하고, 도시하지 않은 반송치구가 퇴피한 후, 가열스테이지(3)를 웨이퍼(1)와 샤워 플레이트(41)의 간격이 1 ~ 20mm가 되는 성막위치(도 1 참조)까지 상승시킨다. 그 후, 내측 서셉터(31a)와 외측 서셉터(31b)의 상면은 평평하게 한 상태에서, 전극(38a, 38b)에 전압을 인가하여 웨이퍼(1)를 서셉터(31a, 31b)에 흡착시켜, 웨이퍼(1)가 소정의 온도에 도달한 후에 막을 퇴적한다.
도 22는, 다른 서셉터 분할방법을 나타내는 도이다. 이 예에서는, 전극(38a, 38b)을 내장하는 서셉터(31a, 31b)의 외측에, 또한 전극을 내장하지 않은 서셉터(31c)를 설치하고, 전극(38b)을 내장한 외측 서셉터(31b)를, 웨이퍼(1)의 직경보다 수mm 정도 작게 하여, 서셉터(31c)가 웨이퍼(1)의 이면에 직접 접촉하지 않도록(수십 ~ 수백㎛의 간극을 설치한다.) 한 것에 있다. 또, 상술한 실시예와 마찬가지로, 이들 서셉터(31a, 31b, 31c)의 간극에서는, 가열스테이지(3) 내에 공급한 퍼지가스가, 처리실(2)로 유출하고 있다. 이와 같은 구조로 하면, 웨이퍼(1)를 흡착하는 서셉터(31a, 31b)의 표면에 막이 퇴적되지 않는다. 따라서, 웨이퍼(1)를 서셉터(31)상에 탑재할 때에, 막과 웨이퍼(1)가 스쳐 미세한 파티클이 발생하는 것을 방지할 수 있다. 또, 그렇기 때문에, 외측 서셉터(31b)의 표면에 불순물을 도핑한 실리콘막은 도전성 막이 형성되면 웨이퍼(1)를 정전 흡착하는 힘이 약해지지만, 이와 같은 서셉터 구조라면, 그 문제를 회피할 수 있다.
이상의 실시예에서는, 원료가스로서 주로 SiH4, PH3, H2를 사용한 예를 나타냈지만, 원료가스는 이것에 한정되는 것은 아니다. 다른 실리콘 함유가스로서, Si2H6을 사용하는 경우에는 특히 유효하다. 또, 염소를 포함한 SiCl2H2, SiCl3H, SiCl4등의 가스에 있어서도, 부착확률이 높은 SiCl2등이 생성되는 반응에서는 유효하다. 또, H2대신에 N2를 도입해도 된다. 도핑가스로는 PH3이외에 인을 포함한 가스나, 붕소, 비소를 포함한 가스라도 되며, 도핑가스는 도입하지 않아도 된다. 또한, 실리콘 함유가스와 함께, NH3나 NO2, H2O 등의 가스를 도입하여 실리콘 질화막이나 실리콘 산화막을 형성하는 경우에도 응용할 수 있다. 특히 SiH4혹은 Si2H6와 NO2를 사용하여 실리콘 산화막을 퇴적하는 경우에 유효하다. 이 경우는, 온도나 압력은 변하지만, 냉각한 샤워 플레이트(41)를 웨이퍼(1)에 근접하게, 샤워 플레이트의 중심부근에서 웨이퍼와 거의 동일한 직경의 원형영역에 설치한 가스 분출 구멍(411)에서 다량의 가스를 분출하는 구성으로 함으로써, 스텝 커버리지가 우수하며, 성막속도가 빠른 성막이 가능해진다. 일반적으로 기상중에서, 원료가스 보다도 웨이퍼로의 부착확률이 큰 중간체가 생성되는 반응계에 적용하면 효과가 상승한다.
마지막으로, 본 발명에 관한 공지예에 대하여 조금 설명을 부가해 놓는다. 특허 제2751015호 공보에서는, 웨이퍼에 근접 대향하도록 설치되고, 냉각된 샤워 플레이트에서 모노실란과 산소를 포함하는 산소가스를 공급하여, 웨이퍼상에 균일한 막을 퇴적시키는 방법을 개시하고 있다. 웨이퍼에 근접 대향한 샤워 플레이트에서 가스를 도입하는 점은 본 발명과 같지만, 본 발명과는 원료가스가 다른 반응메카니즘이 다르며, 원료가스를 다량으로 웨이퍼(1)에 분출하여 고온영역을 좁게함과 동시에, 비교적 고압으로 성막함으로써, 고성막속도, 고스텝 커버리지, 성막속도의 균일성, 재현성을 얻는다는, 본 발명의 목적에는 저촉되지 않는다. 따라서, 상기 고성막속도, 고스텝 커버리지, 성막속도의 균일성, 재현성을 동시에 만족하는 결과를 얻을 수 없다는 것은 명백해졌다.
본 발명에 의하면, 스텝 커버리지가 우수하며, 또한 성막속도가 빠른 CVD막을 형성할 수 있다. 또한, 웨이퍼면 내에서의 성막속도 균일성이나 시트저항 균일성 등 막질 균일성이 우수하며, 또 웨이퍼마다 재현성이 좋은 CVD막을 형성할 수 있다.

Claims (14)

  1. 압력이 1000 ~ 50000Pa로 유지된 처리실 내에 배치된 서셉터에 웨이퍼를 놓고, 상기 서셉터의 온도를 500℃ 이상으로 하여, 상기 웨이퍼의 상방 1 ~ 20mm에서 상기 처리실 내에 실리콘 함유가스 분압이 200 ~ 5000Pa인 원료가스를 유량 500 ~ 50000sccm으로 공급하는 공정을 갖는 반도체의 제조방법.
  2. 압력이 1000 ~ 50000Pa로 유지된 처리실 내에 설치된 서셉터에 웨이퍼를 놓고, 상기 서셉터의 온도를 500℃ 이상으로 하여, 상기 웨이퍼의 상방 1 ~20mm에서 상기 처리실 내에 실리콘 함유가스 분압이 200 ~ 5000Pa인 원료가스를 상기 처리실 내에 상기 웨이퍼의 막을 퇴적시키는 면적으로 유량을 나눈 값이 0.7 ~ 80sccm/cm2가 되도록 공급하는 공정을 갖는 반도체의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 원료가스는 상기 웨이퍼의 상방 1 ~ 20mm에 배치된 샤워 플레이트에서 공급되는 반도체의 제조방법.
  4. 제 3 항에 있어서,
    상기 샤워 플레이트의 온도가 200℃ 이하인 반도체의 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 원료가스는 상기 웨이퍼의 원형영역에 대응하는 위치에서 공급되는 반도체의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 원료가스에는 상기 실리콘 함유가스 외에, PH3, B2H6, NO2, H2O, NH3로 이루어지는 군에서 선택되는 가스가 포함되어 있는 반도체의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 원료가스에는 상기 실리콘 함유가스 외에, 질소 및/또는 수소가 포함되어 있는 반도체의 제조방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 서셉터 내에 복수의 전극을 설치하고, 상기 서셉터상에 상기 웨이퍼를 놓은 후에, 상기 복수의 전극 사이에 전압을 인가하여, 상기 웨이퍼를 정전기력에 의해 상기 서셉터에 흡착한 상태에서 상기 원료가스를 공급하는 반도체의 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼를 복수로 분할한 서셉터에 의해 유지하고, 복수영역으로 분할되며, 각각 독립으로 발열량을 제어하는 판모양 히터에 의해 상기 서셉터를 통하여 상기 웨이퍼를 가열하면서 상기 원료가스를 공급하는 반도체의 제조방법.
  10. 처리실과,
    상기 처리실 내의 압력을 1000 ~ 50000Pa로 유지하기 위한 압력 제어수단과,
    웨이퍼를 탑재하는 서셉터와,
    상기 서셉터의 하방에 상기 서셉터와 1 ~ 30mm의 간격을 유지하여 설치한 판모양 히터와,
    상기 웨이퍼와 1 ~ 20mm의 간격을 유지하여 설치된, 복수의 가스 분출 구멍을 구비한 샤워 플레이트와,
    상기 샤워 플레이트의 상기 가스 분출 구멍에서 상기 처리실 내에 유량 500 ~ 50000sccm의 원료가스를 공급하고, 상기 원료가스에 포함되는 실리콘 함유가스의 분압이 200 ~ 5000Pa이 되도록 상기 실리콘 함유가스의 유량을 제어하는 유량제어수단을 구비한 것을 특징으로 하는 반도체 제조장치.
  11. 처리실과,
    상기 처리실 내의 압력을 1000 ~ 50000Pa로 유지하기 위한 압력 제어수단과,
    웨이퍼를 탑재하는 서셉터와,
    상기 서셉터의 하방에 상기 서셉터와 1 ~ 30mm의 간격을 유지하여 설치한 판모양 히터와,
    상기 웨이퍼와 1 ~ 20mm의 간격을 유지하여 설치된, 복수의 가스 분출 구멍을 구비한 샤워 플레이트와,
    상기 샤워 플레이트의 상기 가스 분출 구멍에서 상기 처리실 내에, 상기 웨이퍼의 막을 퇴적시키는 면적으로 유량을 나눈 값이 0.7 ~ 80sccm/cm2가 되도록 원료가스를 공급하고, 또 상기 원료가스에 포함되는 실리콘 함유가스의 분압이 200 ~ 5000Pa이 되도록 상기 실리콘 함유가스의 유량을 제어하는 유량 제어수단을 구비한 것을 특징으로 하는 반도체 제조장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 샤워 플레이트에는, 상기 웨이퍼의 원형영역에 대응하는 위치에 상기 원료가스를 공급하기 위한 구멍이 형성되어 있는 반도체 제조장치.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 서셉터 내에 복수의 전극을 구비하고, 상기 복수의 전극 사이에 전압을 인가하기 위한 전원을 구비한 반도체 제조장치.
  14. 제 10 항 또는 제 11 항에 있어서,
    상기 서셉터가 복수로 분할되고, 상기 판모양 히터도 복수로 분할되어, 각각 독립으로 발열량을 제어하기 위한 제어수단을 구비한 반도체 제조장치.
KR10-2002-7006206A 2000-03-17 2000-03-17 반도체 제조방법 및 제조장치 KR100507753B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/001648 WO2001071784A1 (fr) 2000-03-17 2000-03-17 Procede de fabrication de semi-conducteurs et appareil de fabrication

Publications (2)

Publication Number Publication Date
KR20020063189A true KR20020063189A (ko) 2002-08-01
KR100507753B1 KR100507753B1 (ko) 2005-08-10

Family

ID=11735805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7006206A KR100507753B1 (ko) 2000-03-17 2000-03-17 반도체 제조방법 및 제조장치

Country Status (3)

Country Link
US (1) US6403479B1 (ko)
KR (1) KR100507753B1 (ko)
WO (1) WO2001071784A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447663B1 (ko) * 2011-10-31 2014-10-06 가부시키가이샤 뉴플레어 테크놀로지 성막 방법 및 성막 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69632422T2 (de) * 1995-08-11 2005-05-19 Zenon Environmental Inc., Oakville Verfahren zum Einbetten von Hohlfaser-Membranen
WO2000030742A1 (en) * 1998-11-23 2000-06-02 Zenon Environmental Inc. Water filtration using immersed membranes
JP3853587B2 (ja) * 2000-10-19 2006-12-06 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP2002158178A (ja) * 2000-11-21 2002-05-31 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US6656838B2 (en) * 2001-03-16 2003-12-02 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
TWI245329B (en) * 2001-11-14 2005-12-11 Anelva Corp Heating element CVD device and heating element CVD method using the same
DE10207461A1 (de) * 2002-02-22 2003-09-04 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden von mehrkomponentigen Halbleiterschichten auf mindestens einem Substrat
JP2004259964A (ja) * 2003-02-26 2004-09-16 Renesas Technology Corp 成膜装置およびその成膜装置を用いた半導体装置の製造方法
US8372205B2 (en) 2003-05-09 2013-02-12 Applied Materials, Inc. Reducing electrostatic charge by roughening the susceptor
US20040221959A1 (en) 2003-05-09 2004-11-11 Applied Materials, Inc. Anodized substrate support
US20040261923A1 (en) * 2003-06-25 2004-12-30 Burns Steven M. Clean atmosphere heat treat for coated turbine components
US8173228B2 (en) 2006-01-27 2012-05-08 Applied Materials, Inc. Particle reduction on surfaces of chemical vapor deposition processing apparatus
US20090076116A1 (en) * 2007-09-13 2009-03-19 Protia, Llc Deuterium-enriched carvediolo
US20090155488A1 (en) * 2007-12-18 2009-06-18 Asm Japan K.K. Shower plate electrode for plasma cvd reactor
US8405169B2 (en) * 2010-10-15 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Handling layer for transparent substrate
US20120171377A1 (en) * 2010-12-30 2012-07-05 Veeco Instruments Inc. Wafer carrier with selective control of emissivity
JP6635871B2 (ja) * 2016-05-11 2020-01-29 東京エレクトロン株式会社 成膜装置
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
WO2019222320A1 (en) * 2018-05-16 2019-11-21 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665672B2 (ja) * 1995-11-01 2005-06-29 東京エレクトロン株式会社 成膜装置及び成膜方法
US5863598A (en) 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
US6090210A (en) * 1996-07-24 2000-07-18 Applied Materials, Inc. Multi-zone gas flow control in a process chamber
JP4114972B2 (ja) * 1997-05-27 2008-07-09 キヤノンアネルバ株式会社 基板処理装置
US6100149A (en) * 1997-07-01 2000-08-08 Steag Rtp Systems Method for rapid thermal processing (RTP) of silicon substrates
US6287635B1 (en) * 1997-08-11 2001-09-11 Torrex Equipment Corp. High rate silicon deposition method at low pressures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447663B1 (ko) * 2011-10-31 2014-10-06 가부시키가이샤 뉴플레어 테크놀로지 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
WO2001071784A1 (fr) 2001-09-27
US6403479B1 (en) 2002-06-11
KR100507753B1 (ko) 2005-08-10

Similar Documents

Publication Publication Date Title
KR20020063189A (ko) 반도체 제조방법 및 제조장치
CN110364409B (zh) 衬底支撑设备、包含其的衬底处理设备以及衬底处理方法
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
KR100435119B1 (ko) 매엽식처리장치
CN106469666B (zh) 基座及基质加工设备
US7166165B2 (en) Barrier coating for vitreous materials
US5938850A (en) Single wafer heat treatment apparatus
EP1275135B1 (en) Apparatus for thermally processing wafers
US20080092812A1 (en) Methods and Apparatuses for Depositing Uniform Layers
US6656838B2 (en) Process for producing semiconductor and apparatus for production
JP5677563B2 (ja) 基板処理装置、基板の製造方法及び半導体装置の製造方法
JPH10144614A (ja) Ｃｖｄプラズマリアクタにおける面板サーマルチョーク
EP0823491A2 (en) Gas injection system for CVD reactors
JP2003133233A (ja) 基板処理装置
JPH06177056A (ja) ガス処理装置
US20030121898A1 (en) Heated vacuum support apparatus
TW480596B (en) Manufacture method and manufacture apparatus of semiconductor
JP2002141290A (ja) 半導体製造装置
US20220127723A1 (en) High heat loss heater and electrostatic chuck for semiconductor processing
US20230114751A1 (en) Substrate support
JPH11140651A (ja) Ｃｖｄ装置およびｃｖｄ処理方法
JPS63270471A (ja) プラズマｃｖｄ装置
KR20020037612A (ko) 씨브이디 박막 제조장치
JPH09162129A (ja) 半導体ウエハの処理装置及び半導体ウエハの処理方法並びに半導体素子
JP2008066559A (ja) 半導体製造方法及び半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee