JP2004259964A - 成膜装置およびその成膜装置を用いた半導体装置の製造方法 - Google Patents
成膜装置およびその成膜装置を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004259964A JP2004259964A JP2003049361A JP2003049361A JP2004259964A JP 2004259964 A JP2004259964 A JP 2004259964A JP 2003049361 A JP2003049361 A JP 2003049361A JP 2003049361 A JP2003049361 A JP 2003049361A JP 2004259964 A JP2004259964 A JP 2004259964A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- film
- oxide film
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 230000008021 deposition Effects 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 238000010438 heat treatment Methods 0.000 claims abstract description 64
- 239000007789 gas Substances 0.000 claims abstract description 61
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 21
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000005380 borophosphosilicate glass Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
- C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】酸化膜の平坦化が可能な成膜装置を提供する。
【解決手段】成膜装置２０は、内部空間２００を有するチャンバ１と、チャンバ１の内部空間２００に設けられて基板２を支持する支持部８と、内部空間２００にガスを供給するガス供給部１０と、基板２を加熱する加熱部４とを備える。基板２上に酸化膜が形成された後に、ガス供給部１０が内部空間２００に酸素、または酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。
【選択図】 図１
【解決手段】成膜装置２０は、内部空間２００を有するチャンバ１と、チャンバ１の内部空間２００に設けられて基板２を支持する支持部８と、内部空間２００にガスを供給するガス供給部１０と、基板２を加熱する加熱部４とを備える。基板２上に酸化膜が形成された後に、ガス供給部１０が内部空間２００に酸素、または酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は成膜装置およびその成膜装置を用いた半導体装置の製造方法に関し、特に、半導体基板に酸化膜を形成する化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ：ＣＶＤ）装置と、その装置を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、成膜装置はたとえば特開平８−２１３３７９号公報（特許文献１参照）、特開昭６２−４４５７４号公報（特許文献２参照）および特開平９−２７５０７７号公報（特許文献３参照）に開示されている。
【０００３】
【特許文献１】
特開平８−２１３３７９号公報
【０００４】
【特許文献２】
特開昭６２−４４５７４号公報
【０００５】
【特許文献３】
特開平９−２７５０７７号公報
【０００６】
【発明が解決しようとする課題】
近年、半導体基板上に形成される半導体装置が微細化している。これに伴い、半導体装置を構成するゲート電極などの素子も微細化している。微細化が進む中で、ゲート電極の間隔も狭くなる。このような間隔の狭いゲート電極上にたとえば酸化膜を形成すると、酸化膜に熱処理を行なってもボイドが消滅せずに残留する。この状態で平坦化のために化学的機械的研摩（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ：ＣＭＰ）処理を行なうと、ボイドに起因した溝が酸化膜に形成される。後工程においてこの溝が配線のショートやパターン形成不全の原因となる。このような問題を回避するために、酸化膜中のホウ素やリンの濃度を上げることで熱処理に対する流動性を向上させることができるが、この場合には膜が不安定となり、析出物が発生したり、クラックが発生するという問題がある。熱処理を増やすことで流動性を高めることもできるが、デバイスの微細化に伴い高温および長時間の熱処理はデバイスに悪影響を与える。
【０００７】
さらに、近年では、従来の２００ｍｍのウエハに代わって３００ｍｍのウエハが使われるようになってきたが、このような大口径ウエハの場合は、ウエハのそりによりウエハの周辺部または中央部がヒータ表面から浮き上がってしまう場合がある。これにより、ヒータから離れた部分での温度の低下を招き、膜厚および不純物濃度の面内均一性を損なう。これを是正する手段として、真空吸着機構や静電吸着機構を有するヒータにより湾曲したウエハをヒータに密着させることが考えられるが、４００℃以上の高温で使用するヒータに対しては材質面の制約から実現困難である。以上のように、従来方式でゲート上の層間絶縁膜の形成については、大口径化、微細化の両面から困難になってきている。
【０００８】
そこで、この発明は上述のような問題点を解決するためになされたものであり、微細な分離幅の溝や、ゲート、配線の間に隙間なく良質の膜を大口径ウエハに対しても均一性よく形成する方法と、これを可能にするための成膜装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に従った成膜装置は、内部空間を有するチャンバと、膜が形成される第１の主表面と、第１の主表面と反対側の第２の主表面とを有する基板を支持するようにチャンバの内部空間に設けられて支持部と、内部空間にガスを供給するガス供給部と、基板の第２の主表面をランプ等により加熱する加熱部と、第１の主表面側の内部空間の圧力を第２の主表面側の圧力よりも大きくして支持部に基板を密着させる圧力調整部とを備える。支持部は、第１の主表面と第２の主表面とが内部空間に露出するように基板の外周部または外周部と中央部を支持する。なお、基板の外周部とは、基板の半径をＲとしたとき、基板の中心からの距離が０．８Ｒ以上Ｒ以下の部分をいう。基板の中央部とは、基板の半径をＲとしたとき、基板の中心からの距離が０以上０．２Ｒ以下の部分をいう。
【００１０】
このように構成された成膜装置では、ランプ等による加熱手段により基板の第２の主表面が加熱されるため、基板の反りに関係なく、均一に基板を加熱することができる。これにより、基板が大口径化しても、均一性よく成膜することができる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態では、同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。
【００１２】
（実施の形態１）
図１は、この発明の実施の形態１に従った成膜装置の断面図である。図１を参照して、この発明の実施の形態１に従った成膜装置２０は、内部空間２００を有するチャンバ１と、チャンバ１の内部空間２００に設けられて基板２の外周部を支持する台座である支持部８と、内部空間２００にガスを供給するガスヘッドであるガス供給部３と、基板２をランプ等により加熱する加熱部４とを備える。基板２上に酸化膜が形成された後に、ガス供給部３が内部空間２００に酸素、または酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。なお、この実施の形態では、支持部８は基板２の外周部のみを支持しているが、支持部８が基板２の中央部と外周部とだけを支持してもよい。
【００１３】
基板２は膜が形成される第１の主表面２ａと、第１の主表面２ａと反対側の第２の主表面２ｂとを有する。成膜装置２０は第１の主表面２ａ側の内部空間２００の圧力を第２の主表面２ｂ側の圧力よりも大きくして支持部８に基板２を密着させる圧力調整部８０ａおよび８０ｂをさらに備える。
【００１４】
圧力調整部８０ａおよび８０ｂは第１の主表面２ａ側の圧力を１００００Ｐａ以上に保つ。
【００１５】
支持部８は、内部空間２００を第１の主表面２ａ側の第１の空間２０１と第２の主表面２ｂ側の第２の空間２０２とに分割する。支持部８は第１の主表面２ａと第２の主表面２ｂとが内部空間２００に露出するように基板２を支持する。
【００１６】
成膜装置２０は、チャンバ１の中に設けられてウェハである基板２に原料ガスを吹付けるためのガスヘッドとしてのガス供給部３と、基板２を加熱するための光源としての加熱部４と、加熱部４による光線を基板２に対して垂直な成分に備えるコリメータ５と、加熱部４およびコリメータ５を回転または水平移動させるための駆動部６と、基板２を昇降させる昇降機構７と、基板２の周辺部を支える台座である支持部８と、ガスを排気するための排気口９ａおよび９ｂと、ガスをガスヘッドであるガス供給部３へ導入するためのガス配管１０と、基板２をチャンバ１へ出し入れするためのゲート弁１１と、基板２の温度を測定する非接触型温度計１２とを備える。昇降機構７は、基板２に接触する爪部７ａを有する。
【００１７】
また、成膜装置２０では、チャンバ１の上にクリーニングガス発生装置１３が接続されている。
【００１８】
チャンバ１は箱型であり、その下面には排気口９ａおよび９ｂが設けられている。排気口９ａは第２の空間２０２に連なっている。これに対して、排気口９ｂは第１の空間２０１に連なっている。排気口９ａおよび９ｂの各々には、減圧手段としての圧力調整部８０ａおよび８０ｂが接続されている。圧力調整部８０ａおよび８０ｂが内部空間２００内の圧力を調整（減圧）する。
【００１９】
チャンバ１の下面には駆動機構である駆動部６が設けられている。駆動部６が加熱部４およびコリメータ５を支持している。
【００２０】
支持部８は、本体となる台座部８２と、台座部８２に接続されて基板２と接触する接触部８１とにより構成される。
【００２１】
図２は、図１中の矢印ＩＩで示す方向から見たコリメータの斜視図である。図３は、図２中のＩＩＩ−ＩＩＩ線に沿った断面図である。図２および図３を参照して、コリメータ５は、中央部分５１と、中間部分５２と、周辺部分５３とを有する。中央部分５１ではアスペクト比（Ｃ２／Ｃ１）が低く、この部分では広い領域に均一に光を照射することができる。周辺部分５３ではアスペクト比（Ａ２／Ａ１）が高く、基板２の外周部にのみ光を照射する。中央部分５１と周辺部分５３の間の中間部分５２は中央部分５１と周辺部分５３の中間のアスペクト比を有する。
【００２２】
図３を参照して、光源４１は中央部分５１下に設けられる。光源４２は中間部分５２下に設けられる。光源４３は周辺部分５３下に設けられる。この区分に応じて光源４１から４３を制御することで基板２の周辺部の温度低下を補正することができる。さらに、基板２全面にわたって極めて均一な温度分布を得ることができる。
【００２３】
さらに、コリメータ５自身による影や加熱部４を構成するランプである光源４１から４３の不均一性を補う目的で、駆動部６を用いてコリメータ５と加熱部４を同時もしくは独立に移動させる。本発明のように、ヒータを使わずに光源を用いて直接基板２を加熱する方式においては基板２の温度測定が極めて重要である。本発明によれば基板２は支持部８上で固定されているので、熱電対などを用いた基板２の温度を測定することが可能である。
【００２４】
すなわち、実施の形態１に従った成膜装置２０において、加熱部４は複数の光源４１から４３を含む。成膜装置２０は光源４１から４３と基板２との間に設けられて光源４１から４３から放たれた光を基板２の第２の主表面２ｂで集束させる集束部としてのコリメータ５をさらに備える。第２の主表面２ｂの温度に応じて複数の光源４１から４３の各々の発光強度が調整される。また、成膜装置２０は、光源４１から４３およびコリメータ５の少なくとも一方を駆動させる駆動部６をさらに備える。
【００２５】
次に、図１から図３で示す成膜装置を用いた成膜方法について説明する。まず、基板２が搬送機構（図示せず）により、ゲート弁１１からチャンバ１の内部に搬送され、昇降機構７に引き渡される。搬送機構がチャンバ１から出た時点でゲート弁１１は閉じられる。昇降機構７は基板２を支持部８の上に載置する。この状態でチャンバ１の内部のうち基板２の第１の主表面２ａ側を常圧もしくは１００００Ｐａ以上の減圧状態に保ち、基板２の第２の主表面２ｂ側を、基板２が大きく撓まない程度で、第１の主表面２ａ側と同じかそれより低い圧力に制御する。これにより基板２を支持部８上に固定する。
【００２６】
ハロゲンランプなどで構成される加熱部４から光を基板２の第２の主表面２ｂに向けて照射することで、基板２の温度を昇温する。このとき、光線はコリメータ５を通すことで、第２の主表面２ｂに到達する光線の強度を場所別に制御できるようにしているため、基板２全面にわたって均一な温度を得ることができる。第２の主表面２ｂの温度は温度センサとしての非接触型温度計１２により測定され、所望の温度が得られるように加熱部４への投入電力が制御される。
【００２７】
図４は、この発明の実施の形態１に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図４中の「成膜ガス」とは、成膜ガスの流量を示す。「Ｐ，Ｂソース」とは、リンまたはホウ素を含むガスの流量を示す。「Ｏ３」とは、オゾンを含むガスの流量を示す。「窒素」とは，窒素ガスの流量を示す。「温度」とは、基板の温度を示す。「クリーニングガス」とは，クリーニングガスの流量を示す。以下の図１１、１７および２１でも同様である。
【００２８】
基板２が所望の温度に達した状態でガス供給部３から原料ガスを基板２上に吹付ける。たとえば、基板２の温度を４５０℃に設定し、チャンバ１の上は第１の主表面２ａを大気圧に保ち、窒素などのキャリアガスとともに、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＴＥＢ（Ｔｒｉｅｔｈｙｌｂｏｒａｔｅ）およびＴＥＰＯ（Ｔｒｉｅｔｈｙｌｐｈｏｓｐｈａｔｅ）などの成膜ガスをオゾンとともにガス供給部３から基板２の表面へ供給することで、基板２表面にはＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）の膜が成膜される。
【００２９】
成膜が終ると、成膜ガスの流量を減らして、酸素およびオゾンの圧力を高くしてガス供給部３が内部空間２００に酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。
【００３０】
次に、図１の装置を用いた具体的な半導体装置の製造方法について説明する。図５から図９は，この発明の実施の形態１に従った半導体装置の製造方法を示す断面図である。図５を参照して、基板（半導体基板）２を準備する。基板２上には分離酸化膜１０１、ゲート絶縁膜１０２、不純物領域１０３、ポリシリコン層１０４、酸化膜１０５、窒化膜１０６、側壁窒化膜１０７が形成されている。基板２の表面に形成された凹凸としてのゲート電極１０８はポリシリコン層１０４を含む。基板２を成膜装置２０の内部空間２００に位置決めする。
【００３１】
図６を参照して、成膜装置２０内で基板２上にＢＰＳＧ膜である酸化膜１０９を形成する。成膜が終了すると、オゾンと酸素をガス供給部３から導入しながら加熱部４の出力を急速に高めることで、基板２の温度を９００℃まで急上昇させ３０秒保つ。このとき、温度と、オゾンおよび酸素の作用により、酸化膜１０９は流動する。
【００３２】
図７を参照して、酸化膜１０９は、滑らかな表面形状となる。同時に、ＢＰＳＧ中の水分や有機系物質が脱離することで、ＢＰＳＧの膜質が向上し、この部分のエッチングレートが安定する。その後、加熱部４の出力を下げるとともに、窒素などのキャリアガスを大量に流すことで基板２の温度を下げる。搬送装置により基板２をチャンバ１から取出す。ゲート電極１０８のピッチが微細であってもＢＰＳＧ１０９にボイドが発生しない。
【００３３】
図８を参照して、ＣＭＰ処理を行なうと平坦な表面が得られる。
図９を参照して、第１の層間絶縁膜としての酸化膜１０９上に第１の配線層１１０を形成し、その上に第２の酸化膜１１１を形成する。第２の酸化膜１１１は、図１から図３で示す成膜装置で積層され、その表面は上述のように平坦化される。その平坦化した表面に第２の配線層１１２を形成し、さらにその上に第３の酸化膜１１３を形成する。第３の酸化膜１１３も図１から図３で示す成膜装置で成膜された後に平坦化される。その上にさらに第３の配線層１１４、第４の酸化膜１１５、第４の配線層１１６およびパッシベーション膜１１７を形成する。
【００３４】
図１０はチャンバのクリーニング工程を示す図である。図１０を参照して、成膜の後、チャンバ１の内部などを窒素などでパージした後に基板２を取出し、ランプ保護カバー１４で加熱部４およびコリメータ５が収納されるランプ室１５をクリーニングガスから保護する。チャンバ１内は減圧に保たれた状態でフッ素ラジカルなどのクリーニングガスが内部空間２００に導入され、支持部８の上やガス供給部３の膜が取除かれる。内部空間２００のクリーニングガスが窒素で置換された後には、次の基板の処理が可能となる。
【００３５】
上述のような本発明に従った成膜装置２０およびそれを用いた半導体装置の製造方法では、基板２の第２の主表面２ｂがヒータではなくランプにより加熱されるので、基板２の反りに関係なく均一に加熱される。その結果、基板２の全面にわたって均一な膜厚および不純物濃度の膜形成が可能になる。これは、単にランプ加熱方式による効果ではなく、本発明の以下に述べる特徴に起因する。
【００３６】
従来もランプ加熱方式のＣＶＤ（化学気相蒸着法）の装置は提案されている。しかしながら、従来の装置では、チャンバ１に光を導入するための窓があり、この窓の上に膜が形成されてしまうことで成膜特性が不安定になる問題があった。これは、透明石英などによる反応容器の周囲にランプを配置した構造でも状況は同じで、透明石英表面に膜形成することにより、成膜特性が不安定となる。
【００３７】
窓を用いずに基板２の第２の主表面２ｂに直接ランプにより加熱する方法のＣＶＤ装置も知られてはいるが、基板２を固定する手段と、基板２を周辺部まで均一に加熱する手段とを併せて有していないため基板の全面にわたる均一性は得られない。
【００３８】
本発明では、基板２の第２の主表面２ｂの圧力が第１の主表面２ａ以下と設定される。このため基板２を固定するための機構を設ける必要がなく、基板２の外周部を支持部８上に固定し、窓を介さずに直接加熱することができる。このような状態でチャンバ１の圧力が低い場合には原料ガスが基板２と支持部８の間を拡散し、基板２の第２の主表面２ｂに成膜され、基板２と支持部８が接着してしまう問題があったが、チャンバ１内を１００００Ｐａ以上の圧力に保つことで基板２の第２の主表面２ｂへの原料ガスの拡散が抑制され、基板２の第１の主表面２ａのみに膜形成を行なえる。ランプ室１５とチャンバ１に圧力差を設け、チャンバ１の圧力を１００００Ｐａ以上に保つことによって、本発明の効果である基板２の全面にわたる均一な膜形成を実現し得る。
【００３９】
なお、基板２は支持部８上に置かれるが、支持部８は石英などの透明な材質で作られた保持部分としての接触部８１と、アルミナなどの不透明な材質で作られた台座部８２とに分かれる。基板２の周辺は透明な接触部８１で支えられているため外周部分まで光線が回り込み、温度の低下が少ない。
【００４０】
また、上述のような機構を用いても、なお基板２の最外周部分は支持部８と接触するため、温度の低下が免れない。本発明では基板２の接触による温度低下を補うためにコリメータ５と加熱部４を利用して基板２の周辺部の温度補正を行なう。コリメータ５と加熱部４の組合せは図２および図３で示される。このように、本発明を用いることで、撓みが大きくなる大口径の基板においても均一な温度分布を得ることができるため、極めて均一性の高い良質の膜形成が可能となる。
【００４１】
さらに、酸素、または酸素とオゾンを含む雰囲気中に酸化膜が保たれ、この状態で基板が加熱されることにより、基板上に形成された酸化膜の平坦化が可能となる。その結果酸化膜にボイドなどが生じず質の高い酸化膜、ひいては信頼性の高い半導体装置を得ることができる。
【００４２】
さらに、本発明では、成膜と熱処理とが大気にさらすことなく連続して行なわれるため、従来のプロセスのような吸湿や異物の発生による膜質の変化は起こらない。このため、従来方式よりもボロンやリンの濃度を増加させることが可能であるとともに、従来方式では必要とされた不純物濃度の薄いキャップ層を必要としないため良好な流動性を得ることができる。
【００４３】
このような特徴は、ＣＶＤ装置とランプ加熱装置を接続し、基板を大気にさらさずに搬送することで可能となる。しかしながら、ＢＰＳＧを加熱する際には大量の水分や有機物が発生するため、従来のランプ加熱装置では光源や窓が曇り、温度の安定性が得られない。本発明によれば、熱処理により発生するガスは排気側へ流れ、光源には影響しない。また、基板２の第２の主表面２ｂが直接加熱されているため、生成物により窓が曇る懸念もない。加えて、１つのチャンバ１で成膜と熱処理を行なうので、装置の小型化が可能となる。
【００４４】
また、本発明による熱処理は急速加熱および急速冷却であるため、熱処理の量は少なく、半導体装置の微細化にも適合している。
【００４５】
（実施の形態２）
図１１は、この発明の実施の形態２に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図１２から図１５は、この発明の実施の形態２に従った半導体装置の製造工程を示す断面図である。図１１および図１２を参照して、基板２を準備する。基板２上には、ゲート電極１０８が形成されている。
【００４６】
図１３を参照して、実施の形態２では、ゲート電極１０８間を隙間なくＢＰＳＧで埋込むために、実施の形態１と同様の成膜装置２０により、厚みが０．１μｍ程度の１層目のＢＰＳＧ膜１０９ａを形成する。
【００４７】
図１４を参照して、基板２の温度を８５０℃まで上昇させ、オゾンと酸素を流しながら加熱部４の出力を急速に高めることで基板２の温度を８５０℃まで急上昇させ、３０秒保つことで１層目のＢＰＳＧ膜１０９ａを流動させる。
【００４８】
その後実施の形態１と同じく窒素などのキャリアガスを流すことで基板２を冷却し、オゾンおよび酸素の流量を上げることによっても冷却効果を高めながら、基板２の温度を元の温度とする。その後、図１５で示すように、再び成膜用のガスを流し２層目のＢＰＳＧからなる層間絶縁膜としての酸化膜１０９ｂを形成する。このときの形成条件は１層目のＢＰＳＧ膜１０９ａと同じでもよく、異なっていてもよい。所望の膜厚になるまで膜の形成を行なった後に基板２をチャンバ１から取出す。このプロセスを終えた基板２は別の熱処理装置で熱処理を加え、酸化膜１０９ｂを流動させるとともに膜質の改善を行なう。
【００４９】
なお、２層目の酸化膜１０９ｂを形成した後、１層目のＢＰＳＧ膜１０９ａと同様の処理を施し、本装置内で最終的な膜質の改善を行なってもよい。この場合、２回目の熱処理は１回目のものと同様のプロセスでもよいし、異なったプロセスでもよい。
【００５０】
このような半導体装置の製造方法においては、成膜初期の薄い１層目のＢＰＳＧ膜１０９ａに対して熱処理が行われるため、流動性がよく、膜からの脱ガス処理も効果的に行なわれる特徴がある。さらに、チャンバ１内で連続的に成膜から熱処理がされるため膜形成と、熱処理とを行なったときに問題となるような、吸湿による異物発生もない。このため、第１層目のＢＰＳＧ膜１０９ａには比較的高濃度のボロンやリンを添加することが可能となり、きわめて良好な流動性を得る。
【００５１】
また、基板２に係る熱処理は加熱部４を用いた急速加熱方式であるため、基板２にかかる熱処理を最小限に抑えることが可能である。
【００５２】
（実施の形態３）
図１６は、この発明の実施の形態３に従った成膜装置のガス系統図である。実施の形態１および２についても同様のガス系を使用するが、ＰＨ３にかかわる構造は使われない。実施の形態３では、酸素（Ｏ２）と容易に反応するＴＥＰＯの代わりに、比較的安定なＰＨ３を使用する。図１６を参照して、チャンバ１内は、図１と同様に構成されている。ＴＥＯＳ、ＴＥＢは液体で供給され、その流量は液体マスフロー２６で制御される。気化器２７によって液体が気化する。気化した後に、窒素やヘリウムの混合気体とともに、ガス配管１０ｂによりチャンバ１内へ導入される。オゾンはオゾン発生器１２０に酸素を供給することで得られる。オゾンはガス配管１０ａによりチャンバ１内へ供給される。排気は排気口９ａにより排気され、排気口９ａは圧力調整バルブ２１を介して真空ポンプである圧力調整部８０ａへ接続されている。
【００５３】
図１７は、この発明の実施の形態３に従った半導体装置の製造方法におけるチャンバ内の状態を示すグラフである。図１８から図２０はこの発明の実施の形態３に従った半導体装置の製造方法を示す断面図である。図１７および図１８を参照して、実施の形態１と同様の基板２を準備する。基板２上にはゲート電極１０８が形成されている。
【００５４】
図１９を参照して、基板２をチャンバ１内へ導入した直後に急速に温度を上げ、温度を７５０℃に保つ。その後、ＴＥＯＳ、ＴＥＢおよびＰＨ３を酸素とともにチャンバ内に導入する。この温度領域ではオゾンを用いなくても酸化反応が進行し、１層目のＢＰＳＧ膜１０９ａの膜形成が進行する。同時に、膜の流動も進行する。膜の堆積と流動が同時に進行するので、良好な仕上がり形状が得られる。
【００５５】
図２０を参照して、第１層目のＢＰＳＧ膜１０９ａの厚みを０．１μｍ程度とした後に、実施の形態２と同様の方法により、基板２の温度を４５０℃まで下げ、２層目の酸化膜１０９ｂの膜形成を行なう。
【００５６】
図２１は、この発明の実施の形態３に従った別の半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図２１を参照して、この実施の形態においては、第１層目のＢＰＳＧ膜１０９ａを形成した後に成膜ガスを止め、温度を瞬間的に９００℃まで上昇させることで、さらに良好なフロー特性が得られる。
【００５７】
この実施の形態でも、実施の形態１から２と同様の効果がある。
（実施の形態４）
図２２は、この発明の実施の形態４に従った成膜装置の断面図である。図２２を参照して、この発明の実施の形態４に従った成膜装置２０では、排気口９がガス供給部３の周囲に設けられており、常圧で使用することを前提とした設計となっている。
【００５８】
このような成膜装置２０でも、実施の形態１に従った装置と同様の効果がある。
【００５９】
以上のこの発明の実施の形態１から４では、フロー処理は酸素、または酸素とオゾンの混合雰囲気中で実施したが、下地層の酸化が懸念される場合には、窒素など不活性ガスを用いた熱処理を行なってもよい。上述の実施の形態では、ＢＰＳＧを成膜する方法を説明したが、リンのみを含むＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）の場合でも同様である。また、使用するガスも実施の形態のものに限定されない。さらに、成膜や熱処理の温度は上述の実施例の値に限定されるものではない。
【００６０】
例えば、図７などで酸化膜１０９を流動させる工程は温度５００℃以上１０００℃以下で行うことができる。また、図１３で形成する１層目のＢＰＳＧ膜１０９ａの厚みは、好ましくは０．３μｍ以下である。また、図１３で１層目のＢＰＳＧ膜１０９ａを温度６５０℃以上９００℃以下で形成した後に、酸化膜１０９ｂを温度３５０℃以上５５０℃以下で形成することができる。
【００６１】
さらに、上述の実施の形態ではゲート電極間の酸化膜の埋込について説明したが、トレンチを埋込むシリコン酸化膜の形成にも本発明を適用することができる。
【００６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６３】
【発明の効果】
この発明に従えば、大口径ウエハに対しても、酸化膜を均一に形成し、確実に平坦化することができる成膜装置と、その成膜装置を用いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従った成膜装置の断面図である。
【図２】図１中の矢印ＩＩで示す方向から見たコリメータの斜視図である。
【図３】図２中のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】この発明の実施の形態１に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。
【図５】この発明の実施の形態１に従った半導体装置の製造方法の第１工程を示す断面図である。
【図６】この発明の実施の形態１に従った半導体装置の製造方法の第２工程を示す断面図である。
【図７】この発明の実施の形態１に従った半導体装置の製造方法の第３工程を示す断面図である。
【図８】この発明の実施の形態１に従った半導体装置の製造方法の第４工程を示す断面図である。
【図９】この発明の実施の形態１に従った半導体装置の製造方法の第５工程を示す断面図である。
【図１０】チャンバのクリーニング工程を示す断面図である。
【図１１】この発明の実施の形態２に従った本発明の製造方法におけるチャンバ内部の状態を示すグラフである。
【図１２】この発明の実施の形態２に従った半導体装置の製造方法の第１工程を示す断面図である。
【図１３】この発明の実施の形態２に従った半導体装置の製造方法の第２工程を示す断面図である。
【図１４】この発明の実施の形態２に従った半導体装置の製造方法の第３工程を示す断面図である。
【図１５】この発明の実施の形態２に従った半導体装置の製造方法の第４工程を示す断面図である。
【図１６】この発明の実施の形態３に従った成膜装置のガス系統図である。
【図１７】この発明の実施の形態３に従った半導体装置の製造方法におけるチャンバ内の状態を示すグラフである。
【図１８】この発明の実施の形態３に従った半導体装置の製造方法の第１工程を示す断面図である。
【図１９】この発明の実施の形態３に従った半導体装置の製造方法の第２工程を示す断面図である。
【図２０】この発明の実施の形態３に従った半導体装置の製造方法の第３工程を示す断面図である。
【図２１】この発明の実施の形態３に従った別の半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。
【図２２】この発明の実施の形態４に従った成膜装置の断面図である。
【符号の説明】
１ チャンバ、２ 基板、３ ガス供給部、４ 加熱部、５ コリメータ、６駆動部、７ 昇降機構、８ 支持部、９ 排気口、１０ ガス配管、１１ ゲート弁、１２ 非接触型温度計、１３ クリーニングガス発生装置、１４ ランプ保護カバー、１５ ランプ室、１６ ヒータ、２０ 成膜装置。
【発明の属する技術分野】
この発明は成膜装置およびその成膜装置を用いた半導体装置の製造方法に関し、特に、半導体基板に酸化膜を形成する化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ：ＣＶＤ）装置と、その装置を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、成膜装置はたとえば特開平８−２１３３７９号公報（特許文献１参照）、特開昭６２−４４５７４号公報（特許文献２参照）および特開平９−２７５０７７号公報（特許文献３参照）に開示されている。
【０００３】
【特許文献１】
特開平８−２１３３７９号公報
【０００４】
【特許文献２】
特開昭６２−４４５７４号公報
【０００５】
【特許文献３】
特開平９−２７５０７７号公報
【０００６】
【発明が解決しようとする課題】
近年、半導体基板上に形成される半導体装置が微細化している。これに伴い、半導体装置を構成するゲート電極などの素子も微細化している。微細化が進む中で、ゲート電極の間隔も狭くなる。このような間隔の狭いゲート電極上にたとえば酸化膜を形成すると、酸化膜に熱処理を行なってもボイドが消滅せずに残留する。この状態で平坦化のために化学的機械的研摩（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ：ＣＭＰ）処理を行なうと、ボイドに起因した溝が酸化膜に形成される。後工程においてこの溝が配線のショートやパターン形成不全の原因となる。このような問題を回避するために、酸化膜中のホウ素やリンの濃度を上げることで熱処理に対する流動性を向上させることができるが、この場合には膜が不安定となり、析出物が発生したり、クラックが発生するという問題がある。熱処理を増やすことで流動性を高めることもできるが、デバイスの微細化に伴い高温および長時間の熱処理はデバイスに悪影響を与える。
【０００７】
さらに、近年では、従来の２００ｍｍのウエハに代わって３００ｍｍのウエハが使われるようになってきたが、このような大口径ウエハの場合は、ウエハのそりによりウエハの周辺部または中央部がヒータ表面から浮き上がってしまう場合がある。これにより、ヒータから離れた部分での温度の低下を招き、膜厚および不純物濃度の面内均一性を損なう。これを是正する手段として、真空吸着機構や静電吸着機構を有するヒータにより湾曲したウエハをヒータに密着させることが考えられるが、４００℃以上の高温で使用するヒータに対しては材質面の制約から実現困難である。以上のように、従来方式でゲート上の層間絶縁膜の形成については、大口径化、微細化の両面から困難になってきている。
【０００８】
そこで、この発明は上述のような問題点を解決するためになされたものであり、微細な分離幅の溝や、ゲート、配線の間に隙間なく良質の膜を大口径ウエハに対しても均一性よく形成する方法と、これを可能にするための成膜装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に従った成膜装置は、内部空間を有するチャンバと、膜が形成される第１の主表面と、第１の主表面と反対側の第２の主表面とを有する基板を支持するようにチャンバの内部空間に設けられて支持部と、内部空間にガスを供給するガス供給部と、基板の第２の主表面をランプ等により加熱する加熱部と、第１の主表面側の内部空間の圧力を第２の主表面側の圧力よりも大きくして支持部に基板を密着させる圧力調整部とを備える。支持部は、第１の主表面と第２の主表面とが内部空間に露出するように基板の外周部または外周部と中央部を支持する。なお、基板の外周部とは、基板の半径をＲとしたとき、基板の中心からの距離が０．８Ｒ以上Ｒ以下の部分をいう。基板の中央部とは、基板の半径をＲとしたとき、基板の中心からの距離が０以上０．２Ｒ以下の部分をいう。
【００１０】
このように構成された成膜装置では、ランプ等による加熱手段により基板の第２の主表面が加熱されるため、基板の反りに関係なく、均一に基板を加熱することができる。これにより、基板が大口径化しても、均一性よく成膜することができる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態では、同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。
【００１２】
（実施の形態１）
図１は、この発明の実施の形態１に従った成膜装置の断面図である。図１を参照して、この発明の実施の形態１に従った成膜装置２０は、内部空間２００を有するチャンバ１と、チャンバ１の内部空間２００に設けられて基板２の外周部を支持する台座である支持部８と、内部空間２００にガスを供給するガスヘッドであるガス供給部３と、基板２をランプ等により加熱する加熱部４とを備える。基板２上に酸化膜が形成された後に、ガス供給部３が内部空間２００に酸素、または酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。なお、この実施の形態では、支持部８は基板２の外周部のみを支持しているが、支持部８が基板２の中央部と外周部とだけを支持してもよい。
【００１３】
基板２は膜が形成される第１の主表面２ａと、第１の主表面２ａと反対側の第２の主表面２ｂとを有する。成膜装置２０は第１の主表面２ａ側の内部空間２００の圧力を第２の主表面２ｂ側の圧力よりも大きくして支持部８に基板２を密着させる圧力調整部８０ａおよび８０ｂをさらに備える。
【００１４】
圧力調整部８０ａおよび８０ｂは第１の主表面２ａ側の圧力を１００００Ｐａ以上に保つ。
【００１５】
支持部８は、内部空間２００を第１の主表面２ａ側の第１の空間２０１と第２の主表面２ｂ側の第２の空間２０２とに分割する。支持部８は第１の主表面２ａと第２の主表面２ｂとが内部空間２００に露出するように基板２を支持する。
【００１６】
成膜装置２０は、チャンバ１の中に設けられてウェハである基板２に原料ガスを吹付けるためのガスヘッドとしてのガス供給部３と、基板２を加熱するための光源としての加熱部４と、加熱部４による光線を基板２に対して垂直な成分に備えるコリメータ５と、加熱部４およびコリメータ５を回転または水平移動させるための駆動部６と、基板２を昇降させる昇降機構７と、基板２の周辺部を支える台座である支持部８と、ガスを排気するための排気口９ａおよび９ｂと、ガスをガスヘッドであるガス供給部３へ導入するためのガス配管１０と、基板２をチャンバ１へ出し入れするためのゲート弁１１と、基板２の温度を測定する非接触型温度計１２とを備える。昇降機構７は、基板２に接触する爪部７ａを有する。
【００１７】
また、成膜装置２０では、チャンバ１の上にクリーニングガス発生装置１３が接続されている。
【００１８】
チャンバ１は箱型であり、その下面には排気口９ａおよび９ｂが設けられている。排気口９ａは第２の空間２０２に連なっている。これに対して、排気口９ｂは第１の空間２０１に連なっている。排気口９ａおよび９ｂの各々には、減圧手段としての圧力調整部８０ａおよび８０ｂが接続されている。圧力調整部８０ａおよび８０ｂが内部空間２００内の圧力を調整（減圧）する。
【００１９】
チャンバ１の下面には駆動機構である駆動部６が設けられている。駆動部６が加熱部４およびコリメータ５を支持している。
【００２０】
支持部８は、本体となる台座部８２と、台座部８２に接続されて基板２と接触する接触部８１とにより構成される。
【００２１】
図２は、図１中の矢印ＩＩで示す方向から見たコリメータの斜視図である。図３は、図２中のＩＩＩ−ＩＩＩ線に沿った断面図である。図２および図３を参照して、コリメータ５は、中央部分５１と、中間部分５２と、周辺部分５３とを有する。中央部分５１ではアスペクト比（Ｃ２／Ｃ１）が低く、この部分では広い領域に均一に光を照射することができる。周辺部分５３ではアスペクト比（Ａ２／Ａ１）が高く、基板２の外周部にのみ光を照射する。中央部分５１と周辺部分５３の間の中間部分５２は中央部分５１と周辺部分５３の中間のアスペクト比を有する。
【００２２】
図３を参照して、光源４１は中央部分５１下に設けられる。光源４２は中間部分５２下に設けられる。光源４３は周辺部分５３下に設けられる。この区分に応じて光源４１から４３を制御することで基板２の周辺部の温度低下を補正することができる。さらに、基板２全面にわたって極めて均一な温度分布を得ることができる。
【００２３】
さらに、コリメータ５自身による影や加熱部４を構成するランプである光源４１から４３の不均一性を補う目的で、駆動部６を用いてコリメータ５と加熱部４を同時もしくは独立に移動させる。本発明のように、ヒータを使わずに光源を用いて直接基板２を加熱する方式においては基板２の温度測定が極めて重要である。本発明によれば基板２は支持部８上で固定されているので、熱電対などを用いた基板２の温度を測定することが可能である。
【００２４】
すなわち、実施の形態１に従った成膜装置２０において、加熱部４は複数の光源４１から４３を含む。成膜装置２０は光源４１から４３と基板２との間に設けられて光源４１から４３から放たれた光を基板２の第２の主表面２ｂで集束させる集束部としてのコリメータ５をさらに備える。第２の主表面２ｂの温度に応じて複数の光源４１から４３の各々の発光強度が調整される。また、成膜装置２０は、光源４１から４３およびコリメータ５の少なくとも一方を駆動させる駆動部６をさらに備える。
【００２５】
次に、図１から図３で示す成膜装置を用いた成膜方法について説明する。まず、基板２が搬送機構（図示せず）により、ゲート弁１１からチャンバ１の内部に搬送され、昇降機構７に引き渡される。搬送機構がチャンバ１から出た時点でゲート弁１１は閉じられる。昇降機構７は基板２を支持部８の上に載置する。この状態でチャンバ１の内部のうち基板２の第１の主表面２ａ側を常圧もしくは１００００Ｐａ以上の減圧状態に保ち、基板２の第２の主表面２ｂ側を、基板２が大きく撓まない程度で、第１の主表面２ａ側と同じかそれより低い圧力に制御する。これにより基板２を支持部８上に固定する。
【００２６】
ハロゲンランプなどで構成される加熱部４から光を基板２の第２の主表面２ｂに向けて照射することで、基板２の温度を昇温する。このとき、光線はコリメータ５を通すことで、第２の主表面２ｂに到達する光線の強度を場所別に制御できるようにしているため、基板２全面にわたって均一な温度を得ることができる。第２の主表面２ｂの温度は温度センサとしての非接触型温度計１２により測定され、所望の温度が得られるように加熱部４への投入電力が制御される。
【００２７】
図４は、この発明の実施の形態１に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図４中の「成膜ガス」とは、成膜ガスの流量を示す。「Ｐ，Ｂソース」とは、リンまたはホウ素を含むガスの流量を示す。「Ｏ３」とは、オゾンを含むガスの流量を示す。「窒素」とは，窒素ガスの流量を示す。「温度」とは、基板の温度を示す。「クリーニングガス」とは，クリーニングガスの流量を示す。以下の図１１、１７および２１でも同様である。
【００２８】
基板２が所望の温度に達した状態でガス供給部３から原料ガスを基板２上に吹付ける。たとえば、基板２の温度を４５０℃に設定し、チャンバ１の上は第１の主表面２ａを大気圧に保ち、窒素などのキャリアガスとともに、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＴＥＢ（Ｔｒｉｅｔｈｙｌｂｏｒａｔｅ）およびＴＥＰＯ（Ｔｒｉｅｔｈｙｌｐｈｏｓｐｈａｔｅ）などの成膜ガスをオゾンとともにガス供給部３から基板２の表面へ供給することで、基板２表面にはＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）の膜が成膜される。
【００２９】
成膜が終ると、成膜ガスの流量を減らして、酸素およびオゾンの圧力を高くしてガス供給部３が内部空間２００に酸素とオゾンの混合気体を供給するとともに、加熱部４が基板２を加熱する。
【００３０】
次に、図１の装置を用いた具体的な半導体装置の製造方法について説明する。図５から図９は，この発明の実施の形態１に従った半導体装置の製造方法を示す断面図である。図５を参照して、基板（半導体基板）２を準備する。基板２上には分離酸化膜１０１、ゲート絶縁膜１０２、不純物領域１０３、ポリシリコン層１０４、酸化膜１０５、窒化膜１０６、側壁窒化膜１０７が形成されている。基板２の表面に形成された凹凸としてのゲート電極１０８はポリシリコン層１０４を含む。基板２を成膜装置２０の内部空間２００に位置決めする。
【００３１】
図６を参照して、成膜装置２０内で基板２上にＢＰＳＧ膜である酸化膜１０９を形成する。成膜が終了すると、オゾンと酸素をガス供給部３から導入しながら加熱部４の出力を急速に高めることで、基板２の温度を９００℃まで急上昇させ３０秒保つ。このとき、温度と、オゾンおよび酸素の作用により、酸化膜１０９は流動する。
【００３２】
図７を参照して、酸化膜１０９は、滑らかな表面形状となる。同時に、ＢＰＳＧ中の水分や有機系物質が脱離することで、ＢＰＳＧの膜質が向上し、この部分のエッチングレートが安定する。その後、加熱部４の出力を下げるとともに、窒素などのキャリアガスを大量に流すことで基板２の温度を下げる。搬送装置により基板２をチャンバ１から取出す。ゲート電極１０８のピッチが微細であってもＢＰＳＧ１０９にボイドが発生しない。
【００３３】
図８を参照して、ＣＭＰ処理を行なうと平坦な表面が得られる。
図９を参照して、第１の層間絶縁膜としての酸化膜１０９上に第１の配線層１１０を形成し、その上に第２の酸化膜１１１を形成する。第２の酸化膜１１１は、図１から図３で示す成膜装置で積層され、その表面は上述のように平坦化される。その平坦化した表面に第２の配線層１１２を形成し、さらにその上に第３の酸化膜１１３を形成する。第３の酸化膜１１３も図１から図３で示す成膜装置で成膜された後に平坦化される。その上にさらに第３の配線層１１４、第４の酸化膜１１５、第４の配線層１１６およびパッシベーション膜１１７を形成する。
【００３４】
図１０はチャンバのクリーニング工程を示す図である。図１０を参照して、成膜の後、チャンバ１の内部などを窒素などでパージした後に基板２を取出し、ランプ保護カバー１４で加熱部４およびコリメータ５が収納されるランプ室１５をクリーニングガスから保護する。チャンバ１内は減圧に保たれた状態でフッ素ラジカルなどのクリーニングガスが内部空間２００に導入され、支持部８の上やガス供給部３の膜が取除かれる。内部空間２００のクリーニングガスが窒素で置換された後には、次の基板の処理が可能となる。
【００３５】
上述のような本発明に従った成膜装置２０およびそれを用いた半導体装置の製造方法では、基板２の第２の主表面２ｂがヒータではなくランプにより加熱されるので、基板２の反りに関係なく均一に加熱される。その結果、基板２の全面にわたって均一な膜厚および不純物濃度の膜形成が可能になる。これは、単にランプ加熱方式による効果ではなく、本発明の以下に述べる特徴に起因する。
【００３６】
従来もランプ加熱方式のＣＶＤ（化学気相蒸着法）の装置は提案されている。しかしながら、従来の装置では、チャンバ１に光を導入するための窓があり、この窓の上に膜が形成されてしまうことで成膜特性が不安定になる問題があった。これは、透明石英などによる反応容器の周囲にランプを配置した構造でも状況は同じで、透明石英表面に膜形成することにより、成膜特性が不安定となる。
【００３７】
窓を用いずに基板２の第２の主表面２ｂに直接ランプにより加熱する方法のＣＶＤ装置も知られてはいるが、基板２を固定する手段と、基板２を周辺部まで均一に加熱する手段とを併せて有していないため基板の全面にわたる均一性は得られない。
【００３８】
本発明では、基板２の第２の主表面２ｂの圧力が第１の主表面２ａ以下と設定される。このため基板２を固定するための機構を設ける必要がなく、基板２の外周部を支持部８上に固定し、窓を介さずに直接加熱することができる。このような状態でチャンバ１の圧力が低い場合には原料ガスが基板２と支持部８の間を拡散し、基板２の第２の主表面２ｂに成膜され、基板２と支持部８が接着してしまう問題があったが、チャンバ１内を１００００Ｐａ以上の圧力に保つことで基板２の第２の主表面２ｂへの原料ガスの拡散が抑制され、基板２の第１の主表面２ａのみに膜形成を行なえる。ランプ室１５とチャンバ１に圧力差を設け、チャンバ１の圧力を１００００Ｐａ以上に保つことによって、本発明の効果である基板２の全面にわたる均一な膜形成を実現し得る。
【００３９】
なお、基板２は支持部８上に置かれるが、支持部８は石英などの透明な材質で作られた保持部分としての接触部８１と、アルミナなどの不透明な材質で作られた台座部８２とに分かれる。基板２の周辺は透明な接触部８１で支えられているため外周部分まで光線が回り込み、温度の低下が少ない。
【００４０】
また、上述のような機構を用いても、なお基板２の最外周部分は支持部８と接触するため、温度の低下が免れない。本発明では基板２の接触による温度低下を補うためにコリメータ５と加熱部４を利用して基板２の周辺部の温度補正を行なう。コリメータ５と加熱部４の組合せは図２および図３で示される。このように、本発明を用いることで、撓みが大きくなる大口径の基板においても均一な温度分布を得ることができるため、極めて均一性の高い良質の膜形成が可能となる。
【００４１】
さらに、酸素、または酸素とオゾンを含む雰囲気中に酸化膜が保たれ、この状態で基板が加熱されることにより、基板上に形成された酸化膜の平坦化が可能となる。その結果酸化膜にボイドなどが生じず質の高い酸化膜、ひいては信頼性の高い半導体装置を得ることができる。
【００４２】
さらに、本発明では、成膜と熱処理とが大気にさらすことなく連続して行なわれるため、従来のプロセスのような吸湿や異物の発生による膜質の変化は起こらない。このため、従来方式よりもボロンやリンの濃度を増加させることが可能であるとともに、従来方式では必要とされた不純物濃度の薄いキャップ層を必要としないため良好な流動性を得ることができる。
【００４３】
このような特徴は、ＣＶＤ装置とランプ加熱装置を接続し、基板を大気にさらさずに搬送することで可能となる。しかしながら、ＢＰＳＧを加熱する際には大量の水分や有機物が発生するため、従来のランプ加熱装置では光源や窓が曇り、温度の安定性が得られない。本発明によれば、熱処理により発生するガスは排気側へ流れ、光源には影響しない。また、基板２の第２の主表面２ｂが直接加熱されているため、生成物により窓が曇る懸念もない。加えて、１つのチャンバ１で成膜と熱処理を行なうので、装置の小型化が可能となる。
【００４４】
また、本発明による熱処理は急速加熱および急速冷却であるため、熱処理の量は少なく、半導体装置の微細化にも適合している。
【００４５】
（実施の形態２）
図１１は、この発明の実施の形態２に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図１２から図１５は、この発明の実施の形態２に従った半導体装置の製造工程を示す断面図である。図１１および図１２を参照して、基板２を準備する。基板２上には、ゲート電極１０８が形成されている。
【００４６】
図１３を参照して、実施の形態２では、ゲート電極１０８間を隙間なくＢＰＳＧで埋込むために、実施の形態１と同様の成膜装置２０により、厚みが０．１μｍ程度の１層目のＢＰＳＧ膜１０９ａを形成する。
【００４７】
図１４を参照して、基板２の温度を８５０℃まで上昇させ、オゾンと酸素を流しながら加熱部４の出力を急速に高めることで基板２の温度を８５０℃まで急上昇させ、３０秒保つことで１層目のＢＰＳＧ膜１０９ａを流動させる。
【００４８】
その後実施の形態１と同じく窒素などのキャリアガスを流すことで基板２を冷却し、オゾンおよび酸素の流量を上げることによっても冷却効果を高めながら、基板２の温度を元の温度とする。その後、図１５で示すように、再び成膜用のガスを流し２層目のＢＰＳＧからなる層間絶縁膜としての酸化膜１０９ｂを形成する。このときの形成条件は１層目のＢＰＳＧ膜１０９ａと同じでもよく、異なっていてもよい。所望の膜厚になるまで膜の形成を行なった後に基板２をチャンバ１から取出す。このプロセスを終えた基板２は別の熱処理装置で熱処理を加え、酸化膜１０９ｂを流動させるとともに膜質の改善を行なう。
【００４９】
なお、２層目の酸化膜１０９ｂを形成した後、１層目のＢＰＳＧ膜１０９ａと同様の処理を施し、本装置内で最終的な膜質の改善を行なってもよい。この場合、２回目の熱処理は１回目のものと同様のプロセスでもよいし、異なったプロセスでもよい。
【００５０】
このような半導体装置の製造方法においては、成膜初期の薄い１層目のＢＰＳＧ膜１０９ａに対して熱処理が行われるため、流動性がよく、膜からの脱ガス処理も効果的に行なわれる特徴がある。さらに、チャンバ１内で連続的に成膜から熱処理がされるため膜形成と、熱処理とを行なったときに問題となるような、吸湿による異物発生もない。このため、第１層目のＢＰＳＧ膜１０９ａには比較的高濃度のボロンやリンを添加することが可能となり、きわめて良好な流動性を得る。
【００５１】
また、基板２に係る熱処理は加熱部４を用いた急速加熱方式であるため、基板２にかかる熱処理を最小限に抑えることが可能である。
【００５２】
（実施の形態３）
図１６は、この発明の実施の形態３に従った成膜装置のガス系統図である。実施の形態１および２についても同様のガス系を使用するが、ＰＨ３にかかわる構造は使われない。実施の形態３では、酸素（Ｏ２）と容易に反応するＴＥＰＯの代わりに、比較的安定なＰＨ３を使用する。図１６を参照して、チャンバ１内は、図１と同様に構成されている。ＴＥＯＳ、ＴＥＢは液体で供給され、その流量は液体マスフロー２６で制御される。気化器２７によって液体が気化する。気化した後に、窒素やヘリウムの混合気体とともに、ガス配管１０ｂによりチャンバ１内へ導入される。オゾンはオゾン発生器１２０に酸素を供給することで得られる。オゾンはガス配管１０ａによりチャンバ１内へ供給される。排気は排気口９ａにより排気され、排気口９ａは圧力調整バルブ２１を介して真空ポンプである圧力調整部８０ａへ接続されている。
【００５３】
図１７は、この発明の実施の形態３に従った半導体装置の製造方法におけるチャンバ内の状態を示すグラフである。図１８から図２０はこの発明の実施の形態３に従った半導体装置の製造方法を示す断面図である。図１７および図１８を参照して、実施の形態１と同様の基板２を準備する。基板２上にはゲート電極１０８が形成されている。
【００５４】
図１９を参照して、基板２をチャンバ１内へ導入した直後に急速に温度を上げ、温度を７５０℃に保つ。その後、ＴＥＯＳ、ＴＥＢおよびＰＨ３を酸素とともにチャンバ内に導入する。この温度領域ではオゾンを用いなくても酸化反応が進行し、１層目のＢＰＳＧ膜１０９ａの膜形成が進行する。同時に、膜の流動も進行する。膜の堆積と流動が同時に進行するので、良好な仕上がり形状が得られる。
【００５５】
図２０を参照して、第１層目のＢＰＳＧ膜１０９ａの厚みを０．１μｍ程度とした後に、実施の形態２と同様の方法により、基板２の温度を４５０℃まで下げ、２層目の酸化膜１０９ｂの膜形成を行なう。
【００５６】
図２１は、この発明の実施の形態３に従った別の半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。図２１を参照して、この実施の形態においては、第１層目のＢＰＳＧ膜１０９ａを形成した後に成膜ガスを止め、温度を瞬間的に９００℃まで上昇させることで、さらに良好なフロー特性が得られる。
【００５７】
この実施の形態でも、実施の形態１から２と同様の効果がある。
（実施の形態４）
図２２は、この発明の実施の形態４に従った成膜装置の断面図である。図２２を参照して、この発明の実施の形態４に従った成膜装置２０では、排気口９がガス供給部３の周囲に設けられており、常圧で使用することを前提とした設計となっている。
【００５８】
このような成膜装置２０でも、実施の形態１に従った装置と同様の効果がある。
【００５９】
以上のこの発明の実施の形態１から４では、フロー処理は酸素、または酸素とオゾンの混合雰囲気中で実施したが、下地層の酸化が懸念される場合には、窒素など不活性ガスを用いた熱処理を行なってもよい。上述の実施の形態では、ＢＰＳＧを成膜する方法を説明したが、リンのみを含むＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）の場合でも同様である。また、使用するガスも実施の形態のものに限定されない。さらに、成膜や熱処理の温度は上述の実施例の値に限定されるものではない。
【００６０】
例えば、図７などで酸化膜１０９を流動させる工程は温度５００℃以上１０００℃以下で行うことができる。また、図１３で形成する１層目のＢＰＳＧ膜１０９ａの厚みは、好ましくは０．３μｍ以下である。また、図１３で１層目のＢＰＳＧ膜１０９ａを温度６５０℃以上９００℃以下で形成した後に、酸化膜１０９ｂを温度３５０℃以上５５０℃以下で形成することができる。
【００６１】
さらに、上述の実施の形態ではゲート電極間の酸化膜の埋込について説明したが、トレンチを埋込むシリコン酸化膜の形成にも本発明を適用することができる。
【００６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６３】
【発明の効果】
この発明に従えば、大口径ウエハに対しても、酸化膜を均一に形成し、確実に平坦化することができる成膜装置と、その成膜装置を用いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従った成膜装置の断面図である。
【図２】図１中の矢印ＩＩで示す方向から見たコリメータの斜視図である。
【図３】図２中のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】この発明の実施の形態１に従った半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。
【図５】この発明の実施の形態１に従った半導体装置の製造方法の第１工程を示す断面図である。
【図６】この発明の実施の形態１に従った半導体装置の製造方法の第２工程を示す断面図である。
【図７】この発明の実施の形態１に従った半導体装置の製造方法の第３工程を示す断面図である。
【図８】この発明の実施の形態１に従った半導体装置の製造方法の第４工程を示す断面図である。
【図９】この発明の実施の形態１に従った半導体装置の製造方法の第５工程を示す断面図である。
【図１０】チャンバのクリーニング工程を示す断面図である。
【図１１】この発明の実施の形態２に従った本発明の製造方法におけるチャンバ内部の状態を示すグラフである。
【図１２】この発明の実施の形態２に従った半導体装置の製造方法の第１工程を示す断面図である。
【図１３】この発明の実施の形態２に従った半導体装置の製造方法の第２工程を示す断面図である。
【図１４】この発明の実施の形態２に従った半導体装置の製造方法の第３工程を示す断面図である。
【図１５】この発明の実施の形態２に従った半導体装置の製造方法の第４工程を示す断面図である。
【図１６】この発明の実施の形態３に従った成膜装置のガス系統図である。
【図１７】この発明の実施の形態３に従った半導体装置の製造方法におけるチャンバ内の状態を示すグラフである。
【図１８】この発明の実施の形態３に従った半導体装置の製造方法の第１工程を示す断面図である。
【図１９】この発明の実施の形態３に従った半導体装置の製造方法の第２工程を示す断面図である。
【図２０】この発明の実施の形態３に従った半導体装置の製造方法の第３工程を示す断面図である。
【図２１】この発明の実施の形態３に従った別の半導体装置の製造方法におけるチャンバ内部の状態を示すグラフである。
【図２２】この発明の実施の形態４に従った成膜装置の断面図である。
【符号の説明】
１ チャンバ、２ 基板、３ ガス供給部、４ 加熱部、５ コリメータ、６駆動部、７ 昇降機構、８ 支持部、９ 排気口、１０ ガス配管、１１ ゲート弁、１２ 非接触型温度計、１３ クリーニングガス発生装置、１４ ランプ保護カバー、１５ ランプ室、１６ ヒータ、２０ 成膜装置。
Claims (9)
- 内部空間を有するチャンバと、
膜が形成される第１の主表面と、第１の主表面と反対側の第２の主表面とを有する基板を支持するように前記チャンバの内部空間に設けられる支持部と、
前記内部空間にガスを供給するガス供給部と、
基板の第２の主表面を光源により加熱する加熱部と、
第１の主表面側の前記内部空間の圧力を第２の主表面側の圧力よりも大きくして前記支持部に基板を密着させる圧力調整部とを備え、
前記支持部は、第１の主表面と第２の主表面とが前記内部空間に露出するように基板の外周部または外周部と中央部を支持する、成膜装置。 - 基板に酸化膜が形成された後に、前記ガス供給部が前記内部空間に酸素、または酸素とオゾンの混合気体を供給するとともに、前記加熱部が基板を加熱する、請求項１に記載の成膜装置。
- 前記圧力調整部は前記第１の主表面側の圧力を１００００Ｐａ以上に保つ、請求項１または２に記載の成膜装置。
- 前記加熱部は複数の光源を含み、前記成膜装置は前記光源と基板との間に設けられて前記光源から放たれた光を基板の第２の主表面で集束させる集束部をさらに備え、
第２の主表面の温度に応じて前記複数の光源の各々の発光強度が調整される、請求項１から３のいずれか１項に記載の成膜装置。 - 前記光源および前記集束部の少なくとも一方を駆動させる駆動部をさらに備えた、請求項４に記載の成膜装置。
- 前記光源はランプである、請求項１から４のいずれか１項に記載の成膜装置。
- 請求項１に記載の成膜装置を用いた半導体装置の製造方法であって、
支持部に支持され、かつ凹凸を有する半導体基板上に第１の酸化膜を形成する工程と、
前記第１の酸化膜が形成された半導体基板を、酸素、または酸素とオゾンとの混合気体雰囲気に保つとともに、半導体基板を前記加熱部で加熱することにより第１の酸化膜を平坦化する工程とを備えた、半導体装置の製造方法。 - 前記第１の酸化膜を平坦化する工程は、前記第１の酸化膜を温度５００℃以上１０００℃以下に加熱する工程を含む、請求項７に記載の半導体装置の製造方法。
- 前記第１の酸化膜厚みが０．３μｍ以下であり、平坦化された前記第１の酸化膜の上に第２の酸化膜を形成する工程をさらに備えた、請求項７または８に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049361A JP2004259964A (ja) | 2003-02-26 | 2003-02-26 | 成膜装置およびその成膜装置を用いた半導体装置の製造方法 |
| US10/640,331 US6914011B2 (en) | 2003-02-26 | 2003-08-14 | Film deposition system and method of fabricating semiconductor device employing the film deposition system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049361A JP2004259964A (ja) | 2003-02-26 | 2003-02-26 | 成膜装置およびその成膜装置を用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259964A true JP2004259964A (ja) | 2004-09-16 |
Family
ID=32866622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049361A Withdrawn JP2004259964A (ja) | 2003-02-26 | 2003-02-26 | 成膜装置およびその成膜装置を用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6914011B2 (ja) |
| JP (1) | JP2004259964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516688A (ja) * | 2012-04-25 | 2015-06-11 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 円錐形の石英ドームを通って伝送される光を制御する光学系 |
| WO2023047552A1 (ja) * | 2021-09-24 | 2023-03-30 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法およびプログラム |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004003337A1 (de) * | 2004-01-22 | 2005-08-18 | Infineon Technologies Ag | Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren, Silizium-Sauerstoff-Stickstoff-haltiges Material und Schicht-Anordnung |
| US7585371B2 (en) * | 2004-04-08 | 2009-09-08 | Micron Technology, Inc. | Substrate susceptors for receiving semiconductor substrates to be deposited upon |
| DE102004050391B4 (de) * | 2004-10-15 | 2007-02-08 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| JP4535499B2 (ja) * | 2005-04-19 | 2010-09-01 | 東京エレクトロン株式会社 | 加熱装置、塗布、現像装置及び加熱方法 |
| JP4410147B2 (ja) * | 2005-05-09 | 2010-02-03 | 東京エレクトロン株式会社 | 加熱装置、塗布、現像装置及び加熱方法 |
| CA2843276A1 (en) * | 2013-02-20 | 2014-08-20 | Hartford Steam Boiler Inspection And Insurance Company | Dynamic outlier bias reduction system and method |
| US8993446B2 (en) * | 2013-04-23 | 2015-03-31 | Globalfoundries Inc. | Method of forming a dielectric film |
| CN113061876B (zh) * | 2021-02-24 | 2022-07-01 | 株洲瑞德尔智能装备有限公司 | 一种cvd法制备石墨烯用基底金属薄片加热装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6244574A (ja) | 1985-08-20 | 1987-02-26 | Fujitsu Ltd | 化学気相成長方法 |
| JPH06333857A (ja) * | 1993-05-27 | 1994-12-02 | Semiconductor Energy Lab Co Ltd | 成膜装置および成膜方法 |
| JP2636817B2 (ja) | 1995-10-27 | 1997-07-30 | 株式会社日立製作所 | 枚葉式薄膜形成法および薄膜形成装置 |
| JPH09275077A (ja) | 1996-04-05 | 1997-10-21 | Hitachi Ltd | 処理方法及びその装置並びにｃｖｄ成膜方法及びその装置 |
| US6152071A (en) * | 1996-12-11 | 2000-11-28 | Canon Kabushiki Kaisha | High-frequency introducing means, plasma treatment apparatus, and plasma treatment method |
| US6200911B1 (en) * | 1998-04-21 | 2001-03-13 | Applied Materials, Inc. | Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power |
| KR100507753B1 (ko) * | 2000-03-17 | 2005-08-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 제조방법 및 제조장치 |
| US6656838B2 (en) * | 2001-03-16 | 2003-12-02 | Hitachi, Ltd. | Process for producing semiconductor and apparatus for production |
| US6833322B2 (en) * | 2002-10-17 | 2004-12-21 | Applied Materials, Inc. | Apparatuses and methods for depositing an oxide film |
-
2003
- 2003-02-26 JP JP2003049361A patent/JP2004259964A/ja not_active Withdrawn
- 2003-08-14 US US10/640,331 patent/US6914011B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516688A (ja) * | 2012-04-25 | 2015-06-11 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 円錐形の石英ドームを通って伝送される光を制御する光学系 |
| US9905444B2 (en) | 2012-04-25 | 2018-02-27 | Applied Materials, Inc. | Optics for controlling light transmitted through a conical quartz dome |
| WO2023047552A1 (ja) * | 2021-09-24 | 2023-03-30 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040163599A1 (en) | 2004-08-26 |
| US6914011B2 (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7718553B2 (en) | Method for forming insulation film having high density | |
| JP3115134B2 (ja) | 薄膜処理装置および薄膜処理方法 | |
| US7700376B2 (en) | Edge temperature compensation in thermal processing particularly useful for SOI wafers | |
| US6413321B1 (en) | Method and apparatus for reducing particle contamination on wafer backside during CVD process | |
| KR101207525B1 (ko) | 유전체 갭필용 공정 챔버 | |
| US20070277734A1 (en) | Process chamber for dielectric gapfill | |
| US20070289534A1 (en) | Process chamber for dielectric gapfill | |
| JPH09237785A (ja) | 半導体装置およびその製造方法 | |
| KR101423019B1 (ko) | 미세 패턴의 형성 방법 | |
| TWI411042B (zh) | 製造聚矽氮烷之方法 | |
| US20110230061A1 (en) | Manufacturing method of semiconductor device | |
| JP2004259964A (ja) | 成膜装置およびその成膜装置を用いた半導体装置の製造方法 | |
| KR100387549B1 (ko) | 피처리기판을가열하면서처리가스를이용해반도체를처리하는방법및그장치 | |
| KR102141670B1 (ko) | 저온 경화 모듈러스 강화 | |
| JPH05267480A (ja) | 半導体装置とその製造方法 | |
| KR20080003383A (ko) | 산질화물층 형성 방법 및 시스템 | |
| KR20040030827A (ko) | 보로포스포실리케이트 유리 필름의 화학 기상 증착 방법 | |
| JP2007180575A (ja) | Ｏ３−ｔｅｏｓ酸化膜蒸着方法及び蒸着装置 | |
| JP4050556B2 (ja) | 半導体装置の製造方法 | |
| TW201903901A (zh) | 絕緣膜之成膜方法、絕緣膜之成膜裝置及基板處理系統 | |
| JP3254294B2 (ja) | 成膜方法および成膜装置 | |
| JP2012256724A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3154730B2 (ja) | 薄膜処理方法及び装置 | |
| KR100626897B1 (ko) | 반도체 기판 처리 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |