KR20020062833A - 비가역 회로 소자 및 통신 장치 - Google Patents

Abstract

본 발명은 발룬(balun)이나 하이브리드 등을 개재하지 않고 평형 출력 회로에 접속할 수 있는 비가역 회로 소자 및 통신 장치를 제공한다.

중심 전극 조립체(13)는 원판 형상의 마이크로파 페라이트(20)의 상면에 중심 전극(21∼23)을 전기적 절연 상태로, 각각의 교차각이 약 120도가 되도록 배치하고 있다. 중심 전극(22,23)은 각각의 한 단측에 접속부(28,29)를 가지며, 다른 단측에 접지 전극(25)이 접속되어 있다. 중심 전극(21)은 양단에 접속부(26,27)를 가지고 있다. 이 접속부(26,27)는 급전단으로 하고, 중심 전극(21)에 접속되어 있는 입력 포트 1은 평형형 입력 포트로 한다. 그리고, 중심 전극(22)에 접속되어 있는 출력 포트 2는 불평형형 출력 포트로 하고, 중심 전극(23)에 접속되어 있는 포트 3은 종단 포트로 한다.

Description

비가역 회로 소자 및 통신 장치{Nonreciprocal circuit device and communication device}

본 발명은 예를 들어, 마이크로파 주파수 대역에 사용되는 아이솔레이터나 서큘레이터 등의 비가역 회로 소자 및 통신 장치에 관한 것이다.

종래부터, 평형 출력 회로, 특히 푸시풀 증폭기(push-pull amplifier)(180도의 위상차로 동작하는 한 쌍의 증폭기를 갖는 것)의 출력측에는 발룬(balun)이나 하이브리드 또는 전력 합성기가 삽입되어 있다. 이들 발룬 등에 의해 평형 신호를 싱글앤드형(single-ended) 신호로 변환하였다.

일반적으로, 마이크로파 주파수 대역 이하(HF 대역, VHF 대역, UHF 대역 이하)에서는 발룬이 사용되고 있다. 한편, 마이크로파 주파수 대역 이상(UHF 대역 이상)에서는 하이브리드나 전력 합성기가 사용된다. 발룬은 광대역 페라이트 코어를 사용하는 경우가 많고, 그 경우 사용 가능한 주파수 상한은 UHF 대역까지이다. 하이브리드나 전력 합성기는 통상적으로 분포 정수 회로로 구성되기 때문에, UHF 대역 이상이라면 실용상 큰 문제가 되지 않는 사이즈이다.

그런데, 통신기 특히, 진폭 변조 성분을 포함하는 QPSK 등의 송신 회로부나높은 신뢰성이 요구되는 송신 회로부에서는, 싱글앤드형 신호로 변환된 송신 신호는 아이솔레이터를 경유한 후, 안테나 전환 장치(또는 안테나 공용 장치) 등을 거쳐 안테나로 보내진다. 아이솔레이터를 경유하지 않으면 안테나 또는 안테나 전환 장치 등으로부터의 반사가 평형 출력 회로(특히, 증폭기)로 되돌아가서, 평형 출력 회로에서 본 부하 임피던스를 변화시킨다. 부하 임피던스가 변화하면 송신 신호의 파형 일그러짐이 커지거나, 증폭기의 동작이 불안정하게 되어 발진하거나 하는 문제점이 발생한다.

그러나, 종래와 같이 발룬(또는 하이브리드나 전력 합성기)과 아이솔레이터를 조합하면 송신 회로부가 대형화되고 고비용화되어, 최신 이동 통신기의 소형화 및 저비용화의 요구에 대응할 수 없게 되고 있다. 또한, 송신 신호가 발룬과 아이솔레이터 양쪽을 통과하기 때문에 삽입 손실이 크다. 또한, 송신 회로부는 취급하는 전력이 크기 때문에 구성 부품수가 많아져 접속 부위가 증가하면, 불필요한 복사(輻射:radiation)가 발생하기 쉬워져 통신기 내부에서의 상호 간섭의 가능성이 높아진다는 문제점이 있었다. 게다가, 발룬과 아이솔레이터의 각각의 동작 대역폭에 의해 송신 회로부의 동작 대역폭이 좁아지기 때문에 사용 가능한 주파수 대역이 협대역이 된다는 문제점도 있었다.

또한, 통신기에서는 전력 증폭기로부터의 2배 고조파나 3배 고조파 등의 발사를 방지하기 위하여, 종종 아이솔레이터 이외에 로우패스 필터(lowpass filter)나 밴드패스 필터를 설치하고 고조파 신호를 기본파 비율로 -60㏈ 정도로 억압하고 있다. 그러나 그러한 회로 구성에서는 크기, 가격 및 삽입 손실이 증가한다. 그 때문에, 아이솔레이터에 고조파 억압의 효과를 기대하게 되었다. 필터를 설치하지 않고 고조파를 억압하려고 하는 것이다.

확실히 아이솔레이터에는 동작 주파수(기본파)보다 높은 주파수의 신호를 감쇠시키는 고조파 억압 효과가 있다. 특히, 3배 고조파와 같은 기본파로부터 멀리 떨어진 신호는 예를 들어, 30∼40㏈ 이상 등으로 충분히 감쇠시킬 수 있다. 그러나 본래 필터가 아니라는 점도 있고, 2배 고조파와 같은 비교적 기본파에 가까운 주파수의 신호는, 15∼25㏈ 정도 및 3배 고조파와 비교하면 감쇠량은 충분하다고는 할 수 없다.

통상의(불평형:싱글앤드형) 출력 증폭기에서는 3배 고조파 신호(기본파 비율로 -40㏈ 정도)와 비교하여 2배 고조파의 신호가 강하기(기본파 비율로 -30㏈ 정도) 때문에, 아이솔레이터와 조합시켜도 2배 고조파를 충분히 감쇠시킬 수 없고(기본파 비율로 -50㏈ 정도), 필터를 추가하여 기본파 비율로 -60㏈ 이하가 되도록 할 필요가 종종 발생한다.

그런데, 불평형(푸시풀) 증폭기는 그 성질로서, 2배 고조파의 발생이 적다(예: 기본파 비율로 -40㏈에서 -50㏈ 정도). 따라서, 오히려 3배 고조파(기본파 비율로 -40㏈ 정도)의 억압이 과제가 된다. 한편, 아이솔레이터는 상술한 바와 같이 3배 고조파를 억압하는 능력이 크다. 따라서, 불평형 증폭기와 아이솔레이터를 조합시킴으로써, 2배 및 3배의 고조파를 필터를 부가하지 않고, 여유롭게 기본파 비율로 -60㏈ 이하로 억제하는 것이 바람직하다. 그러나, 종래의 아이솔레이터에서는 불평형증폭기와의 사이에 발룬을 개입시킬 필요가 있다.

따라서, 본 발명의 목적은 발룬이나 하이브리드 등을 개재하지 않고 평형 출력 회로에 접속할 수 있는 비가역 회로 소자 및 통신 장치를 제공하는데 있다.

도 1은 본 발명에 따른 비가역 회로 소자의 한 실시형태를 나타내는 분해 사시도이다.

도 2는 도 1에 나타낸 비가역 회로 소자의 내부 평면도이다.

도 3은 도 1에 나타낸 비가역 회로 소자의 내부 접속 상태를 나타내는 개략 구성도이다.

도 4는 도 1에 나타낸 비가역 회로 소자의 외관 사시도이다.

도 5는 도 1에 나타낸 비가역 회로 소자를 평형 출력 회로에 접속한 통신 장치의 송신 회로부를 나타내는 전기 회로도이다.

도 6은 도 1에 나타낸 비가역 회로 소자의 변형예를 나타내는 내부 평면도이다.

도 7은 본 발명에 따른 비가역 회로 소자의 다른 실시형태를 나타내는 개략 구성도이다.

도 8은 도 7에 나타낸 비가역 회로 소자를 평형 출력 회로에 접속한 통신 장치의 송신 회로부를 나타내는 전기 회로도이다.

도 9는 본 발명에 따른 비가역 회로 소자 및 통신 장치의 또 다른 실시형태를나타내는 전기 회로도이다.

도 10은 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 11은 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 12는 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 13은 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 14는 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 15는 본 발명에 따른 비가역 회로 소자의 또 다른 실시형태를 나타내는 전기 등가 회로도이다.

도 16은 도 1에 나타낸 비가역 회로 소자를 평형 출력 회로에 접속한, 다른 통신 장치의 송신 회로부를 나타내는 전기 회로도이다.

도 17은 도 1에 나타낸 비가역 회로 소자를 평형 출력 회로에 접속한, 또 다른 통신 장치의 송신 회로부를 나타내는 전기 회로도이다.

<도면의 주요 부분에 대한 간단한 설명>

1,1a,41,51,61,71,81,91,101,111집중 정수형 아이솔레이터

40,40a,40b,40c,40d휴대 전화

9영구 자석 14,15평형 입력 단자

20페라이트21∼23,21a중심 전극

26∼29접속부31푸시풀 증폭기

32,33증폭기C1∼C8정합용 커패시터

상기 목적을 달성하기 위하여 본 발명에 따른 비가역 회로 소자는

(a)영구 자석,

(b)상기 영구 자석에 의해 직류 자계가 인가되는 페라이트,

(c)상기 페라이트에 배치된 복수의 중심 전극을 구비하고,

(d)상기 복수의 중심 전극에 각각 접속되어 있는 복수의 포트 중, 적어도 하나의 포트가 평형형 포트인 것을 특징으로 한다. 보다 상세하게는 중심 전극의 양 단부를 급전단으로 함으로써, 평형형 포트가 형성된다. 여기에, 중심 전극의 전기장(電氣長)은 1/2 파장인 것이 바람직하다.

이상의 구성으로 이루어진 비가역 회로 소자는 발룬이나 하이브리드 등을 개재하지 않고 평형 출력 회로의 출력측에 접속 가능하다.

또한, 비가역 회로 소자와 상기 비가역 회로 소자에 접속하는 평형 출력 회로와의 임피던스 정합을 이루기 위하여, 예를 들어 평형형 포트의 중심 전극의 양 단에 각각 정합용 커패시터를 전기적으로 직렬로 접속하거나, 평형형 포트의 중심 전극의 양 단 사이를 정합용 커패시터로 전기적으로 접속하거나, 평형형 포트의 중심 전극의 각 단과 접지와의 사이를 각각 정합용 커패시터로 전기적으로 접속하고 있다. 또는, 평형형 포트의 중심 전극의 양 단을 각각 정합용 커패시터를 개재하여 평형 입출력 단자에 전기적으로 접속하거나, 평형 입출력 단자간을 정합용 커패시터로 전기적으로 접속하거나, 평형 입출력 단자의 각각과 접지와의 사이를 정합용 커패시터로 전기적으로 접속하고 있다.

또한, 평형형 포트의 중심 전극의 전극 폭을 남은 중심 전극의 전극 폭과 다르게 함으로써, 비가역 회로 소자와 평형 출력 회로와의 사이에서 최적의 임피던스 정합을 얻을 수 있다. 특히, 평형 출력 회로의 임피던스가 낮은 경우에는 평형형 포트의 중심 전극의 전극 폭을 남은 중심 전극의 전극 폭보다 두껍게 함으로써, 중심 전극에서의 도체 손실이 줄고, 저삽입 손실의 비가역 회로 소자를 얻을 수 있다.

또한, 본 발명에 따른 통신 장치는 전술한 특징을 갖는 비가역 회로 소자와, 약 180도의 위상차로 구동되는 한 쌍의 증폭기를 구비하고, 한 쌍의 증폭기의 출력측에 비가역 회로 소자의 평형형 포트를 접속하고 있다. 이상의 구성에 의하여, 소형이며 우수한 주파수 특성을 갖는 통신 장치를 얻을 수 있다.

이하에, 본 발명에 따른 비가역 회로 소자 및 통신 장치의 실시형태에 대하여 첨부한 도면을 참조하여 설명한다. 각 실시형태에서는 비가역 회로 소자로서 집중 정수형 아이솔레이터를 예로 하여 설명하고, 동일 부품 및 동일 부품에는 동일한 부호를 부여하고 중복되는 설명은 생략한다.

[제 1 실시형태, 도 1∼도 6]

도 1에 나타낸 바와 같이, 아이솔레이터(1)는 개략적으로 금속제 하측 케이스(4), 수지제 단자 케이스(3), 중심 전극 조립체(13), 금속제 상측 케이스(8), 영구 자석(9), 절연성 부재(7), 저항(R), 정합용 커패시터(C1∼C4) 등을구비하고 있다.

중심 전극 조립체(13)는 원판 형상의 마이크로파 페라이트(20)의 상면에 중심 전극(21∼23)을 전기적 절연 상태로, 각각의 교차각이 약 120도가 되도록 배치하고 있다. 중심 전극(22,23)은 각각의 한 단측에 접속부(28,29)를 가지며, 다른 단측에 접지 전극(25)이 접속되어 있다. 중심 전극(22,23) 및 공통의 접지 전극(25)은 페라이트(20)의 하면을 피복하도록 형성되어 있다. 한편, 중심 전극(21)은 양단에 접속부(26,27)를 가지고 있다. 중심 전극 조립체(13)는 페라이트(20)의 이면에 형성된 접지 전극(25)이, 수지제 단자 케이스(3)의 창 부분(3c)을 통하여 금속제 하측 케이스(4)의 바닥벽(4b)에 솔더링 등의 방법에 의해 접속되고 접지된다.

도 2에 나타낸 바와 같이, 수지제 단자 케이스(3)에는 평형 입력 단자(＝밸런스 입력 단자＝차동 입력 단자)(14,15), 불평형 출력 단자(＝언밸런스 출력 단자)(16), 및 세 개의 접지 단자(17)가 인서트 몰드되어 있다. 이들의 단자(14∼17)는 한 단이 수지제 단자 케이스(3)의 대향하는 측벽(3a)으로부터 각각 외측으로 도출되고, 다른 단이 수지제 단자 케이스(3)의 바닥벽(3b)에 노출되어 각각 평형 입력 인출 전극부(14a,15a), 불평형 출력 인출 전극부(16a) 및 접지 인출 전극부(17a)를 형성하고 있다. 평형 입력 인출 전극부(14a,15a) 및 불평형 출력 인출 전극부(16a)는 중심 전극(21,22)의 접속부(26,27,28)에 각각 솔더링되어 있다.

정합용 커패시터(C1∼C4)는 핫측 커패시터 전극이 중심 전극(21∼23)의 접속부(26∼29)에 각각 솔더링되고, 콜드측 커패시터 전극이 수지제 단자 케이스(3)에 노출되어 있는 접지 인출 전극부(17a)에 각각 솔더링되어 있다. 저항(R)의 한 쪽은중심 전극(23)의 접속부(29)를 통하여 정합용 커패시터(C4)의 핫측 커패시터 전극에 접속되고, 다른 쪽은 수지제 단자 케이스(3)의 바닥벽(3b)에 노출되어 있는 접지 인출 전극부(17a)에 접속되어 있다. 즉, 정합용 커패시터(C4)와 저항(R)은 중심 전극(23)의 접속부(29)와 접지와의 사이에 전기적으로 병렬로 접속되어 있다. 도 3은 아이솔레이터(1)의 내부의 전기적 접속 상태를 나타내는 것이다.

이상의 구성으로 이루어진 각 부품은 예를 들어, 다음과 같이 조립되어 있다. 도 1에 나타낸 바와 같이, 수지제 단자 케이스(3)의 하측에서부터 금속제 하측 케이스(4)를 장착한다. 다음으로 이 수지제 단자 케이스(3) 내에 중심 전극 조립체(13)나 정합용 커패시터(C1∼C4) 또는 저항(R) 등을 수용하고, 금속제 상측 케이스(8)를 장착한다. 금속제 상측 케이스(8)와 중심 전극 조립체(13)의 사이에는 영구 자석(9) 및 절연성 부재(7)가 배치된다. 영구 자석(9)은 중심 전극 조립체(13)에 직류 자계(H)를 인가한다. 하측 케이스(4)와 상측 케이스(8)는 접합하여 금속 케이스를 이루어, 자기 회로를 구성하고 요크로서도 기능한다.

이렇게 하여 도 4에 나타낸 아이솔레이터(1)가 얻어진다. 도 5는 이 아이솔레이터(1)를 휴대 전화(40)의 송신 회로부에 끼워넣은 경우의 전기 회로도이다. 도 5에 있어서, 30은 발룬, 31은 180도의 위상차로 동작하는 한 쌍의 증폭기(32,33)를 구비한 푸시풀 증폭기, 34는 안테나 스위치, 35는 안테나 소자이다.

아이솔레이터(1)의 중심 전극(21)의 양 단부(구체적으로는 접속부(26,27))는 급전단으로 하고, 이 중심 전극(21)에 접속되어 있는 입력 포트 1은 평형형 입력 포트이다. 이 아이솔레이터(1)의 중심 전극(21)에 접속되어 있는 평형형 입력 포트 1은 푸시풀 증폭기(31)의 평형 출력측에 전기적으로 접속되어 있다. 아이솔레이터(1)의 중심 전극(22)에 접속되어 있는 출력 포트 2는 불평형형 출력 포트이다. 이 불평형형 출력 포트 2는 안테나 스위치(34)에 전기적으로 접속되어 있으며, 아이솔레이터(1)의 중심 전극(23)에 접속되어 있는 포트 3은 종단 포트이다.

이 아이솔레이터(1)는 발룬이나 하이브리드 등을 개재하지 않고, 푸시풀 증폭기(31)(평형 출력 회로)의 출력측에 접속할 수 있다. 따라서, 송신 회로부를 소형화, 저비용화할 수 있다. 또한, 발룬이나 하이브리드 등을 생략할 수 있기 때문에 삽입 손실이나 불필요한 복사가 적고, 사용 가능한 주파수 대역이 넓은 휴대 전화(40)를 얻을 수 있다.

또한, 평형형 입력 포트 1의 중심 전극(21)의 양단에 배치하는 접속부(26,27)의 각각과 접지와의 사이를 전기적으로 접속하고 있는 정합용 커패시터(C1,C3)의 정전 용량치를 조정하면, 송신 회로부의 동작 중심 주파수를 목적 주파수에 맞출 수 있다. 그리고, 중심 전극(21)의 양 단 사이를 커패시터로 전기적으로 접속하는 구조가 아니기 때문에, 리드 선 등에 수반하는 불필요한 기생 인덕턴스 성분이 발생하지 않는다.

또한, 중심 전극(21∼23)의 전기장은 1/2 파장으로 설정하는 것이 바람직하다. 평형형 포트 1의 중심 전극(21)의 전기장이 1/2 파장으로 설정되어 있으면, 중심 전극(21)의 양 단의 접속부(26,27) 사이의 임피던스가 무한대가 되고, 평형형 전송 선로 간에 삽입되는 리액턴스가 무한대가 된다. 즉, 중심 전극(21)에 정합용 커패시터를 접속할 필요가 없어진다. 또한, 평형형 전송 선로 사이에 삽입되는 리액턴스가 무한대에 가까운 상태가 되면, 정합용 커패시터에 의한 임피던스의 변환의 정도가 작아도 되기 때문에 아이솔레이터의 동작 대역도 광대역이 된다.

평형형 입력 포트 1의 중심 전극(21a)의 전극 폭을 다른 중심 전극(22,23)의 전극 폭과 다르게 함으로써, 푸시풀 증폭기(31)와의 사이에 최적의 임피던스 정합을 얻을 수 있다. 특히, 푸시풀 증폭기(31)의 임피던스가 낮은 경우에는 도 6에 나타낸 아이솔레이터(1a)와 같이, 평형형 입력 포트 1의 중심 전극(21a)의 전극 폭을 다른 중심 전극(22,23)의 전극 폭보다 두껍게 한다. 이에 따라, 중심 전극(21a)에서의 도체 손실이 줄고, 저 삽입 손실의 아이솔레이터(1a)를 얻을 수 있다.

또한, 푸시풀 증폭기(31)는 그 성질로서, 2배 고조파의 발생이 적다(예:기본파 비율로 -40에서 -50㏈ 정도). 따라서, 오히려 3배 고조파(기본파 비율로 -40㏈ 정도)의 억압이 과제가 된다. 한편, 아이솔레이터(1)는 3배 고조파를 억압하는 능력이 크다. 따라서, 푸시풀 증폭기(31)와 아이솔레이터(1)를 조합함으로써, 2배 및 3배의 고조파를 필터나 발룬을 부가하지 않고, 여유롭게 기본파 비율로 -60㏈ 이하로 억제할 수 있게 된다.

표 1은 푸시풀 증폭기(31)와 이이솔레이터(1)를 조합시켰을 때의 2배, 3배 고조파의 억압도 및 삽입 손실을 측정한 결과를 나타낸 것이다. 비교를 위하여, 불평형 증폭기와 종래형 아이솔레이터를 조합한 경우, 및 불평형 증폭기와 종래형 아이솔레이터와 로우패스 필터를 조합한 경우의 각각의 측정 결과도 함께 나타낸다. 이와 같이 불필요한 고조파의 발사를 방지하고, 비용이나 크기 및 중량을 감소시켜, 삽입 손실의 감소에 의해 통신기를 저소비 전력 타입으로 실현할 수 있다. 이동 통신기에 있어서는 소형·경량, 저가격, 전지구동 시간의 장기화를 실현한다.

[제 2 실시형태, 도 7 및 도 8]

도 7은 제 2 실시형태의 아이솔레이터(41)의 내부 전기적 접속 상태를 나타내는 것이다. 정합용 커패시터(C2,C4)는 핫측 커패시터 전극이 중심 전극(22,23)의 접속부(28,29)에 각각 솔더링되고, 콜드측 커패시터 전극이 접지 인출 전극부(17a)에 각각 솔더링되어 있다. 정합용 커패시터(C5)는 하면의 커패시터 전극이 중심 전극(21)의 한 쪽의 접속부(26)에 솔더링되고, 상면의 커패시터 전극이 리드선(42)을 개재하여 중심 전극(21)의 다른 쪽의 접속부(27)에 전기적으로 접속되어 있다.

저항(R)의 한 쪽은 중심 전극(23)의 접속부(29)를 개재하여 정합용커패시터(C4)의 핫측 커패시터 전극에 접속되고, 다른 쪽은 접지 인출 전극부(17a)에 접속되어 있다.

도 8은 이 아이솔레이터(41)를 휴대 전화(40a)의 송신 회로부에 끼워넣은 경우의 전기 회로도이다. 도 8에 있어서, 45는 분포 정수 선로(스트립 라인)(46,47)와 저항(48)을 구비한 전력 분포기이다. 아이솔레이터(41)의 중심 전극(21)의 양단부(구체적으로는 접속부(26,27))는 급전단으로 하고, 이 중심 전극(21)에 접속되어 있는 입력 포트 1은 평형형 입력 포트이다. 이 아이솔레이터(41)의 중심 전극(21)에 접속되어 있는 평형형 입력 포트 1은 푸시풀 증폭기(31)의 평형 출력측에 전기적으로 접속되어 있다. 또한, 푸시풀 증폭기(31)의 한 쪽의 증폭기(33)에는 상 변환기(phase converter)(33a)가 직렬로 접속되어 있다.

이 아이솔레이터(41)는 발룬이나 하아브리드 등을 개재하지 않고, 푸시풀 증폭기(31)(평형 출력 회로)의 출력측에 접속할 수 있다. 따라서, 송신 회로부를 소형화, 저비용화할 수 있다. 또한, 발룬이나 하이브리드 등을 생략할 수 있기 때문에, 삽입 손실이나 불필요한 복사가 적고, 사용 가능한 주파수 대역이 넓은 휴대 전화(40a)를 얻을 수 있다.

또한, 평형형 입력 포트 1의 중심 전극(21)의 양 단 사이를 전기적으로 접속하고 있는 정합용 커패시터(C5)의 정전 용량치를 조정하면, 송신 회로부의 동작 중심 주파수를 목적 주파수에 맞출 수가 있다.

[제 3 실시형태, 도 9]

도 9는 제 3 실시형태의 아이솔레이터(51)를 휴대 전화(40b)의 송신 회로부에끼워넣은 경우의 전기 회로도이다. 도 9에 있어서, 53은 분포 정수 선로(스트립 라인)(54∼57)를 구비한 하이브리드, 58은 종단 저항이다. 아이솔레이터(51)의 중심 전극(21)의 양 단부(구체적으로는 접속부(26,27))는 급전단으로 하고, 이 중심 전극(21)에 접속되어 있는 입력 포트 1은 평형형 입력 포트이다. 이 아이솔레이터(51)는 중심 전극(21)에 정합용 커패시터를 접속하고 있지 않아 소형화에 적합하다.

[제 4∼제 9 실시형태, 도 10∼도 15]

도 10은 제 4 실시형태의 아이솔레이터(61)의 전기 등가 회로도이다. 이 아이솔레이터(61)는 중심 전극(21)의 양 단부를 급전단으로 하고, 이 중심 전극(21)에 접속되어 있는 포트 1을 평형형 입력 포트로 한다. 중심 전극(21)의 양 단부 사이에는 정합용 커패시터(C5)가 전기적으로 접속되어 있고, 중심 전극(21)의 각각의 단부에는 정합용 커패시터(C6,C7)가 전기적으로 직렬로 접속되어 있다. 이들 정합용 커패시터(C5∼C7)의 정전 용량치를 적절하게 조정함으로써, 송신 회로부의 동작 중심 주파수를 목적 주파수에 맞출 수가 있다. 게다가, 출력 임피던스가 50Ω에서 대폭 떨어져 있는 평형 출력 회로에 임피던스 정합을 이룰 수 있다.

또한, 도 11은 제 5 실시형태의 아이솔레이터(71)의 전기 등가 회로도이다. 이 아이솔레이터(71)는 양 단부를 급전단으로 한 중심 전극(21)의 각각의 단부와 접지와의 사이에 정합용 커패시터(C1,C3)가 전기적으로 접속됨과 동시에, 중심 전극(21)의 각각의 단부에는 정합용 커패시터(C6,C7)가 전기적으로 직렬로 접속되어 있다. 이들 정합용 커패시터(C1,C3,C6,C7)의 정전 용량치를 적절하게 조정함으로써, 송신 회로부의 동작 중심 주파수를 목적 주파수에 맞출 수가 있다. 게다가, 출력 임피던스가 50Ω에서 대폭 떨어져 있는 평형 출력 회로에 임피던스 정합을 이룰 수 있다.

또한, 도 12은 제 6 실시형태의 아이솔레이터(81)의 전기 등가 회로도이다. 이 아이솔레이터(81)는 양 단부를 급전단으로 한 중심 전극(21)의 각각의 단부와 평형 입력 단자(14,15)와의 사이에 정합용 커패시터(C6,C7)가 전기적으로 접속되어 있다. 이들 정합용 커패시터(C6,C7)의 정전 용량치를 적절하게 조정함으로써, 출력 임피던스가 낮은(예를 들어, 10Ω 이하) 평형 출력 회로에 임피던스 정합을 이룰 수 있다.

또한, 도 13은 제 7 실시형태의 아이솔레이터(91)의 전기 등가 회로도이다. 이 아이솔레이터(91)는 양 단부를 급전단으로 한 중심 전극(21)의 각각의 단부와 평형 입력 단자(14,15)와의 사이에 정합용 커패시터(C6,C7)가 전기적으로 접속됨과 동시에, 평형 입력 단자(14,15)와의 사이에 정합용 커패시터(C5)가 전기적으로 접속되어 있다. 이들 정합용 커패시터(C5∼C7)의 정전 용량치를 적절하게 조정함으로써, 송신 회로부의 동작 중심 주파수를 목적 주파수에 맞출 수가 있다. 게다가, 출력 임피던스가 50Ω에서 대폭 떨어져 있는 평형 출력 회로에 임피던스 정합을 이룰 수 있다.

또한, 도 14는 제 8 실시형태의 아이솔레이터(101)의 전기 등가 회로도이다. 이 아이솔레이터(101)는 평형 입력 단자(14,15)와의 사이에 정합용 커패시터(C8)가 전기적으로 접속된 것 이외에는 도 10에 나타낸 제 4 실시형태의 아이솔레이터(61)와 동일하다. 도 15는 제 9 실시형태의 아이솔레이터(111)의 전기 등가 회로도이다. 이 아이솔레이터(111)는 평형 입력 단자(14,15)와의 사이에 정합용 커패시터(C8)가 전기적으로 접속된 것 이외에는 도 11에 나타낸 제 5 실시형태의 아이솔레이터(71)와 동일하다.

[그 외 실시형태]

본 발명에 따른 비가역 회로 소자 및 통신 장치는 상기 실시형태에 한정되는 것이 아니라, 그 요지의 범위내에서 여러 가지로 변경할 수 있다. 예를 들어, 상기 실시형태에서는 1포트를 종단한 집중 정수형 아이솔레이터의 경우에 대하여 설명하였는데, 본 발명은 3포트 집중 정수형 서큘레이터 등의 다른 고주파 부품에도 적용할 수 있다.

또한, 중심 전극이나 정합용 커패시터 등은 유전체 기판이나 자성체 기판의 표면에 패턴 인쇄 등의 방법으로 형성한 것이어도 되고, 유전체 시트나 자성체 시트를 적층하여 구성한 다층 기판의 내부에 패턴 인쇄 등의 방법으로 적층 배치한 것이어도 된다. 자성체 기판이나 자성체 시트를 적층하여 구성한 자성체 다층 기판에 중심 전극을 형성한 경우에는 페라이트와 중심 전극이 일체화된 구조가 얻어진다.

또한, 본 발명에 따른 통신 장치는 상기 실시형태에 한정되지 않는다. 예를 들어, 도 16은 제 1 실시형태의 아이솔레이터(1)를 휴대 전화(40c)의 송신 회로부에 끼워넣은 경우의 전기 회로도이다. 도 16에 있어서, Vcc는 전원 단자, 121은 FET(트랜지스터이어도 된다), 123과 124는 임피던스 소자(예를 들어, 저항기), 125와 126은 커패시터, 31은 180도의 위상차로 동작하는 한 쌍의 증폭기(32,33)를 구비한 푸시풀 증폭기, 34는 안테나 스위치, 35는 안테나 소자이다.

아이솔레이터(1)의 중심 전극(21)의 양 단부(구체적으로는 접속부(26,27))는 급전단으로 하고, 이 중심 전극(21)에 접속되어 있는 입력 포트 1은 평형형 입력 포트이다. 이 아이솔레이터(1)의 중심 전극(21)에 접속되어 있는 평형형 입력 포트 1은 푸시풀 증폭기(31)의 평형 출력측에 전기적으로 접속되어 있다. 아이솔레이터(1)의 중심 전극(22)에 접속되어 있는 출력 포트 2는 불평형형 출력 포트이다. 이 불평형형 출력 포트 2는 안테나 스위치(34)에 전기적으로 접속되어 있다. 아이솔레이터(1)의 중심 전극(23)에 접속되어 있는 포트 3은 종단 포트이다.

도 17은 제 1 실시형태의 아이솔레이터(1)를 휴대 전화(40d)의 송신 회로부에 끼워넣은 경우의 전기 회로도이다. 도 17에 있어서, 131은 평형형 믹서, 132는 평형 형 필터(예를 들어, 표면 탄성파 필터), 133은 평형형 증폭기, 31은 180도 위상차로 동작하는 한 쌍의 증폭기(32,33)를 구비한 푸시풀 증폭기, 134는 안테나 공용기(듀플렉서), 35는 안테나 소자이다. 평형형 믹서(131)는 변조파(Modulation Signal) 또는 변조 신호(Modulated RF Signal)와, 반송파(Carrier Wave) 또는 국부 발진파(Lacal Signal)를 혼합한다.

이상의 설명으로부터 명확한 바와 같이, 본 발명에 의하면 복수의 중심 전극에 각각 접속되어 있는 복수의 포트 중, 적어도 하나의 포트가 평형형 포트이기 때문에, 비가역 회로 소자를 평형 출력 회로의 출력측에 접속할 때, 발룬이나 하이브리드 등을 개재하지 않고 접속할 수 있다. 또한, 평형형 포트의 중심 전극의 전극폭을 남은 중심 전극의 전극 폭과 다르게 함으로써, 비가역 회로 소자와 평형 출력 회로와의 사이에서 최적 임피던스 정합을 얻을 수 있다. 특히, 평형 출력 회로의 임피던스가 낮은 경우에는 평형형 포트의 중심 전극의 전극 폭을 남은 중심 전극의 전극 폭보다 두껍게 함으로써, 중심 전극에서의 도체손실이 줄고, 저삽입 손실의 비가역 회로 소자를 얻을 수 있다. 그 결과, 제조 비용이나 삽입 손실 또는 불필요한 복사가 억제되어, 소형이며 우수한 주파수 특성을 갖는 통신 장치가 얻어진다.

또한, 평형형 증폭기와 본 발명에 따른 평형 입력형 아이솔레이터를 조합시킴으로써, 필터나 발룬을 부가하지 않고, 2배 고조파나 3배 고조파를 여유롭게 기본파 비율로 -60㏈ 이하로 억제할 수 있게 된다. 이와 같이 하여 불필요한 고조파의 발사를 방지할 수 있고, 비용이나 크기 및 중량을 감소시켜서, 삽입 손실의 감소에 의해 통신기를 저소비 전력 타입으로 할 수 있다. 이동 통신기에 있어서는 소형·경량, 저가격, 전지 구동 시간의 장기화를 실현할 수 있다.

Claims (12)

1. 복수의 포트를 가지고 있는 비가역 회로 소자로서,

   영구 자석; 상기 영구 자석에 의해 직류 자계가 인가되는 페라이트; 상기 페라이트에 배치된 복수의 중심 전극; 을 구비하고,

   상기 복수의 중심 전극에 각각 접속되어 있는 복수의 포트 중, 적어도 하나의 포트가 평형형 포트인 것을 특징으로 하는 비가역 회로 소자.
2. 제 1항에 있어서, 상기 평형형 포트의 중심 전극의 양 단부를 급전단으로 한 것을 특징으로 하는 비가역 회로 소자.
3. 제 1항에 있어서, 상기 평형형 포트의 중심 전극의 양 단에 각각 정합용 커패시터를 전기적으로 직렬로 접속한 것을 특징으로 하는 비가역 회로 소자.
4. 제 1항에 있어서, 상기 평형형 포트의 중심 전극의 양 단 사이를 정합용 커패시터로 전기적으로 접속한 것을 특징으로 하는 비가역 회로 소자.
5. 제 1항에 있어서, 상기 평형형 포트의 중심 전극의 각 단과 접지와의 사이를 각각 정합용 커패시터로 전기적으로 접속한 것을 특징으로 하는 비가역 회로 소자.
6. 제 4항에 있어서, 상기 평형형 포트의 중심 전극의 양 단이, 각각 정합용 커패시터를 개재하여 평형 입출력 단자에 전기적으로 접속되어 있는 것을 특징으로 하는 비가역 회로 소자.
7. 제 6항에 있어서, 상기 평형 입출력 단자 사이를 정합용 커패시터로 전기적으로 접속한 것을 특징으로 하는 비가역 회로 소자.
8. 제 6항에 있어서, 상기 평형 입출력 단자의 각각과 접지와의 사이를 정합용 커패시터로 전기적으로 접속한 것을 특징으로 하는 비가역 회로 소자.
9. 제 1항에 있어서, 상기 중심 전극의 전기장이 1/2파장인 것을 특징으로 하는 비가역 회로 소자.
10. 제 1항에 있어서, 상기 평형형 포트의 중심 전극의 전극 폭이 남은 중심 전극의 전극 폭과 다른 것을 특징으로 하는 비가역 회로 소자.
11. 제 10항에 있어서, 상기 평형형 포트의 중심 전극의 전극 폭이 남은 중심 전극의 전극 폭보다 두꺼운 것을 특징으로 하는 비가역 회로 소자.
12. 180도의 위상차로 구동되는 한 쌍의 증폭기; 상기 한 쌍의 증폭기의 출력측에평형형 포트를 접속한 제 1항에 기재된 비가역 회로 소자; 를 포함하는 것을 특징으로 하는 통신 장치.