KR20020061032A - 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법 - Google Patents

정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법 Download PDF

Info

Publication number
KR20020061032A
KR20020061032A KR1020010001733A KR20010001733A KR20020061032A KR 20020061032 A KR20020061032 A KR 20020061032A KR 1020010001733 A KR1020010001733 A KR 1020010001733A KR 20010001733 A KR20010001733 A KR 20010001733A KR 20020061032 A KR20020061032 A KR 20020061032A
Authority
KR
South Korea
Prior art keywords
mark
mesa
pattern
alignment
unit
Prior art date
Application number
KR1020010001733A
Other languages
English (en)
Other versions
KR100500469B1 (ko
Inventor
송원
김성일
한상일
이창훈
김정희
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0001733A priority Critical patent/KR100500469B1/ko
Priority to JP2001215049A priority patent/JP5190165B2/ja
Priority to US09/906,306 priority patent/US6667253B2/en
Publication of KR20020061032A publication Critical patent/KR20020061032A/ko
Priority to US10/690,105 priority patent/US6888261B2/en
Application granted granted Critical
Publication of KR100500469B1 publication Critical patent/KR100500469B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

본 발명은 정렬시스템에 대응하여 웨이퍼를 정렬 위치시키도록 하기 위한 정렬마크와 이를 이용한 노광정렬시스템 및 그 정렬방법에 관한 것으로서, 이를 구현하기 위한 정렬마크는, 화학적 기계적 폴리싱 공정이 적용되는 층의 하부층 내에 메사 또는 트렌치 형상의 단위마크가 소정 간격으로 복수개 배열되어 정렬 공정시 정렬신호를 형성하는 정렬마크에 있어서, 상기 단위마크 내에 화학적 기계적 폴리싱 공정시 디싱 현상을 방지하기 위한 정도의 밀도로 적어도 하나 이상의 메사 또는 트렌치 패턴이 인라인 배열되어 이루어진다. 이에 따르면 종래 정렬마크의 각 단위마크 범위 내에 메사 또는 트렌치 패턴이 배열되어 조사되는 소정 파장의 광과 다른 파장의 광에 대응하여 세분하여 각각의 정렬 위치가 검출하게 됨으로써 종래의 정렬시스템을 호환할 수 있을 뿐 아니라 보다 향상된 정확도로 신뢰도가 향상되며, 화학적 기계적 폴리싱 공정에 대응하여 충분한 밀도를 이루어 디싱 현상이 방지되는 등의 효과가 있다.

Description

정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법{alignment mark, alignment system using ter same and alignment method thereof}
본 발명은 노광 정렬시스템의 마스크에 대응하여 웨이퍼를 정렬 위치시키도록 하기 위한 정렬마크 및 이를 이용하는 정렬방법에 관한 것이다.
일반적으로 반도체장치는 웨이퍼 상에 사진, 식각, 확산, 금속증착 등의 공정을 선택적이고도 반복적으로 수행하여 적어도 하나 이상의 회로 패턴층을 적층 형성함으로써 이루어지고, 이들 공정 중 회로 패턴층의 적층은 이전 단계에서 형성된 회로 패턴층에 대하여 정확히 정렬될 것이 요구된다.
상술한 웨이퍼의 정렬 관계는, 통상 웨이퍼 상의 필드 영역(exposurefield:EFn) 또는 스크라이브 라인(scribe line:SCL) 상에 형성된 정렬마크에 소정 광을 조사하여 정렬마크로부터의 회절광을 광전기적 신호(photoelectric signal)로 검출함으로써 웨이퍼의 위치 상태를 확인하고, 이것을 정렬수단을 이용하여 설정된 기준 위치에 대응하도록 웨이퍼를 정렬 위치시킴으로써 이루어진다.
이렇게 사용되는 정렬마크의 종래 기술에 있어서, 도 1a 내지 도 2b에 도시된 정렬마크는 적색 레이저광(633㎚)을 사용하는 TTL(through the lens)방식의 필드 이미지 정렬(field image alignment) 시스템에 사용되는 것으로서, 일반적으로 기준 위치의 양측에 복수개 단위마크가 배열된 패턴으로 형성된다.
도 1에 도시된 정렬마크의 단위마크는, 그 폭(t)이 6∼8.5㎛ 정도로 형성되고, 그 길이(ℓ)는 약 30∼40㎛로 장방형 형상으로 형성되며, 이들 단위마크 사이의 간격(Q)은 통상 복수개가 배열되는 방향의 단위마크 폭(t)과 유사하도록 6∼8.5㎛ 정도로 형성되며, 그 피치(P)는 12∼17㎛로 형성된다.
이러한 정렬마크는, 각 공정을 수행하는 과정에서 공정의 영향으로 변형되거나 금속층을 포함한 공정층이 정렬마크를 커버하게 될 경우, 도 3에 도시된 바와 같이, 좌·우 양측이 상호 비대칭을 이루는 경우가 발생되고, 이것은 도 4에 도시된 신호파형(콘트라스트)에 의한 검출위치 관계를 나타낸 그래프에서와 같이 그 위치 검출의 오차범위(d)를 갖게 한다.
또한, 상술한 단위마크는, 화학적 기계적 폴리싱(chemical - mechanical polishing:CMP) 공정시 그 길이 방향 중심 부위가, 도 5 또는 도 6에 도시된 바와 같이, 양측 단부 부위에 비교하여 함몰되는 디싱(dishing) 현상이 발생되고, 이것은 도 7에 도시된 콘트라스트 의한 검출위치 관계를 나타낸 그래프에와 같이, 그 정렬마크에 의한 위치 검출의 오차범위(d')를 갖게 된다.
이러한 문제를 개선하기 위한 노력으로 대한민국 공개특허 10-2000-47405호, 일본국 특개평5-205995호, 일본국 특개평7-142379호에 개시된 바 있으나, 이들 인용예의 정렬마크는 종래의 장방형 형상의 단위마크 배열 패턴을 매트릭스 형상 등으로 변경시키는 것으로서, 종래의 정렬마크에 대한 정렬시스템을 호환하여 사용할 수 없을 뿐 아니라 새로운 정렬시스템을 요구하게 된다.
또한, 이들 인용예에 의한 정렬마크의 정렬 위치측정은, 단순히 도포되는 포토레지스트의 감광성이 없는 소정 단일 파장의 광을 사용하는 것으로서, 그 정밀도의 미약함에 따른 검출의 신뢰도가 저하되는 문제가 있었다.
본 발명자는 웨이퍼의 정렬에 대한 기존의 정렬시스템을 호환하여 사용할 수 있도록 함과 동시에 그 정렬 위치의 검출에 대한 신뢰도를 보다 향상시키도록 하기 위하여 본 발명을 착안하게 되었다.
본 발명의 목적은, 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 종래의 정렬시스템을 호환하여 사용할 수 있도록 함과 동시에 정렬마크를 구성하는 각 단위마크에 대하여 다른 파장의 광을 통한 세분된 회절차광수의 검출신호를 갖도록 메사 또는 트렌치 패턴을 더 형성토록 함으로써 그 정확도를 보다 향상시키고 그에 따른 정렬 위치의 검출 신뢰도를 높여 보다 정확하게 정렬할 수 있도록 하는정렬마크 및 이를 이용한 정렬방법을 제공함에 있다.
또한, 화학적 기계적 폴리싱 공정에 대응하여 디싱 현상 및 그에 다른 정렬 위치의 오차를 방지할 수 있도록 하는 정렬마크 및 이를 이용한 정렬방법을 제공함에 있다.
도 1a 내지 도 2b는 일반적인 정렬마크의 일 예를 나타낸 부분 절취 사시도이다.
도 3은 공정 과정에서 도 1a 내지 도 2b에 도시된 단위마크를 폭 방향으로 절단하여 나타낸 단면도이다.
도 4는 도 3에 도시된 단위마크의 형상에 따른 콘트라스트의 오차범위 관계를 나타낸 그래프이다.
도 5는 CMP 공정 이후의 도 1a 내지 도 2b에 도시된 각 단위마크 부위의 길이 방향으로 절단하여 나타낸 단면도이다.
도 6은 CMP 공정 이후의 도 1a 내지 도 2b에 도시된 각 단위마크 부위의 폭 방향으로 절단하여 나타낸 단면도이다.
도 7은 도 6에 도시된 단위마크의 형상에 따른 콘트라스트의 오차 범위 관계를 나타낸 그래프이다.
도 8a 내지 도 9b는 본 발명에 따른 정렬마크의 일 예를 나타낸 부분 절취 사시도이다.
도 10a 내지 도 10c는 본 발명에 따른 메사 형상의 각 단위마크의 세분된 회절차광에 대한 제 1, 2 프로브광의 조사에 따른 콘트라스트를 나타낸 그래프이다.
도 11a 내지 도 11c는 본 발명에 따른 트렌치 형상의 각 단위마크의 세분된 회절차광에 대한 제 1, 2 프로브광의 조사에 따른 콘트라스트를 나타낸 그래프이다.
도 12a 내지 도 14b는 단위마크에 대한 제 1 프로브광의 측정 오차 범위와 각 단위마크를 복수의 회절차광수로 세분하는 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 측정 오차 범위 관계와 각 실시예의 얼라이먼트 재현성에 따른 측정값 범위를 나타낸 그래프이다.
상기 목적을 달성하기 위한 본 발명에 따른 정렬마크는, 화학적 기계적 폴리싱 공정이 적용되는 층의 하부층 내에 메사 또는 트렌치 형상의 단위마크가 소정 간격으로 복수개 배열되어 정렬 공정시 정렬신호를 형성하는 정렬마크에 있어서, 상기 단위마크 내에 화학적 기계적 폴리싱 공정시 디싱 현상을 방지하기 위한 정도의 밀도로 적어도 하나 이상의 메사 또는 트렌치 패턴이 인라인 배열되어 이루어진다.
그리고, 상기 메사 패턴은 상기 트렌치 형상의 단위마크 내에 소정 피치를 갖도록 형성하고, 상기 트렌치 패턴은 상기 메사 형상의 단위마크 내에 소정 피치를 갖도록 형성되어 각 단위마크에 대한 정렬신호를 적어도 세 개 이상의 회절차광수로 세분하도록 함이 바람직하다.
또한, 상기 단위마크가 소정 폭과 길이를 갖는 장방형 형상인 것에 대하여 상기 메사 패턴 또는 트렌치 패턴은, 그 길이가 상기 단위마크의 길이 방향에 나란하고, 상기 메사 또는 트렌치 패턴의 배열은 상기 단위마크의 폭 방향으로 인라인 배열토록 함이 바람직하다.
한편, 상기 메사 또는 트렌치 패턴의 패턴피치(P')는, 상기 단위마크간의 피치(P)와, 주사되는 소정 레이저광의 파장(λ)과, 회절각(θ) 및 단위마크에 대한 회절차광수(n)의 상관 관계인 회절공식(Psinθ=nλ)에서, 상기 단위마크간의 피치(P)를 기준하여 상기 메사 또는 트렌치 패턴 개수(n')에 조사되는 다른 레이저광의 파장(λ')에 의한 회절차광수(2n'+1)와 메사 또는 트렌치 패턴에 의한 패턴피치(P')와의 관계는, P'=P/(2n'+1)(n'은 자연수)의 관계식으로 설정되어 이루어진다.
또한, 메사 또는 트렌치 패턴의 폭(t')과 패턴피치(P')는, 상기 단위마크간의 피치(P)를 7.9∼8.2㎛로 할 때, 상기 회절차광수(2n'+1)를 세 개로 형성할 경우에 그 폭(t')을 2.65∼2.67㎛로, 패턴피치(P')는 5∼5.4㎛로 형성하고, 상기 회절차광수(2n'+1)를 다섯 개로 형성할 경우에 그 폭(t')을 1.59∼1.61㎛로, 패턴피치(P')는 3.1∼3.3㎛로 형성하며, 상기 회절차광수(2n'+1)를 일곱 개로 형성할 경우에 그 폭(t')을 1.13∼1.15㎛로, 패턴피치(P')는 2.27∼2.29㎛로 형성함이 바람직하다.
상기 목적을 달성하기 위한 본 발명에 따른 정렬방법은, 메사 또는 트렌치 형상의 각 단위마크 상에 역상을 이루는 메사 또는 트렌치 패턴을 인라인 배열토록 형성하고, 상기 단위마크에 대한 제 1 프로브광 조사수단과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광 조사수단을 구비하여, 배열되는 상기 각 단위마크에 대하여 제 1 프로브광을 조사하여 각 단위마크 부분과 비마크 부분에 의한 콘트라스트를 확인하는 단계와; 상기 각 단위마크에 대하여 제 2 프로브광을 조사하여 각단위마크 내의 메사 또는 트렌치 패턴의 형성 부위와 형성되지 않은 부위에 의한 콘트라스트를 확인하는 단계; 및 상기 제 1, 제 2 프로브광에 따른 각 콘트라스트 측정값을 통해 마크중심 위치를 결정하는 단계;를 포함하여 이루어진다.
또한, 제 1 프로브광은, 웨이퍼 상에 도포되는 포토레지스트를 감광시키지 않는 633㎚ 파장대의 적색레이저광을 사용함이 바람직하고, 제 2 프로브광은 웨이퍼 상에 도포되는 포토레지스트를 감광시키지 않는 532㎚ 파장대의 녹색레이저광을 사용함이 바람직하다.
한편, 상기 마크중심 위치의 결정은, 상기 단위마크에 대한 제 1 프로브광의 조사에 따른 콘트라스트 측정값과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정값 중 최대의 콘트라스트 측정값을 기준하여 결정하는 것을 특징으로 한다.
또한, 상기 마크중심 위치의 결정은, 상기 단위마크에 대한 제 1 프로브광의 조사에 따른 콘트라스트 측정값과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정 평균값을 기준하여 결정하는 것을 특징으로 한다.
그리고, 상기 마크중심 위치의 결정은, 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 최대 콘트라스트 측정값만을 기준하여 결정할 수 있고, 또는 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정 평균값만을 기준하여 결정할 수도 있다.
이하, 본 발명의 일 실시예에 따른 정렬마크와 이를 이용한 정렬시스템 및그 정렬방법에 대하여 첨부된 도면을 참조하여 설명하기로 한다.
도 8a 내지 도 11c는 본 발명에 따른 정렬마크의 일 예를 나타낸 부분 절취 사시도와 이에 대하여 제 1, 제 2 프로브광의 조사에 따른 콘트라스트를 나타낸 그래프이고, 도 12a 내지 도 14b는 단위마크에 대한 제 1 프로브광의 측정 오차 범위와 각 단위마크를 복수의 회절차광수로 세분하는 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 측정 오차 범위 관계와 각 실시예의 얼라이먼트 재현성에 따른 측정값 범위를 나타낸 그래프로서, 종래와 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
본 발명에 따른 정렬마크는, 도 8a 내지 도 9b에 도시된 바와 같이, 웨이퍼(W)의 화학적 기계적 폴리싱 공정이 적용되는 층의 하부층 즉, 반도체기판 또는 절연층 상에 메사 또는 트렌치 형상의 단위마크가 소정 간격으로 복수개 배열되어 정렬마크를 이룬다.
또한, 상술한 각 단위마크의 형상과 배열은 노광정렬시스템으로부터 조사되는 각 파장대의 회절 시킴으로써 정렬 공정시 정렬신호를 형성하게 된다.
이러한 정렬마크에 대하여 소정 광을 조사하는 본 발명에 따른 노광정렬시스템에는, 정렬마크에 대하여 633㎚ 파장대의 적색광과 532㎚ 파장대의 녹색광을 포함한 적어도 두 개 이상의 광을 선택적으로 조사할 수 있도록 하는 광원수단이 구비된다.
여기서, 상술한 광원수단에 의해 제공되는 광은 레이저광을 사용하는 것으로 설명하기로 하고, 633㎚ 파장대의 적색광을 편의상 제 1 프로브광, 532㎚ 파장대의녹색광을 제 2 프로브광이라 명명하기로 한다.
한편, 상술한 정렬마크에 있어서, 각 단위마크 내에는, 도 8a 내지 도 9b에 도시된 바와 같이, 화학적 기계적 폴리싱 공정시 디싱 현상을 방지할 수 있는 정도의 밀도로 각 단위마크의 메사 또는 트렌치 형상의 역상을 이루는 적어도 하나 이상(n')의 메사 패턴(M) 또는 트렌치 패턴(T)이 인라인 배열되어 이루어진다.
그리고, 상기 메사 패턴(M)은, 도 8b 또는 도 9b에 도시된 바와 같이, 트렌치 형상의 단위마크 내에 소정 피치(P')로 역상을 이루며 형성되고, 트렌치 패턴(T)은, 도 8a 또는 도 9a에 도시된 바와 같이, 메사 형상의 단위마크 내에 소정 피치(P')로 역상을 이루며 형성되며, 각 단위마크에 대한 정렬신호를 적어도 세 개 이상의 회절차광수(2n'+1)로 세분하게 된다.
또한, 상술한 각 단위마크의 형상이 소정 폭과 길이를 갖는 장방형 형상인 것에 대하여 메사 패턴(M) 또는 트렌치 패턴(T)은, 도 8a 내지 도 9b에 도시된 바와 같이, 그 길이 방향이 대응하는 단위마크의 길이 방향과 평행을 이루며, 이들 단위마크의 폭 방향으로 인라인 배열되어 형성된다.
여기서, 상술한 메사 패턴(M) 또는 트렌치 패턴(T)의 패턴피치(P')는, 단위마크간의 피치(P)와, 주사되는 소정 레이저광의 파장(λ)과, 회절각(θ) 및 회절차광수(n)의 상관 관계인 회절공식(Psinθ=nλ)에서, 단위마크간의 피치(P)를 기준하여 메사 패턴(M) 또는 트렌치 패턴(T) 개수(n')에 조사되는 제 2 프로브광의 파장(λ')에 의한 회절차광수(2n'+1)와 메사 패턴(M) 또는 트렌치 패턴(T)에 의한 패턴피치(P')와의 관계식 P'=P/(2n'+1)±0.05㎛(n'은 자연수)을 통해 설정된다.
또한, 메사 패턴(M) 또는 트렌치 패턴(T)의 폭(t')과 패턴피치(P')는, 단위마크간의 피치(P)를 7.9∼8.2㎛로 할 때, 회절차광수(2n'+1)를 세 개로 형성할 경우에 그 폭(t')을 2.65∼2.67㎛로, 패턴피치(P')는 5∼5.4㎛로 형성하고, 회절차광수(2n'+1)를 다섯 개로 형성할 경우에 그 폭(t')을 1.59∼1.61㎛로, 패턴피치(P')는 3.1∼3.3㎛로 형성하며, 회절차광수(2n'+1)를 일곱 개로 형성할 경우에 그 폭(t')을 1.13∼1.15㎛로, 패턴피치(P')는 2.27∼2.29㎛로 형성된다.
이에 따라 도 8a 내지 도 9b의 각 단위마크에 대하여 제 1 프로브광을 조사하게 되면, 각각에 대한 도 10a 내지 도 10c에 도시된 그래프에서와 같이, 각각의 콘트라스트 측정값을 얻게 된다.
그리고, 이에 대하여 제 2 프로브광을 조사하게 되면, 도 11a 내지 도 11c에 도시된 그래프에서와 같은, 메사 패턴(M) 또는 트렌치 패턴(T)의 콘트라스트 측정값을 얻을 수 있게 된다.
이러한 구성의 정렬마크를 기준하여 웨이퍼(W)를 정렬 위치시키는 과정은, 먼저 위치되는 웨이퍼(W)의 소정 부위 즉, 소정 위치의 필드 영역(EFn) 또는 그에 대한 스크라이브 라인(SCL) 상에 적어도 하나 이상의 단위마크가 배열되어 이루어진 정렬마크에 대하여 제 1 프로브광을 조사하게 된다.
이에 따라 상술한 각 단위마크에서 제 1 프로브광의 반사 회절을 통해 도 10a 내지 도 10c에 도시된 콘트라스트를 얻게 되고, 이들 콘트라스트 중 최대 측정값을 기준하여 마크중심을 설정토록 할 수 있으며, 또 이들 콘트라스트에 의한 각 마크중심 위치의 평균값으로 그 마크중심 위치를 설정토록 할 수 있다.
이에 따라 각 단위마크와 제 1 프로브광의 조사에 의해 측정되는 마크중심 위치의 설정은 다른 파장의 광 즉, 제 2 프로브광을 조사하기 위한 광원이 구비되지 않은 종래의 정렬시스템에 대응하여 그 정렬 과정을 수행할 수 있는 것이다.
이어 상술한 바와 같이, 각 단위마크 내의 메사 패턴(M) 또는 트렌치 패턴(T)에 대하여 제 2 프로브광을 조사하게 되고, 이때 각 메사 패턴(M) 또는 트렌치 패턴(T)에 의한 각각의 콘트라스트를 얻게 된다.
이렇게 얻어지는 콘트라스트 중 최대의 측정값을 기준하여 마크중심을 설정토록 할 수 있으며, 또 이들 콘트라스트에 의한 각 마크중심 위치의 평균값으로 그 마크중심 위치를 설정토록 할 수 있다.
여기서, 상술한 각 단위마크(22a, 22b, 22c, 22d)에 대한 제 1 프로브광의 조사로 얻어진 각 콘트라스트와 메사 패턴(M) 또는 트렌치 패턴(T)에 대한 제 2 프로브광의 조사로 얻어진 각 콘트라스트 중 최대의 측정값을 기준하여 마크중심을 설정토록 할 수 있고, 또는 이들 각 콘트라스트가 지시하는 마크중심 위치를 평균하여 마크중심을 설정토록 할 수 있다.
이러한 관계에 있어서, 각 단위마크 내에 형성되는 메사 패턴(M) 또는 트렌치 패턴(T)에 대한 제 2 프로브광의 조사로 얻어지는 각 콘트라스트 중 최대 측정값을 기준하거나 이들 각 콘트라스트 지시하는 마크중심 위치의 평균을 기준하여 마크중심을 설정토록 함이 보다 바람직하다 할 것이다.
이렇게 얻어지는 콘트라스트에 의한 마크중심의 확인은, 도 12a 내지 도 14b에 도시된 바와 같이, 단위마크에 대한 제 1 프로브광의 측정 오차 범위와 각 단위마크를 복수의 회절차광수로 세분하는 메사 패턴(M) 또는 트렌치 패턴(T)에 대한 제 2 프로브광의 측정 오차 범위 관계 및 각 실시예의 얼라이먼트 재현성에 따른 측정값 범위는 제 1 프로브광에 의한 측정값 보다 메사 패턴(M) 또는 트렌치 패턴(T)에 의해 세분된 회절차광수(2n'+1)를 이용한 것이 그 정확도를 갖는 것을 알 수 있다.
도 12a는 종래의 단위마크 개수에 대한 제 1 프로브광 즉, 633㎚ 레드컬러 레이저광의 사용시 X축, Y축 및 회전 방향의 웨이퍼 정렬 위치 검출오차범위를 나타낸 것이고, 도 12b는 종래의 단위마크 개수에 대한 제 2 프로브광 즉, 532㎚ 그린컬러 레이저광의 사용시 X축, Y축 및 회전 방향의 웨이퍼 정렬 위치 검출오차범위를 나타낸 것이다.
이를 비교하면, 제 1 프로브광을 사용함에 있어서, 각 단위마크의 개수 즉, 회절차광수가 많을수록 웨이퍼 정렬 위치 검출의 오차범위가 감소하는 것을 알 수 있으며, 이것은 푸리에 변형규칙(Fourier transform)에 의한 아래의 수식에서 확인될 수 있다.
(수식)
x : 마크 중심거리, a : 측정오차 값
그러나, 도 3 또는 도 5의 종래 기술 설명에서와 같이, 각 단위마크의 형상이 전반적으로 왜곡된 상태로 측정될 경우 그 한계가 있으며, 각각의 단위마크에 대한 측정 오차 범위가 큰 관계로 그 검출을 신뢰하기 어렵다.
이에 반하여 제 1 프로브광보다 짧은 파장인 제 2 프로브광에 있어서는, 상술한 제 1 프로브광에 대한 검출과 마찬가지로 푸리에 변형규칙에 의해 단위마크의 개수에 의한 영향을 받게 되며, 또 각 단위마크에 대한 측정 오차 범위가 일정 범위 내에 있어 안정적인 검출 신뢰도를 얻게 된다.
그리고, 도 13a는 어느 하나의 단위마크에 본 발명에 따른 메사 패턴(M) 또는 트렌치 패턴(T)이 형성된 경우, 각 회절차광수에 따라 제 1 프로브광을 조사한 검출오차범위를 나타낸 것으로서, 메사 패턴(M) 또는 트렌치 패턴(T)에 의해 회절차광수가 세분되어 종래의 단위마크에 대한 검출오차범위에 비교하여 보다 안정적인 측정값을 얻을 수 있게 된다.
또한, 이러한 메사 패턴(M) 또는 트렌치 패턴(T)은 그 밀도에 의해 공정 수행에 의해 또는 CMP과정에서 그 형상이 손상됨이 감소되어 보다 안정적인 측정값을 얻게 됨을 알 수 있다.
이에 더하여 도 13b의 검출오차범위는 메사 패턴(M) 또는 트렌치 패턴(T)이 형성된 어느 하나의 단위마크에 대하여 제 2 프로브광을 조사함에 따라 얻어지는 측정값의 검출오차범위로서, 메사 패턴(M) 또는 트렌치 패턴(T)의 패턴피치(P')가 제 2 프로브광의 파장에 대응하는 관계식 P'=P/(2n'+1)으로 형성됨으로써 각 단위마크에 대한 보다 더 안정적인 측정값으로 검출오차범위를 줄이게 된다.
한편, 도 14a와 도 14b에 도시된 그래프는, 각각 종래의 제 1 프로브광을 이용하여 측정된 검출위치 분포와 본 발명에 따른 제 2 프로브광을 이용하여 측정된 검출위치의 분포 관계를 나타낸 것으로써 그 정렬 위치 측정에 따른 검출 신뢰도를확인할 수 있다.
여기서, 고려하여야 할 사항은 웨이퍼의 정렬 위치의 검출을 위한 각 단위마크에 대한 메사 패턴(M) 또는 트렌치 패턴(T)의 폭(t')과 그 패턴피치(P') 관계는, 이들 패턴(M, T) 사이의 간격(q)이 너무 작아 그 사이에 메탈 등이 충진될 경우, 또는 충진됨에 대응하여 CMP 과정 중 메사 패턴(M) 또는 트렌치 패턴(T)을 포함한 단위마크 가장자리 부위가 손상될 경우 등을 감안하여 충분한 사이 간격(q)과 밀도 즉, 패턴피치(P')를 이루도록 형성할 것이 요구된다.
이에 따른 가장 바람직한 메사 패턴(M) 또는 트렌치 패턴(T)간의 사이 간격 즉, 간격과 유사한 메사 패턴(M) 또는 트렌치 패턴(T)의 폭(t')과 패턴피치(P')는, 그 폭(t')을 1.13∼1.15㎛로, 패턴피치(P')는 2.27∼2.29㎛로 형성하여 증착되는 공정층이 그 사이에 충진되는 것을 방지토록 하고, 전반적으로 충진되는 것에 대하여는 CMP 과정에 대응하여 충분한 밀도를 이루도록 함이 바람직하다.
한편, 이러한 정렬마크에 대한 정렬시스템에는 각 단위마크에 대응하는 제 1 프로브광을 조사하는 광원과 메사 패턴(M) 또는 트렌치 패턴(T)에 대하여 제 2 프로브광을 조사하는 광원을 각각 구분되게 구비하여 형성될 수 있다.
또는 소정 광원으로부터의 광로 상에 상술한 제 1 프로브광의 파장대만이 통과하여 조사될 수 있는 광필터를 선택적으로 위치시키도록 하거나 상술한 제 2 프로브광의 파장대만이 통과하여 조사될 수 있는 다른 광필터를 선택적으로 위치시키도록 하는 방법으로 구현될 수 있다.
따라서, 본 발명에 의하면, 종래 정렬마크의 각 단위마크 범위 내에 메사 또는 트렌치 패턴이 배열되어 조사되는 소정 파장의 광과 다른 파장의 광을 선택적으로 사용할 수 있어 종래의 정렬시스템을 호환하여 사용할 수 있고, 메사 또는 트렌치 패턴의 배열에 의해 보다 세분된 회절차광수를 얻게 됨으로써 그 정확도의 향상으로 정렬 신뢰도가 향상되는 효과가 있다.
또한, 메사 도는 트렌치 패턴의 형성은, 단위마크를 화학적 기계적 폴리싱 공정에 대응하여 충분한 밀도로 형성됨에 의해 디싱 현상을 방지하게 되고, 보다 정확한 마크중심 위치를 구할 수 있는 등의 효과가 있다.
본 발명은 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims (14)

  1. 화학적 기계적 폴리싱 공정이 적용되는 층의 하부층 내에 메사 또는 트렌치 형상의 단위마크가 소정 간격으로 복수개 배열되어 정렬 공정시 정렬신호를 형성하는 정렬마크에 있어서,
    상기 단위마크 내에 화학적 기계적 폴리싱 공정시 디싱 현상을 방지하기 위한 정도의 밀도로 적어도 하나 이상의 메사 또는 트렌치 패턴이 인라인 배열되어 형성됨을 특징으로 하는 정렬마크.
  2. 제 1 항에 있어서,
    상기 메사 패턴은 상기 트렌치 형상의 단위마크 내에 소정 피치로 형성되고, 상기 트렌치 패턴은 상기 메사 형상의 단위마크 내에 소정 피치로 형성됨을 특징으로 하는 상기 정렬마크.
  3. 제 1 항에 있어서,
    상기 단위마크가 소정 폭과 길이를 갖는 장방형 형상인 것에 대하여 상기 메사 패턴 또는 트렌치 패턴은 그 길이가 상기 단위마크의 길이 방향에 나란하고, 상기 메사 또는 트렌치 패턴의 배열은 상기 단위마크의 폭 방향으로 인라인 배열토록형성됨을 특징으로 하는 상기 정렬마크.
  4. 제 1 항에 있어서,
    메사 또는 트렌치 패턴에 의한 패턴피치(P')는, 상기 단위마크간의 피치(P)와, 주사되는 제 1 프로브광의 파장(λ)과, 회절각(θ) 및 회절차광수(n)의 상관 관계인 회절공식(Psinθ=nλ)에서, 상기 단위마크간의 피치(P)를 기준하여 상기 메사 또는 트렌치 패턴 개수(n')와 이에 대하여 조사되는 제 2 프로브광의 파장(λ')과 그에 따른 회절차광수(2n'+1)의 상관 관계에 의한 P'=P/(2n'+1)±0.05㎛ 관계식으로 설정됨을 특징으로 하는 상기 정렬마크.
  5. 제 4 항에 있어서,
    메사 또는 트렌치 패턴의 폭(t')과 패턴피치(P')는, 상기 단위마크간의 피치(P)를 7.8∼8.2㎛로 할 때, 상기 회절차광수(2n'+1)를 세 개로 형성할 경우에 그 폭(t')을 2.65∼2.67㎛로, 패턴피치(P')는 5∼5.4㎛로 형성됨을 특징으로 하는 상기 정렬마크.
  6. 제 4 항에 있어서,
    메사 또는 트렌치 패턴의 폭(t')과 패턴피치(P')는, 상기 단위마크간의 피치(P)를 7.8∼8.2㎛로 할 때, 상기 회절차광수(2n'+1)를 다섯 개로 형성할 경우에 그 폭(t')을 1.59∼1.61㎛로, 패턴피치(P')는 3.1∼3.3㎛로 형성됨을 특징으로 하는 상기 정렬마크.
  7. 제 4 항에 있어서,
    메사 또는 트렌치 패턴의 폭(t')과 패턴피치(P')는, 상기 단위마크간의 피치(P)를 7.8∼8.2㎛로 할 때, 상기 회절차광수(2n'+1)를 일곱 개로 형성할 경우에 그 폭(t')을 1.13∼1.15㎛로, 패턴피치(P')는 2.27∼2.29㎛로 형성됨을 특징으로 하는 상기 정렬마크.
  8. 정렬마크에 대하여 소정 광을 조사하여 웨이퍼의 정렬 위치를 검출하는 노광정렬시스템에 있어서,
    상기 정렬마크에 대하여 633㎚ 파장대의 적색광과 532㎚ 파장대의 녹색광을 포함한 적어도 두 개 이상의 광을 선택적으로 조사할 수 있도록 하는 광원수단이 구비되어 이루어짐을 특징으로 하는 노광정렬시스템.
  9. 메사 또는 트렌치 형상의 각 단위마크 상에 역상을 이루는 메사 또는 트렌치 패턴을 인라인 배열토록 형성하고, 상기 단위마크에 대한 제 1 프로브광 조사수단과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광 조사수단을 구비하여,
    배열되는 상기 각 단위마크에 대하여 제 1 프로브광을 조사하여 각 단위마크 부분과 비마크 부분에 의한 콘트라스트를 확인하는 단계와;
    상기 각 단위마크에 대하여 제 2 프로브광을 조사하여 각 단위마크 내의 메사 또는 트렌치 패턴의 형성 부위와 형성되지 않은 부위에 의한 콘트라스트를 확인하는 단계; 및
    상기 제 1, 제 2 프로브광에 따른 각 콘트라스트 측정값을 통해 마크중심 위치를 결정하는 단계;를 포함하여 이루어짐을 특징으로 하는 정렬방법.
  10. 제 9 항에 있어서,
    상기 제 1 프로브광은, 웨이퍼 상에 도포되는 포토레지스트를 감광시키지 않는 633㎚ 파장대가 사용되고, 상기 제 2 프로브광은 웨이퍼 상에 도포되는 포토레지스트를 감광시키지 않는 532㎚ 파장대가 사용됨을 특징으로 하는 상기 정렬방법.
  11. 제 9 항에 있어서,
    상기 마크중심 위치의 결정은, 상기 단위마크에 대한 제 1 프로브광의 조사에 따른 콘트라스트 측정값과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정값 중 최대의 콘트라스트 측정값을 기준하여 결정하는 것을 특징으로 하는 상기 정렬방법.
  12. 제 9 항에 있어서,
    상기 마크중심 위치의 결정은, 상기 단위마크에 대한 제 1 프로브광의 조사에 따른 콘트라스트 측정값과 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정 평균값을 기준하여 결정하는 것을 특징으로 하는 상기 정렬방법.
  13. 제 9 항에 있어서,
    상기 마크중심 위치의 결정은, 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 최대 콘트라스트 측정값만을 기준하여 결정할 수 있고, 또는 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 최대 측정값만을 기준하여 설정됨을 특징으로 하는 정렬방법.
  14. 제 9 항에 있어서,
    상기 마크중심 위치의 결정은, 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 최대 콘트라스트 측정값만을 기준하여 결정할 수 있고, 또는 상기 메사 또는 트렌치 패턴에 대한 제 2 프로브광의 조사에 따른 콘트라스트 측정 평균값만을 기준하여 설정됨을 특징으로 하는 정렬방법.
KR10-2001-0001733A 2001-01-12 2001-01-12 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법 KR100500469B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0001733A KR100500469B1 (ko) 2001-01-12 2001-01-12 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법
JP2001215049A JP5190165B2 (ja) 2001-01-12 2001-07-16 整列マーク並びにこれを用いた露光整列システム及び整列方法
US09/906,306 US6667253B2 (en) 2001-01-12 2001-07-16 Alignment mark and exposure alignment system and method using the same
US10/690,105 US6888261B2 (en) 2001-01-12 2003-10-21 Alignment mark and exposure alignment system and method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0001733A KR100500469B1 (ko) 2001-01-12 2001-01-12 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법

Publications (2)

Publication Number Publication Date
KR20020061032A true KR20020061032A (ko) 2002-07-22
KR100500469B1 KR100500469B1 (ko) 2005-07-12

Family

ID=19704544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001733A KR100500469B1 (ko) 2001-01-12 2001-01-12 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법

Country Status (3)

Country Link
US (2) US6667253B2 (ko)
JP (1) JP5190165B2 (ko)
KR (1) KR100500469B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224057A (ja) * 2002-01-30 2003-08-08 Hitachi Ltd 半導体装置の製造方法
JP2003257828A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
TWI227814B (en) 2002-09-20 2005-02-11 Asml Netherlands Bv Alignment system and methods for lithographic systems using at least two wavelengths
KR100567059B1 (ko) * 2003-11-28 2006-04-04 주식회사 하이닉스반도체 반도체 소자의 정렬 패턴 형성방법
US20060000814A1 (en) * 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US7355283B2 (en) * 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP4957027B2 (ja) * 2006-03-13 2012-06-20 株式会社ニコン 重ね合わせ測定装置
US7602200B2 (en) * 2006-03-15 2009-10-13 Kabushiki Kaisha Nihon Micronics Probe for electrical test comprising a positioning mark and probe assembly
US7545520B2 (en) * 2006-11-15 2009-06-09 Asml Netherlands B.V. System and method for CD determination using an alignment sensor of a lithographic apparatus
SG153747A1 (en) * 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
CN102915999B (zh) * 2011-08-03 2016-08-03 无锡华润上华半导体有限公司 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
CN106684032B (zh) * 2015-11-05 2019-07-02 中芯国际集成电路制造(北京)有限公司 互连结构的形成方法和曝光对准系统
KR102454206B1 (ko) 2016-03-14 2022-10-12 삼성전자주식회사 웨이퍼 정렬 마크 및 웨이퍼 정렬 마크의 오차 측정 방법
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
CN109860153B (zh) * 2019-03-29 2020-08-04 长江存储科技有限责任公司 集成电路器件、形成对准测量图形的方法以及光掩模

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205995A (ja) * 1992-01-30 1993-08-13 Hitachi Ltd アライメントマーク
US5601957A (en) * 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
JP3451603B2 (ja) * 1994-06-16 2003-09-29 株式会社ニコン 露光方法及び該露光方法に使用されるマスク
DE69704998T2 (de) * 1996-03-15 2001-09-27 Asm Lithography Bv Ausrichtungsvorrichtung und lithographischer apparat mit einer solchen vorrichtung
JP4192423B2 (ja) * 1997-11-20 2008-12-10 株式会社ニコン マーク検出方法、位置検出装置、露光方法及び装置、デバイス製造方法、並びにデバイス
JP3563976B2 (ja) * 1998-10-02 2004-09-08 シャープ株式会社 半導体素子の製造方法
JP2002528895A (ja) * 1998-10-20 2002-09-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法
KR100307630B1 (ko) * 1998-12-30 2001-09-28 윤종용 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법

Also Published As

Publication number Publication date
US20020094679A1 (en) 2002-07-18
JP2002231620A (ja) 2002-08-16
JP5190165B2 (ja) 2013-04-24
US20040087249A1 (en) 2004-05-06
US6888261B2 (en) 2005-05-03
KR100500469B1 (ko) 2005-07-12
US6667253B2 (en) 2003-12-23

Similar Documents

Publication Publication Date Title
KR100500469B1 (ko) 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법
US6486954B1 (en) Overlay alignment measurement mark
KR100307630B1 (ko) 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법
US5023188A (en) Method of determining the depth of trenches formed in a semiconductor wafer
CN101937904B (zh) 半导体器件及其制造方法
US7838310B2 (en) Tunable alignment geometry
KR20010033319A (ko) 격자 및 적어도 일부분 리세스된 산화물 패턴이 제공되는표면을 가지는 실리콘 바디에서 반도체 장치를 제조하는방법
EP0323242A2 (en) Method and apparatus for aligning two objects, and method and apparatus for providing a desired gap between two objects
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
JP3970546B2 (ja) 半導体装置及び半導体装置の製造方法
US20050082559A1 (en) Mask and method for using the mask in lithographic processing
US6042972A (en) Phase shift mask having multiple alignment indications and method of manufacture
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
JPS62155532A (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
JP2021106285A (ja) ナノインプリント用テンプレート及び集積回路装置の製造方法
JPH0441485B2 (ko)
CN115881697B (zh) 对准标记组件和晶圆对准标记检测装置
JPH01196822A (ja) 半導体集積回路装置
JP4225358B2 (ja) 半導体装置及び半導体装置の製造方法
CN114384769A (zh) 对准系统及对准标记
JPH06267828A (ja) 位置合せ装置
KR20000043244A (ko) 반도체 소자의 중첩도 측정방법
JPS6118128A (ja) パタ−ンの重ね合せ誤差測定方法
JPH0770577B2 (ja) 半導体装置の製造方法
EP0631316A2 (en) Semiconductor device comprising an alignment mark, method of manufacturing the same and aligning method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030805

Effective date: 20050530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee