KR20020052474A - 반도체소자의 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 금속층을 전극 물질로 사용하는 에프.이.램. ( ferroelectric RAM, 이하에서 FeRAM 이라 함 ) 캐패시터의 패터닝공정시 소자의 특성 열화를 방지하기 위하여, 저장전극용 콘택플러그가 구비되는 반도체기판 상에 식각방지막과 저장전극용 산화막을 순차적으로 형성하고 상기 저장전극용 산화막을 식각하여 저장전극 영역을 정의한 다음, 상기 저장전극 영역을 매립하는 장벽금속층을 전체표면상부에 형성하고 상기 장벽금속층을 전면식각하여 상기 저장전극용 산화막을 노출시키는 동시에 상기 저장전극 영역의 장벽금속층을 일정부분 식각한 다음, 상기 저장전극 영역을 포함한 전체표면 상부에 저장전극용 제1도전층을 형성하고 전면식각공정으로 각각의 저장전극 영역에 격리시키고 상기 저장전극용 산화막을 제거하고 상기 저장전극용 제1도전층과 장벽금속층의 측벽에 저장전극용 제2도전층을 스페이서를 형성하여 상기 저장전극용 제1도전층과 제2도전층으로 장벽금속층을 감싸는 저장전극을 형성하는 공정으로 전극의 높이와 관계없이 저장전극을 용이하게 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있도록 하여 반도체소자의 생산성, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 금속층을 전극 물질로 사용하는 에프.이.램. ( ferroelectric RAM, 이하에서 FeRAM 이라 함 ) 캐패시터의 전극 물질 패터닝공정시 소자의 특성 열화를 방지할 수 있는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo X Er X A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다.

그러나, 제조공정이 복잡하고 단차를 증가시켜 반도체소자의 고집적화를 어렵게 하였다.

그리하여, 유전상수 Er 이 높은 강유전성의 탄탈륨산화막 ( Ta₂O₅), BST ( (Ba,Sr)TiO₃) 막 또는 PZT ( Pb(Zr1-XTiX)O₃) (단, X,Y 는 조성비) 막으로 상기 수식에서 유전체막의 두께를 나타내는 상기 T 의 두께를 얇게 하여 고유전율을 갖는 강유전성의 유전체막을 형성하고, 그에 접합한 금속 전극 물질로 캐패시터를 형성함으로써 반도체소자의 고집적화를 가능하게 하였다.

도시되진않았으나, 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명하면 다음과 같다.

먼저, 하부절연층이 구비되는 반도체기판에 저장전극용 콘택플러그를 형성한다. 이때, 상기 하부절연층은 소자분리막, 워드라인 또는 비트라인을 형성하고 그상부를 평탄화시키는 층간절연막으로 형성된다.

그 다음, 상기 콘택플러그에 접속되는 하부전극, 강유전성의 유전체막과 상부전극을 형성한다. 이때, 상기 백금, 이리듐, 루테늄, 루테늄산화막 또는 이리듐산화막으로 형성한다.

그러나, 상기 상부전극의 패터닝 공정은, 전극 물질이 중금속으로 형성되어 식각이 어려우므로 하드마스크층을 사용하여 실시한다. 또한, 식각의 어려움으로 인하여 2000 Å 이상의 두께로 형성하기 어렵다.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 금속층으로 전극을 형성하는 경우 식각을 고려하여 두껍게 형성하기 어려운 문제점이 있어 반도체소자의 고집적화를 어렵게 하였다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 장벽금속층을 두껍게 형성하여 전극 물질을 낮게 형성하여도 필요한 높이로 저장전극을 형성할 수 있도록 하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 반도체기판13 : 저장전극 콘택플러그

15 : 식각방지막17 : 저장전극용 산화막

19 : 감광막패턴20 : 장벽금속층

21 : 저장전극용 제1도전층23 : 저장전극용 제2도전층

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,

저장전극용 콘택플러그가 구비되는 반도체기판 상에 식각방지막과 저장전극용 산화막을 순차적으로 형성하는 공정과,

상기 저장전극용 산화막을 식각하여 저장전극 영역을 정의하는 공정과,

상기 저장전극 영역을 매립하는 장벽금속층을 전체표면상부에 형성하는 공정과,

상기 장벽금속층을 전면식각하여 상기 저장전극용 산화막을 노출시키는 동시에 상기 저장전극 영역의 장벽금속층을 일정부분 식각하는 공정과,

상기 저장전극 영역을 포함한 전체표면 상부에 저장전극용 제1도전층을 형성하고 전면식각공정으로 각각의 저장전극 영역에 격리시키는 공정과,

상기 저장전극용 산화막을 제거하고 상기 저장전극용 제1도전층과 장벽금속층의 측벽에 저장전극용 제2도전층을 스페이서를 형성하여 상기 저장전극용 제1도전층과 제2도전층으로 장벽금속층을 감싸는 저장전극을 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1j 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.

도 1a를 참조하면, 하부절연층(11)이 구비되는 반도체기판(도시안됨)에 저장전극용 콘택플러그(도시안됨)를 형성한다. 이때, 상기 하부절연층(11)은 소자분리막, 워드라인 또는 비트라인을 형성하고 그 상부를 평탄화시키는 층간절연막으로 형성된다.

그 다음, 상기 하부절연층(11) 상부에 식각방지막(15)을 형성하고 그 상부에 저장전극용 산화막(17)을 형성한다.

이때, 상기 식각방지막(15)은 실리콘질화막이나 실리콘산화질화막으로 형성한다. 그리고, 상기 저장전극용 산화막(17)은 실리콘산화막, 실리콘산화질화막 또는 SOG 절연막으로 형성한다.

도 1b를 참조하면, 상기 저장전극용 산화막(17) 상부에 감광막패턴(19)을 형성한다. 이때, 상기 감광막패턴(19)은 저장전극 영역을 노출시키는 노광마스크를 이용한 노광 및 현상공정으로 형성한 것이다.

도 1c를 참조하면, 상기 감광막패턴(19)을 마스크로하여 상기 저장전극용 산화막(17) 및 식각방지막(15)을 순차적으로 식각한다.

도 1d를 참조하면, 상기 저장전극 영역을 매립하는 장벽금속층(20)을 전체표면상부에 형성한다. 이때, 상기 장벽금속층(20)은 티타늄막, 티타늄질화막 계열 및 티타늄알루미늄질화막(TiAlN) 계열의 금속으로 형성한다.

도 1e를 참조하면, 상기 장벽금속층(20)을 전면식각하여 상기 저장전극용 산화막(17)을 노출시킨다. 이때, 상기 저장전극 영역의 장벽금속층(20)을 일정두께 식각한 것이다.

도 1f를 참조하면, 전체표면상부에 저장전극용 제1도전층(21)을 증착한다. 이때, 상기 저장전극용 제1도전층(21)은 이리듐, 루테늄, 백금, 이리듐산화막, 루테늄산화막 등으로 형성한다.

도 1g를 참조하면, 상기 저장전극용 산화막(17)을 식각장벽으로 하여 상기 저장전극용 제1도전층(21)을 전면식각하여 상기 저장전극 영역을 각각 격리시킨다.

도 1h를 참조하면, 상기 저장전극용 산화막(17)을 제거한다.

도 1i를 참조하면, 전체표면상부에 저장전극용 제2도전층(23)을 일정두께 형성한다.

이때, 상기 저장전극용 제2도전층(23)은 이리듐, 루테늄, 백금, 이리듐산화막, 루테늄산화막 등으로 형성한다.

도 1j를 참조하면, 상기 저장전극용 제2도전층(23)을 이방성식각하여 스페이서 형태로 형성함으로써 상기 장벽금속층(19)를 감싸는 저장전극용 제1,2도전층(21,23)으로 구성되는 저장전극을 형성한다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 전극 물질 자체의 식각공정시 마스크 물질없이 진행할 수 있어 식각공정 마진 확보를 통한 신기술 선취 및 양산 기술의 확보를 가져올 수 있어 반도체소자의 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (5)

1. 저장전극용 콘택플러그가 구비되는 반도체기판 상에 식각방지막과 저장전극용 산화막을 순차적으로 형성하는 공정과,

   상기 저장전극용 산화막을 식각하여 저장전극 영역을 정의하는 공정과,

   상기 저장전극 영역을 매립하는 장벽금속층을 전체표면상부에 형성하는 공정과,

   상기 장벽금속층을 전면식각하여 상기 저장전극용 산화막을 노출시키는 동시에 상기 저장전극 영역의 장벽금속층을 일정부분 식각하는 공정과,

   상기 저장전극 영역을 포함한 전체표면 상부에 저장전극용 제1도전층을 형성하고 전면식각공정으로 각각의 저장전극 영역에 격리시키는 공정과,

   상기 저장전극용 산화막을 제거하고 상기 저장전극용 제1도전층과 장벽금속층의 측벽에 저장전극용 제2도전층을 스페이서를 형성하여 상기 저장전극용 제1도전층과 제2도전층으로 장벽금속층을 감싸는 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
2. 제 1 항에 있어서,

   상기 식각방지막은 실리콘질화막이나 실리콘산화질화막으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
3. 제 1 항에 있어서,

   상기 저장전극용 산화막은 SOG, 실리콘산화막 또는 실리콘 산화질화막으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
4. 제 1 항에 있어서,

   상기 장벽금속층은 티타늄막, 티타늄질화막 계열 또는 티타늄알루미늄질화막 (TiAlN) 계열의 금속으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
5. 제 1 항에 있어서,

   상기 저장전극용 제1도전층과 제2도전층은 백금, 이리듐, 루테늄, 금과 같은 금속층이나 이리듐산화막, 루테늄산화막 같은 전도성 산화막으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.