KR20020044531A - 데이터 처리 장치 및 데이터 처리 방법 - Google Patents

Abstract

본 발명은 소비 전력을 되도록이면 줄이면서, 데이터 처리 능력을 향상시킬 수 있는 데이터 처리 장치를 제공하는 것을 목적으로 한다.

데이터 처리 장치(1)에 있어서는, 저장 매체(2)에서 픽업용 헤드(3)가 데이터를 판독한다. 상기 데이터는 판독 채널부(4)에서 제어부(5)에 대해 클록 신호에 동기하여 병렬 상태의 복수 비트로 전송된다. 제어부(5)는 판독 채널부(4)에서 수신하는 일련의 데이터의 동기를 취하기 위해서, 데이터에 포함되는 동기 검출용 특정 마크를 검출하고, 동기 검출용 특정 마크 이외의 데이터를 복조한다. 제어부(5)내의 마크 검출부(11)는 시프트 레지스터(10)에 의해 수신된 병렬 상태의 데이터로부터 동기 검출용 특정 마크를 검출한다.

Description

데이터 처리 장치 및 데이터 처리 방법{DATA PROCESSOR AND DATA PROCESSING METHOD}

본 발명은 수신하는 일련의 데이터의 동기를 취하기 위해서 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 이들 데이터를 복조하는 데이터 처리 장치 및 데이터 처리 방법에 관한 것으로, 특히, 예컨대, DVD(Digital Versatile Disc) 판독 전용 메모리(이하, DVD-ROM이라고도 함), 광자기 디스크(MO: Magneto-Optical disk) 등의 각종 저장 매체에서 판독된 데이터를 처리하기 위한 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다.

예컨대 DVD 등의 각종 저장 매체에서 데이터의 판독(또는 기록)을 행하는 데이터 처리 장치는 디스크를 일정 회전 속도로 회전시킨 상태에서 기준 클록 신호에 동기하여 데이터를 재생(또는 기록)하기 위해 판독 채널부 및 제어부를 구비하고 있다. 이 판독 채널부는 판독 헤드를 통해 판독된 데이터를 입력 처리하는 동시에, 제어부에 데이터를 전송한다.

최근 이 판독 채널부에서 제어부로 데이터를 전송할 때, 상기 데이터의 비트 레이트의 고속화가 요구되고 있고, 예컨대, DVD-ROM에서 판독한 데이터를 처리할 때, 4배속의 모드를 사용할 경우, 상기 비트 전송 속도로서 약 105(Mbit/초)로 전송해야 한다. 이러한 데이터 처리의 고속화는 상기 데이터 처리 장치의 기능의 고도화에 따라 필수적인 반면, 데이터 처리의 고속화에 따라 소비 전력이 증가하기 때문에, 소비 전력의 절감도 요구된다.

일례로서, 데이터 처리 장치에서는 도 17에 도시된 바와 같이 픽업용 헤드(102)에 의해 저장 매체(101)로부터 데이터를 판독한다. 그리고, 판독된 데이터는 판독 채널부로서의 판독 채널용 LSI(103)로부터 제어부로서의 제어용 LSI(104)로 클록 신호에 동기하여 전송되어 제어용 LSI(104)내에서 처리된다.

또한, 도 18에 도시한 종래의 데이터 처리 장치의 제어부(105)는 판독 채널부에서 전송된 직렬 데이터를 처리하는 것이고, 상기 제어부(105)에는 입력되는 클록 신호에 동기하여 동작하도록, 시프트 레지스터(106), 마크 검출부(107), 마크간 카운터부(108) 및 데이터 복조부(109)가 설치되어 있다. 상기 시프트 레지스터(106)가 데이터를 직렬 형태로 입력할 경우, 마크 검출부(107)가 데이터의 동기를 취하기위한 특정 마크(예컨대 동기 신호용 데이터 SYn)를 검출하고, 검출한 특정 마크에 기초하여 마크간 카운터부(108)가 특정 마크간의 데이터를 카운트한다. 데이터 복조부(109)는 카운트한 데이터에 기초하여 복조 타이밍에서 데이터를 복조한다.

그리고, 도 17에 도시된 바와 같이, 판독 채널용 LSI(103) 및 제어용 LSI(104)가 다른 칩으로 구성된 경우, 예컨대 105Mbit/초의 비트 전송 속도로 직렬 데이터를 제어용 LSI(104)로 고속으로 전송하면, 노이즈 등에 의한 데이터 변화 등의 장해도 발생하기 쉬워진다. 그 때문에, 장해의 발생을 방지하도록 판독 채널용 LSI(103) 및 제어용 LSI(104)간의 비트 전송 속도를 가능한 낮게 억제하는 것이 바람직하다.

그 대책으로서, 판독 채널용 LSI(103)가 병렬 상태의 복수의 비트 폭으로 데이터를 전송할 수 있도록 설정하고, 상기 설정한 데이터를 제어용 LSI(104)에 병렬 상태로 동시에 전송하는 방법을 채용한다. 예컨대, 직렬 데이터를 비트 레이트로서 105Mbit/초로 전송할 때, 상기 데이터를 2비트 폭으로 병렬 상태로 동시에 전송하면, 클록 신호의 주파수는 105MHz에서 52.5MHz로 반감한다. 따라서, 판독 채널용 LSI(103) 및 제어용 LSI(104)간에 있어서, 복수 비트 폭으로 병렬 상태로 동시에 데이터를 전송한다고 하는 기술은 클록 신호의 주파수를 저감화하는 데에 있어서유용한 것이 된다.

여기서, 판독 채널부에서 전송되는 데이터를 병렬 상태로 처리하는 제어부의 종래 실시예를 도 19에 도시한다. 상기 제어부(110)는 도 19에 도시된 바와 같이, 데이터에 동기한 클록 신호를 2체배(遞倍)하는 PLL(Phase Locked Loop) 회로(111)를 구비하는 것 외에, 판독 채널부에서 전송된 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환부(112)를 구비하고 있고, 또한, 시프트 레지스터(113), 마크 검출부(114), 마크간 카운터부(115) 및 데이터 복조부(116)를 구비하고 있다.

이 경우, PLL 회로(111)는 입력한 클록 신호를 2체배하고, 체배한 클록 신호에 동기하여 동작하는 병렬/직렬 변환부(112)가 본래의 직렬 데이터로 복귀한 뒤, 시프트 레지스터(113)에 입력한다. 그리고, 상기 마크 검출부(114)는 시프트 레지스터(113)내의 직렬 데이터로부터 특정 마크를 검출하고, 상기 검출한 특정 마크에 기초하여 마크간 카운터부(115)가 특정 마크간 데이터를 카운트한다. 그리고, 데이터 복조부(116)는 카운트한 데이터에 기초하여 복조 타이밍에서 데이터를 복조한다.

여기서, 특정 마크의 검출 방법에 관해서, 도 20을 참조하여 설명한다. 도 20은 저장 매체로서, 예컨대 DVD-ROM을 사용한 데이터 처리 장치가 특정 마크(동기 신호용 데이터 SYn)의 패턴을 검출하는 상태를 도시한다.

상기 데이터 처리 장치내의 마크 검출부(119)는 특정 마크(동기 신호용 데이터 SYn)의 패턴(예컨대 1244001lh, 12404001lh, 92040011h, 9244001lh 등)을 저장하는 메모리(119a)와, 메모리(119a)에 저장된 데이터에 기초하여 시프트레지스터(118)에 입력한 데이터 중에 특정 마크(동기 신호용 데이터 SYn)의 패턴(예컨대 1244001lh 등)과 일치하는 것이 있는지 없는지의 여부를 검출하는 비교기(119b)를 구비하고 있다. 그리고, 비교기(119b)가 특정 마크(동기 신호용 데이터 SYn)의 패턴과 일치하는 패턴을 검출한 경우에, 마크 검출부(119)내의 비교기(119b)가 특정 마크(동기 신호용 데이터 SYn)의 존재를 나타내는 검출 신호를 마크간 카운터부(120)로 출력한다.

그리고, 마크간 카운터부(120)는 마크 검출부(119)가 특정 마크(동기 신호용데이터 SYn)의 패턴을 검출한 타이밍[즉, 비교기(119b)가 출력하는 동기 신호용 데이터 SYn의 검출 신호가 1이 되는 타이밍]에서 프리셋팅(pre-set)된다. 이는 마크간 카운터부(120)가 데이터에 동기한 클록으로 동작하여, 상기 프리셋 값으로부터 다운카운트(또는 업카운트)를 행할 때, 데이터의 복조 타이밍을 측정할 수 있도록 특정 마크(동기 신호용 데이터 SYn)를 검출하는 타이밍을 필요로 하기 때문이다.

이 특정 마크의 검출 방법을 도 19에 도시한 제어부(110)에 이용한 경우, 종래의 동기 검출용의 마크 검출부(114), 마크간 카운터부(115), 데이터 복조부(116) 등(도 19 참조)을 그대로 이용할 수 있다고 하는 장점이 있다. 그 반면, 도 19에 도시한 제어부(110)의 경우, 체배한 클록 신호에 동기하여 동작하면서, 복수 비트 폭의 병렬 상태로 동시에 전송한 데이터를 처리하기 위해서, 클록 신호를 체배하는 PLL 회로(111) 및 병렬 데이터를 직렬 데이터로 되돌리는 병렬/직렬 변환부(112)가 새롭게 필요하다는 단점이 있다. 그리고, PLL 회로(111)를 이용할 경우, 클록 신호의 체배화에 따라 소비 전력이 증가하게 되어 소비 전력의 저감화 요구를 충족시킬수 없게 된다.

그리고, 도 17에 도시한 판독 채널용 LSI(103) 및 제어용 LSI(104)의 경우, 데이터를 처리하는 것만을 생각하면, 비트 전송 속도의 클록 신호 주파수로서, 종래 약 105MHz를 사용했던 것을 대략 400MHz까지로 끌어 올려서 사용하는 것도 생각할 수 있다. 그러나, 400MHz의 주파수를 사용할 경우, 데이터 동기화 회로나 복조 회로는 회로 규모로서는 그다지 크게 하지 않고서 설계할 수 있다고는 해도, 이 주파수로 동작시킬 경우, 고속화에 비례하여 증대하는 소비 전력이 회로 동작상의 부담이 될 가능성이 높다.

또한, 만약, 그 주파수의 한계를 대략 400MHz로 설정한 경우라도, 이용자의 한층 더 고속화의 요구에 대해서는 대처할 수 없다고 하는 문제가 발생할 수 있다.

그래서, 본 발명은 상술한 과제를 해결하기 위해서 이루어진 것으로, 소비 전력을 되도록이면 줄이면서, 데이터 처리 능력을 향상시킬 수 있는 데이터 처리 장치 및 데이터 처리 방법을 제공하는 것을 목적으로 한다.

도 1은 본 발명을 구체화한 실시예의 데이터 처리 장치의 기본 구성을 도시한 시스템 구성도.

도 2는 실시예의 데이터 처리 장치의 제어부의 기본 구성을 도시한 블럭도.

도 3은 본 실시예의 4비트의 병렬 상태로 전송할 때의 데이터 분배를 설명하는 도면.

도 4는 본 실시예의 4비트의 병렬 상태로 전송할 때, ○라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우의 생성을 설명하는 도면.

도 5는 본 실시예의 4비트의 병렬 상태로 전송할 때, △라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우의 생성을 설명하는 도면.

도 6은 본 실시예의 4비트의 병렬 상태로 전송할 때, □라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우의 생성을 설명하는 도면.

도 7은 본 실시예의 4비트의 병렬 상태로 전송할 때, ×라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우의 생성을 설명하는 도면.

도 8은 다른 실시예로서 DVD-ROM을 사용한 경우에 있어서의 데이터 처리 장치의 제어부의 기본 구성을 도시한 블럭도.

도 9는 DVD-ROM을 사용한 데이터 처리 장치의 경우에 있어서의 DVD-ROM의 데이터 포맷을 도시한 도면.

도 10은 다른 실시예로서 MO를 사용한 경우에 있어서의 데이터 처리 장치의 제어부의 기본 구성을 도시한 블럭도.

도 11은 본 실시예의 2비트 병렬 상태로 데이터를 분배하는 상태를 설명하는 도면.

도 12는 본 실시예의 2비트의 병렬 상태로 전송할 때, ○라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우를 생성하는 것을 설명하는 도면.

도 13은 본 실시예의 2비트의 병렬 상태로 전송할 때, △라인으로 동기 검출용 특정 마크를 검출한 경우의 마크 검출용 윈도우를 생성하는 것을 설명하는 도면.

도 14는 MO를 사용한 경우에 있어서의 데이터 처리 장치의 데이터 포맷을 도시한 도면.

도 15는 다른 실시예의 데이터 처리 장치의 제어부의 기본 구성을 도시한 시스템 구성도.

도 16은 본 실시예의 3비트 병렬 상태로 데이터를 분배하는 상태를 설명하는 도면.

도 17은 종래의 저장 매체에서 데이터를 판독하는 데이터 처리 장치를 도시한 구성도.

도 18은 판독 채널부에서 전송된 직렬 데이터를 처리하는 종래의 제어부 내의 구성을 도시한 도면.

도 19는 판독 채널부에서 전송되는 데이터를 병렬 상태로 처리하는 종래의 제어부내의 구성을 도시한 도면.

도 20은 DVD-ROM을 사용한 종래의 데이터 처리 장치에 있어서, 특정 마크의 패턴 검출 방법을 설명한 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 데이터 처리 장치

2 : 저장 매체

3 : 픽업용 헤드

4 : 판독 채널부

5, 19, 29, 39 : 제어부(수신 수단)

6 : 마이크로 프로세서 유닛

7 : 메모리

8 : 호스트 인터페이스

10, 20, 30, 40 : 시프트 레지스터

11, 41 : 마크 검출부(검출 수단)

21 : SYn 검출부(검출 수단)

31 : SYNC 또는 RESYNC 검출부(검출 수단)

12, 22, 32, 42 : 검출 라인 저장부(검출 라인 저장 수단)

13, 33, 43 : 마크간 카운터부

23 : SY 프레임 카운터부

14, 44 : 마크 검출용 윈도우 제어부(생성 타이밍 선택 수단)

24 : SY 검출용 윈도우 제어부(생성 타이밍 선택 수단)

34 : SYNC 또는 RESYNC 검출용 윈도우 제어부(생성 타이밍 선택 수단)

15, 45 : 데이터 선택부(데이터 선택 수단)

25 : DVD-ROM 데이터 라인 선택부(데이터 선택 수단)

35 : MO 데이터 선택부(데이터 선택 수단)

16, 47 : 데이터 복조부(데이터 복조 수단)

26 : 8/16 복조부(데이터 복조 수단)

37 : RLL(1, 7) 복조부(데이터 복조 수단)

SYn : 동기 신호용 데이터(동기 검출용 특정 마크)

FF : 플립플롭

상기 목적을 달성하기 위해서, 청구항 1에 기재된 데이터 처리 장치에 따르면, 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과, 상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위한 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하고, 상기 검출 수단에 의해 검출된 동기 검출용 특정 마크 사이의 데이터가 복조된다.

이러한 발명에 따르면, 데이터를 병렬로 처리함으로써, 데이터의 비트 전송속도를 떨어뜨리지 않고서, 대량의 데이터를 처리할 수 있다. 특히, 저장 매체에서 판독한 데이터를 판독 채널에서 제어부로 데이터를 전송하는 데이터 전송 방법으로서, 복수(예컨대 2비트) 비트의 상태로 병렬화된 데이터가 동시에 전송될 경우, 전송 클록 주파수를 낮게 억제하면서, 데이터 처리 능력을 확보할 수 있는 동시에, 체배한 클록 신호를 사용할 필요가 없기 때문에, 소비 전력을 억제할 수 있다. 따라서, 본 발명에 따르면, 소비 전력을 되도록이면 줄이면서, 필요에 따라 데이터 처리 능력을 더욱 향상시킬 수 있다.

더욱 상세하게 설명하면, 판독 채널부에서 전송되는 데이터를 병렬로 처리하기 위해서는, 종래 기술로 기재한 PLL 회로(도 19 참조)가 필요한 동시에, 병렬 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환부가 필요했다. 그러나, 소비 전력을 억제하는 관점 등의 이유에 의해, 클록 신호를 체배하는 PLL 회로를 되도록이면 사용하지 않는 것이 바람직하다. 그 때문에 동기 검출용 특정 마크를 포함한 데이터를 병렬 상태로 수신하는 경우에도, PLL 회로 및 병렬/직렬 변환 회로를 사용하지 않는 회로 설계를 생각할 필요가 있어, 본 발명을 창작함에 있어서 고려하여야 할 중요한 점이 되었다.

그리고, 복수의 비트 상태로 병렬화된 데이터가 동시에 입력되는 구성을 새롭게 채용하는 데이터 처리 장치의 경우에도, 어떤 일정한 비트 편차가 발생한 경우에, 데이터를 재동기화할 필요가 있기 때문에, 데이터 내에 있는 동기 검출용 특정 마크를 검출해야 한다.

이러한 관점에서, 본 발명자는 소비 전력을 되도록이면 줄이면서, 데이터 처리량을 더욱 향상시킬 수 있도록 하기 위해서, 수신된 병렬 상태의 데이터로부터 동기 검출용 특정 마크를 검출하는 검출 수단을 설치하고, 그 검출 수단에 의해 검출된 동기 검출용 특정 마크간의 데이터를 복조하는 발명을 창작하게 되었다.

또한, 청구항 2에 기재된 발명에 따르면, 청구항 1에 기재된 데이터 처리 장치에 있어서, 상기 검출 수단은 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하는 것을 특징으로 한다.

이와 같이 검출 수단은 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하기 때문에, 동기 검출용 특정 마크가 소정의 비트 폭분에 있는 경우에는, 확실하게 검출되게 된다.

또한, 청구항 3에 기재된 발명에 의하면, 청구항 1 또는 청구항 2에 기재된 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 생성 타이밍 선택 수단을 구비하는 것을 특징으로 한다.

이와 같이 생성 타이밍 선택 수단은 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하기 때문에, 동기 검출용 특정마크를 검출한 뒤의 다음 동기 검출용 특정 마크를 검출함에 있어서, 적절한 타이밍에 특정한 마크 검출 윈도우를 생성할 수 있다.

또한, 청구항 4에 기재된 발명에 따르면, 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 데이터 처리 장치에 있어서, 상기 검출 수단은 검출한 동기 검출용 특정 마크에 기초하여 데이터를 복조하는 데이터 복조 수단을 구비하는 것을 특징으로 한다.

이에 따라, 검출 수단이 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위해 동기 검출용 특정 마크를 검출하기 때문에, 데이터 복조 수단은 소정의 비트 폭분 만큼 검출된 동기 검출용 특정 마크에 기초하여 동기 검출용 특정마크간의 데이터를 복조할 수 있다.

또한, 청구항 5에 기재된 발명에 따르면, 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장 수단을 구비하는 것을 특징으로 한다.

이에 따라, 검출 수단이 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위해 동기 검출용 특정 마크를 검출하고, 검출 라인 저장 수단은 검출된 동기 검출용 특정 마크에 기초한 검출 라인을 저장하기 때문에, 동기 검출용 특정 마크를 검출한 뒤에 다음 동기 검출용 특정 마크를 검출할 때 검출하여야 할 곳을 미리 파악할 수 있어, 동기 검출용 특정 마크의 검출이 용이해진다.

또한, 청구항 6에 기재된 발명에 따르면, 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 데이터를 선택하는 데이터 선택 수단을 구비하는 것을 특징으로 한다.

이에 따라, 검출 수단이 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위해 동기 검출용 특정 마크를 검출하고, 데이터 선택 수단은 그 동기검출용 특정 마크간의 데이터를 선택하여 복조한다.

또한, 청구항 7에 기재된 발명에 따르면, 저장 매체에서 판독된 데이터를 판독 채널부에서 제어부로 전송할 때의 동기를 취하기 위해서 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에 상기 동기 검출용 특정 마크간의 데이터를 복조하는 데이터 처리 장치에 있어서, 상기 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과, 상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하는 것을 특징으로 한다.

이러한 발명에 따르면, 저장 매체에서 판독된 데이터가 판독 채널부로부터 제어부로 병렬 상태의 복수 비트로 데이터 전송되어 처리될 때에, 상기 동기를 취하기 위해 수신한 병렬 상태의 데이터로부터 동기 검출용 특정 마크가 검출되는 동시에, 상기 동기 검출용 특정 마크간의 데이터가 복조됨으로써 데이터 전송에 사용하는 클록 주파수를 낮게 하면서, 데이터 처리 능력을 확보할 수 있는 동시에 체배한 클록 신호를 사용할 필요가 없기 때문에, 소비 전력을 억제할 수 있다.

또한, 청구항 8에 기재된 발명에 따르면, 수신하는 일련의 데이터의 동기를 취하기 위해, 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 데이터를 복조하는 데이터 처리 방법에 있어서, 상기 데이터를 병렬 상태의 복수 비트로 수신하고, 상기 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 한다.

이러한 발명에 따르면, 데이터가 병렬 상태의 복수 비트로 수신되고, 상기수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크가 검출되어 처리됨으로써, 데이터 전송에 사용하는 클록 주파수를 낮게 하면서, 데이터 처리 능력을 확보할 수 있는 동시에 체배한 클록 신호를 사용할 필요가 없기 때문에, 소비 전력을 억제할 수 있다.

또한, 청구항 9에 기재된 발명에 따르면, 청구항 8에 기재된 데이터 처리 방법에 있어서, 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 한다. 이와 같이 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하기 때문에, 동기 검출용 특정 마크가 소정의 비트 폭분에 있는 경우에는, 확실하게 검출되게 된다.

또한, 청구항 10에 기재된 발명에 따르면, 청구항 8 또는 청구항 9에 기재된 데이터 처리 방법에 있어서, 상기 검출한 동기 검출용 특정 마크에 기초하여 특정 마크 검출용 윈도우의 생성 타이밍을 선택하는 것을 특징으로 한다. 이와 같이 검출한 동기 검출용 특정 마크에 기초하여, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하기 때문에, 동기 검출용 특정 마크를 검출한 뒤의 다음 동기 검출용 특정 마크를 검출함에 있어서, 적절한 타이밍에 특정한 마크 검출 윈도우를 생성할 수 있다.

이하, 본 발명을 저장 매체에서 데이터의 판독(또는 기록)을 행하는 데이터 처리 장치에 관해서 구체화한 실시예에 관하여 도면을 참조하면서 상세히 설명한다.

도 1은 본 발명을 구체화한 실시예의 데이터 처리 장치의 기본 구성을 도시한 시스템 구성도이다. 데이터 처리 장치(1)는 도 1에 도시된 바와 같이, 저장 매체(2), 픽업용 헤드(3), 판독 채널부(4), 수신 수단으로서의 제어부(5), 마이크로 프로세서 유닛(MPU)(6), 메모리(7) 및 호스트 인터페이스(8)를 구비하고 있다.

상기 저장 매체(2)로서는, 예컨대 DVD-ROM, 광자기 디스크(MO) 등을 적합하게 이용할 수 있고, 이들 디스크에는 음성용 데이터 또는 영상용 데이터 등을 포함하는 데이터 외에 동기 검출용 특정 마크(예컨대 동기 신호용 데이터 SYn)가 기록되어 있다. 상기 픽업용 헤드(3)는 저장 매체(2)로부터 데이터를 판독하여 신호 처리를 행하여 판독 채널부(4)에 출력할 수 있다. 판독 채널부(4)는 클록 신호에 동기한 상태로, 병렬 상태의 복수 비트로 데이터(예컨대 동기 검출용 특정 마크 및 그 사이의 음성용 데이터 또는 영상용 데이터 등)를 제어부(5)로 전송한다. 마이크로 프로세서 유닛(6)은 메모리(7)를 사용하면서 제어부(5) 등을 제어하여, 데이터를 호스트 인터페이스(8)로 전송한다.

여기서, 제어부(5)가 판독 채널부(4)로부터 전송되는 데이터의 전송 비트 레이트를 저하시키지 않은 채로 동기 검출용 특정 마크를 검출하면서, 동기 검출용 특정 마크 이외의 일련의 음성용 데이터 또는 영상용 데이터 등을 고속으로 복조 처리하기 위해서는 판독 채널부(4)로부터 전송되는 데이터를 직렬이 아니라 병렬로 처리하는 것이 바람직하다. 단지, 판독 채널부(4)에서 제어부(5)로의 데이터 전송 방법이 병렬화되어 입력하는 경우라도, 상기 병렬화된 데이터에 대하여, 동기 검출용 특정 마크를 병렬 상태로 검출할 수 없는 경우, 결과적으로 도 19에 도시한 바와 같은 PLL 회로(111) 및 병렬 데이터를 직렬 데이터로 되돌리는 병렬/직렬 변환부(112)가 필요하고, 소비 전력의 절감화 요구를 충족시킬 수 없게 된다.

그러나, 이 실시예의 경우, 입력되는 데이터에 동기된 클록을 그대로 사용(PLL 회로 등으로 체배할 필요가 없다)하여 병렬 입력을 가능하게 하고 있기 때문에, 직렬 데이터의 전송에 비교하여 병렬화하는 비트분의 배수로 데이터 전송의 고속화가 가능해지는 동시에, 소비 전력을 억제할 수 있다.

이하 구체적으로 설명하면, 도 2에 도시한 데이터 처리 장치(1)의 제어부(5)는 판독 채널부(4)로부터 전송된 병렬 상태의 데이터를 처리하는 것이다. 상기 제어부(5)에는, 시프트 레지스터(10), 검출 수단으로서의 4개의 마크 검출부(11), 검출 라인 저장 수단으로서의 검출 라인 저장부(12), 데이터 카운트 수단으로서의 마크간 카운터부(13), 생성 타이밍 선택 수단으로서의 마크 검출용 윈도우 제어부(14),데이터 선택 수단으로서의 데이터 선택부(15) 및 데이터 복조 수단으로서의 데이터복조부(16)가 설치되어 있다. 또한, 시프트 레지스터(10), 마크 검출부(11), 검출 라인 저장부(12), 마크간 카운터부(13), 마크 검출용 윈도우 제어부(14), 데이터 선택부(15) 및 데이터 복조부(16)에는 클록 신호가 각각 입력되고, 상기 클록 신호에 동기하여 동작하도록 구성되어 있다.

상세하게는, 상기 시프트 레지스터(10)는 마크 검출부(11) 및 데이터 선택부(15)와 접속되어 있고, 상기 시프트 레지스터(10)에서 출력한 4비트로 병렬화한 데이터가 4개의 마크 검출부(11) 및 데이터 선택부(15)에 각각 입력된다. 4개의 마크 검출부(11)는 4비트로 병렬화한 데이터에 있어서의 동기 검출용 특정 마크의 각 비트의 데이터를 각각 검출하기 위한 것으로, 후술하는 ○라인/△라인/□라인/×라인(도 3 참조) 중 어느 한 형태로 동기 검출용 특정 마크를 검출할 수 있다. 이 경우, ○/△/□/×의 1개 표시는 데이터내의 1비트의 내용을 나타낸다.

4개의 마크 검출부(11)는 검출 라인 저장부(12)와 접속되어 있어 마크 검출부(11)의 출력 신호가 검출 라인 저장부(12)로 입력된다. 검출 라인 저장부(12)는 4비트로 병렬화한 데이터내에 어떻게 동기 검출용 특정 마크가 있었는지, 즉, ○라인/△라인/□라인/×라인(도 3 참조) 중 어느 형태의 검출 라인인지를 저장한다. 그리고, 검출 라인 저장부(12)가 동기 검출용 특정 마크의 검출 라인을 저장하기 때문에, 마크 검출용 윈도우 제어부(14)는 동기 검출용 특정 마크를 검출한 뒤에 다음 동기 검출용 특정 마크를 검출할 때, 검출하여야 할 ○라인/△라인/□라인/×라인 중의 어느 형태인지를 미리 파악하여 대처할 수 있다. 그리고, 검출 라인 저장부(12)는 마크간 카운터부(13), 마크 검출용 윈도우 제어부(14) 및 데이터 선택부(15)에 접속되어 있고, 그 검출 라인 저장부(12)의 출력 신호가 마크간 카운터부(l3), 마크 검출용 윈도우 제어부(14) 및 데이터 선택부(15)에 각각 입력된다. 상기 마크간 카운터부(13)는 2개의 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 카운트하는 것으로서, 동기 검출용 특정 마크를 검출한 뒤의 음성용 데이터 또는 영상용 데이터 등의 카운트 값에 기초하여 음성용 데이터 또는 영상용 데이터 등의 뒤에 오는 동기 검출용 특정 마크의 위치를 추정할 수 있다. 마크간 카운터부(13)의 출력 단자는 마크 검출용 윈도우 제어부(14) 및 데이터 복조부(16)와 접속되어 있고, 상기 마크간 카운터부(13)의 출력 신호가 마크 검출용 윈도우 제어부(14) 및 데이터 복조부(16)에 각각 입력된다.

마크 검출용 윈도우 제어부(14)는 마크 검출부(11)에 있어서 검출용 윈도우를 개방하고, 다음 동기 검출용 특정 마크의 검출 동작할 시기를 제어하기 위한 것으로서, 검출 라인 저장부(12)에 저장된 동기 검출용 특정 마크에 기초하여, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 그 때문에 마크 검출용 윈도우 제어부(14)는 4개의 마크 검출부(11)에 접속되어 있고, 상기 검출용 윈도우 제어부(14)의 출력 신호가 4개의 마크 검출부(11)에 각각 입력된다. 그리고, 4개의 마크 검출부(11)가 각각 동기 검출용 특정 마크를 검출할 때, 4개의 마크 검출부(11) 중의 어디에서 동기 검출용 특정 마크를 검출했는지에 의해 동기 검출용 특정 마크와 음성용 데이터 또는 영상용 데이터 등과의 경계 영역을 판별할 수 있다.

데이터 선택부(15)는 동기 검출용 특정 마크 검출 동작에 기초하여, 음성용 데이터 또는 영상용 데이터 등을 선택하기 위한 것으로, 데이터 복조부(16)가 시프트 레지스터(10)로부터 출력되는 4비트로 병렬화한 데이터를 처리할 수 있도록 선택 처리한다. 그 때문에 데이터 선택부(15)는 데이터 복조부(16)와 접속되어 있고, 상기 데이터 선택부(15)의 출력 신호가 데이터 복조부(16)로 입력된다. 데이터 복조부(16)는 데이터 선택부(15)의 동작하에 마크간 카운터부(13)가 카운트한 음성용 데이터 또는 영상용 데이터 등에 기초하여 복조 타이밍에서 데이터를 복조한다.

상기 시프트 레지스터(10)는 4비트의 폭으로 16단의 저장부를 구비하며 합계 64비트분의 데이터를 저장할 수 있어 4비트로 병렬화한 데이터를 판독 채널부(4)부터 순서대로 입력한다. 그리고, 시프트 레지스터(10)내에서 클록에 동기한 형태로 데이터를 시프트할 경우, 데이터의 동기를 취하기 위해서 입력되는 동기 검출용 특정 마크 외에 입력된 음성용 데이터 또는 영상용 데이터 등도 시프트한다.

시프트 레지스터(10)는 도 3에 도시된 바와 같이, 4비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)](이 경우, n은 15)을 16개 직렬로 접속하는 구성을 가지며, 직렬로 접속한 2개의 플립플롭[FF(n-1)] 및 플립플롭[FF(n)](이 경우, n은 0∼15) 사이에는, 4개의 데이터 전송 라인이 별개로 접속되어 있다. 이에 따라, 플립플롭[FF(0)]에 입력되어 저장된 데이터는 다음 동기 신호가 입력되는 타이밍에서 다음 플립플롭 [FF(1)]에 입력할 수 있고, 이하 마찬가지로, 플립플롭[FF(n-1)]에 입력되어 저장한 데이터는 다음 동기 신호가 입력한 타이밍에서 다음 플립플롭[FF(n)]에 입력할 수 있다.

이 때, 플립플롭[FF(0)]의 MSB(Most Significant Bit)의 데이터는 동기 신호가 입력되는 타이밍에서 다음 플립플롭[FF(1)]의 MSB에 입력할 수 있고, 플립플롭[FF(0)]의 LSB(Least Significant Bit)의 데이터에 대해서도, 다음 플립플롭[FF(1)]의 LSB에 입력할 수 있고, 플립플롭[FF(0)]의 MSB 및 LSB 이외의 데이터도, 마찬가지로 다음 플립플롭[FF(1)]에 입력된다.

그에 따라, 동기 검출용 특정 마크용의 데이터가 4의 정수배인 경우(예컨대 32비트), 도 3에 도시된 바와 같이, 4비트의 플립플롭[FF(0)]에 ○가 4개 병행하도록 동기 검출용 특정 마크용의 데이터가 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭 [FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 8이 된다)에 대해서도, ○가 4개 병행하도록 동기 검출용 특정 마크용의 데이터가 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 ○가 상기한 바와 같이 32개 병행하기 때문에, ○라인이라고 한다.

그런데, 4비트의 플립플롭[FF(0)]에 동기 검출용 특정 마크용의 데이터 △가 MSB에서 LSB를 향하여 3개 병행하도록 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 8이 된다)에 대해서도 △가 4개 병행하도록 저장되는데 플립플롭[FF(n)](n은 8)의 LSB에 동기 검출용 특정 마크용의 데이터 △가 1개 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 △가 상기한 바와 같이 32개 병행하기 때문에, △라인이라고 한다.

이하 마찬가지로, 4비트의 플립플롭[FF(0)]에 동기 검출용 특정 마크용의 데이터 □가 MSB에서 LSB를 향하여 2개 병행하도록 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 8이 된다)에 대해서도 □가 4개 병행하도록 저장되지만, 플립플롭[FF(n)](n은 8)은 상기 LSB에서 MSB를 향하여 동기 검출용 특정 마크용의 데이터 □가 2개 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 □가 상기한 바와 같이 32개 병행하기 때문에, □라인이라고 한다.

또한, 4비트의 플립플롭[FF(0)]에 ×가 동기 검출용 특정 마크용의 데이터가 1개만 MSB에 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 8이 된다)에 대해서도 △가 4개 병행하도록 저장되지만 플립플롭[FF(n)](n은 8)의 LSB에서 MSB를 향하여 동기 검출용 특정 마크용의 데이터 ×가 3개 병행하도록 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 ×가 상기한 바와 같이 32개 병행하기 때문에, ×라인이라고 한다.

그리고, 4개의 마크 검출부(11)는 시프트 레지스터(10)의 출력 단자에 각각 접속되어 있기 때문에, 도 2의 시프트 레지스터(10)내의 4비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)]부터 클록에 동기한 상태로, 마크 검출부(11)는 동기 검출용 특정 마크(예컨대 동기 신호용 데이터 SYn 등)를 입력한다. 4개의 마크 검출부(11)는 동기 검출용 특정 마크가 4비트로 병렬화한 데이터 중에서 ○라인/△라인/□라인/×라인(도 3 참조) 중의 어느 형태로 입력되었는지를 검출할 수 있다.

이와 같은 경우, 병렬화된 데이터 내에 있는 동기 검출용 특정 마크를 병렬화한 것 중의 어느 비트 위치로부터라도 검출하는 것이 중요한 의의가 있다.

그에 관해서는, 도 2에 도시된 바와 같이 병렬화한 데이터의 비트수분 만큼만 설치된 마크 검출부(11)는 도 3의 시프트 레지스터(10)부터 클록에 동기한 형태로 병렬화한 데이터를 입력한 경우, 상기 4개의 형태(○라인/△라인/□라인/×라인) 모두를 구별할 수 있기 때문에, 어떠한 상태로 데이터가 입력되더라도, 동기 검출용 특정 마크를 검출할 수 있다. 이와 같이 동기 검출용 특정 마크를 검출하는 이유는 저장 매체(2)에서 데이터를 판독할 경우, 동기 검출용 특정 마크가 병렬화한 것 중의 어느 비트 위치로부터라도 검출 가능하게 하기 위해서이며, 일정한 비트 편차가 발생한 경우에 있어서도, 동기 검출용 특정 마크를 검출함으로써 데이터를 재동기화시킬 수 있도록 하기 위해서이다.

또한, 동기 검출용 특정 마크의 검출에 대해서는 오류 검출을 막기 위해, 마크 검출용 윈도우 제어부(14)는 마크 검출부(11)에 대하여 검출 윈도우를 동기 검출용 특정 마크가 존재한다고 추측되는 곳만을 오픈시킨다. 이 때, 마크 검출용 윈도우 제어부(14)는 마크 검출부(11)에 있어서의 검출 윈도우를 전후 동일한 16비트분만 오픈시키는 제어를 한다. 그리고, 마크 검출부(11)가 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭(전후 동일한 16비트) 만큼 동기 검출용 특정 마크를 검출하기 때문에, 동기 검출용 특정 마크가 소정의 비트 폭분에 있는 경우에는, 확실하게 검출되게 된다.

이 경우, 검출 라인 저장부(l2)는 4개의 마크 검출부(11) 중 어떤 마크 검출부(11)(○라인/△라인/□라인/×라인)가 동기 검출용 특정 마크를 검출했는지를 저장하고 있기 때문에, 상기 저장된 검출 라인에 기초하여 마크 검출용 윈도우 제어부(14)는 동기 검출용 특정 마크 검출용의 윈도우 생성 타이밍을 선택한다.

즉, 마크 검출부(11)가 ○라인의 형태로 동기 검출용 특정 마크를 검출한 경우, 마크 검출용 윈도우 제어부(14)는 도 4의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」(도 4의 ○(LSB) 참조)을 중심으로 16비트 전후(전부 32비트)만 생성하도록 준비한다. 또한, 도 4 내지 도 7에 도시한 프레임 중에 씌어 있는 숫자가 상기 비트 폭을 나타내고 있다. 이는 ○라인의 타입으로 동기 검출용 특정 마크를 검출하는 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, ○라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 생성 타이밍의 선택으로서는, 도 4에 도시된 바와 같이, ○라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-16」,「-12」,「-8」,「-4」,「0」,「4」,「8」,「12」,「16」에서 검출할 수 있도록 오픈한다. 또한, △라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-13」, 「-9」,「-5」,「-1」,「3」,「7」,「11」,「15」에서 검출할 수 있도록 오픈한다. 또한, □라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-14」,「-10」,「-6」,「-2」,「2」,「6」,「10」,「14」에서 검출할 수 있도록 오픈한다. 또한, ×라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-15」,「-11」,「-7」,「-3」,「1」,「5」,「9」,「13」에서 검출할 수 있도록 오픈한다.

또한, 마크 검출부(11)가 △라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 마크 검출용 윈도우 제어부(14)는 도 5의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」(도 5의 △참조)을 중심으로 16비트 전후(전부 32비트)만 생성하도록 준비한다. 이는 △라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지 않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, △라인의 타입으로 동기 검출용 특정 마크를 검출하는 경우, 생성 타이밍을 선택함으로써, 도 5에 도시된 바와 같이, ○라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-15」,「-11」,「-7」,「-3」,「1」,「5」,「9」,「13」에서 검출할 수 있도록 오픈한다. 또한, △라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-16」, 「-12」,「-8」,「-4」,「0」,「4」,「8」,「12」,「16」에서 검출할 수 있도록 오픈한다. 또한, □라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-13」,「-9」,「-5」,「-1」,「3」,「7」,「11」,「15」에서 검출할 수 있도록 오픈한다. 또한, ×라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트 「-14」,「-10」,「-6」,「-2」,「2」,「6」,「10」,「14」에서 검출할 수 있도록 오픈한다.

또한, 마크 검출부(11)가 □라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 마크 검출용 윈도우 제어부(14)는 도 6의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」(도 6의 □참조)을 중심으로 16비트 전후(전부 32비트)만 생성하도록 준비한다. 이는 □라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지 않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, □라인의 타입으로 동기 검출용 특정 마크를 검출하는 경우, 생성 타이밍을 선택함으로써, 도 6에 도시된 바와 같이, ○라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-14」,「-10」,「-6」, 「-2」,「2」,「6」,「10」,「14」에서 검출할 수 있도록 오픈한다. 또한, △라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-15」, 「-11」,「-7」,「-3」,「1」,「5」,「9」,「13」에서 검출할 수 있도록 오픈한다. 또한, □라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-16」,「-12」,「-8」,「-4」,「0」,「4」,「8」,「12」,「16」에서 검출할 수 있도록 오픈한다. 또한, ×라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-13」,「-9」,「-5」,「-1」,「3」,「7」,「11」,「15」에서 검출할 수 있도록 오픈한다.

또한, 마크 검출부(11)가 ×라인의 타입으로 동기 검출용 특정 마크를 검출하는 경우, 마크 검출용 윈도우 제어부(14)는 도 7의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」(도 7의×(MSB) 참조)을 중심으로 16비트 전후(전부 32비트분)만 생성하도록 준비한다. 이것은 ×라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지 않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, ×라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 생성 타이밍의 선택으로서는, 도 7에 도시된 바와 같이, ○라인을 검출하기 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-13」,「-9」,「-5」, 「-1」,「3」,「7」,「11」,「15」에서 검출할 수 있도록 오픈한다. 또한, △라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-14」, 「-10」,「-6」,「-2」,「2」,「6」,「10」,「14」에서 검출할 수 있도록 오픈한다.

또한, □라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-15」,「-11」,「-7」,「-3」,「1」,「5」,「9」,「13」에서 검출할 수 있도록 오픈한다. 또한, ×라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-16」,「-12」,「-8」,「-4」,「0」,「4」,「8」,「12」,「16」에서 검출할 수 있도록 오픈한다.

그리고, 마크 검출부(11)는 동기 검출용 특정 마크(예컨대 동기 신호용 데이터 SYn 등)의 패턴과 각 비트마다 비교하여 일치하는지 아닌지의 여부를 검출함으로써, 동기 검출용 특정 마크의 존재를 나타내는 검출 신호를 검출 라인 저장부(12)에 출력한다. 그리고, 검출 라인 저장부(12)가 상기 검출 신호를 마크간 카운터부(13), 마크 검출용 윈도우 제어부(14) 및 데이터 선택부(15)로 출력한다.

그리고, 마크 검출부(11)가 ○라인/△라인/□라인/×라인의 4라인 중 어떤 타입으로 동기 검출용 특정 마크를 검출했는지의 여부에 의해, 마크 검출용 윈도우 제어부(14)는 다음 마크 검출용 윈도우를 비트「0」(도 4 내지 도 7 참조)을 중심으로 16비트 전후(전부 32비트분)로 생성하도록 타이밍을 변화시킨다. 이와 같이 마크 검출용 윈도우 제어부(14)는 마크 검출용 윈도우로서, 소정의 비트「0」(도 4 내지 도 7 참조)을 중심으로 16비트 전후(전부 32비트)만 생성하기 때문에, ○라인/△라인/□라인/×라인의 각 라인의 타입에 대해서 생성하는 타이밍을 변화할 수 있고, 각 라인에 대한 검출 범위도 변화하게 된다.

이와 같이 마크 검출용 윈도우 제어부(14)는 마크 검출부(11)가 검출한 동기 검출용 특정 마크에 기초하여, 각각의 마크 검출부(11)에 있어서의 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하기 때문에, 동기 검출용 특정 마크를 검출한 뒤의 다음 동기 검출용 특정 마크를 검출함에 있어서, 적절한 타이밍에 특정한 마크 검출 윈도우를 생성할 수 있다.

또한, 마크 검출부(11)가 동기 검출용 특정 마크를 검출을 한 뒤, 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등에 관한 데이터 복조에 대해서는 검출 라인 저장부(12)가 어떤 마크 검출부(11)로 검출했는지를 저장하고 있기 때문에, 데이터 선택부(15)는 상기 특정 마크를 검출한 라인에 잇따른 데이터를 음성용 데이터 또는 영상용 데이터 등으로서 선택함으로써, 동기 검출용 특정 마크에 계속되는 음성용 데이터 또는 영상용 데이터 등을 파악할 수 있고, 데이터 복조부(16)는 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 복조할 수 있다.

전술한 데이터 처리 장치(1)에 따르면, 데이터를 병렬 상태의 복수 비트로 수신하는 제어부(5)(수신 수단)와, 이 제어부(5)에 의해 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위한 동기 검출용으로 특정 마크를 검출하는 마크 검출부(11)(검출 수단)와, 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장부(12)(검출 라인 저장 수단)와, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 마크 검출용 윈도우 제어부(14)(생성 타이밍 선택 수단)를 구비한다. 그리고, 검출 라인 저장부(12)에 저장된 검출 라인에 기초하여, 마크 검출용 윈도우 제어부(14)가 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 이 때, 마크 검출부(11)는 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하고, 마크간 카운터부(13) 및 데이터 선택부(15)의 동작하에, 데이터 복조부(16)는 검출된 동기 검출용 특정마크간의 음성용 데이터 또는 영상용 데이터 등을 복조한다.

그리고, 저장 매체(2)에서 판독한 데이터를 판독 채널부(4)로부터 제어부(5)로의 데이터 전송 방법으로서, 복수(예컨대 4비트) 비트의 상태로 병렬화된 데이터가 동시에 전송될 경우, 직렬 데이터의 경우에 비교하여, 예컨대 4분의 1의 클록 주파수로 동일한 데이터 처리 능력을 확보할 수 있다. 또한, PLL 회로를 이용할 필요도 없이 회로의 소비 전력을 억제할 수 있다. 또한, 이 실시예로서는, 저장 매체를 특정하지 않고 범용성이 높은 구성을 보였지만 이하의 실시예에서는 저장 매체를 특정한 구체적인 구성을 나타낸다.

다음에, 다른 실시예로서, DVD-ROM을 이용한 데이터 처리 장치에 있어서, DVD-ROM 데이터의 판독 동작에 관해서, 도 8 및 도 9를 참조하여 설명한다. 이 실시예에서는 데이터 처리 장치의 제어부(19)는 도 1에 도시한 제어부(5)의 내부 구성과 다른 것에 불과하다. 그 때문에, 도 1에 도시한 판독 채널부(4)로부터 4비트로 병렬화된 데이터가 도 8에 도시한 수신 수단으로서의 제어부(19)에 입력하는 점에서는 상술한 실시예와 유사하다. 이하에서 제어부(19)의 내부 구성을 중심으로 설명하지만, 필요에 따라 상기 실시예의 설명을 원용한다.

도 8에 도시한 데이터 처리 장치의 제어부(19)는 판독 채널부(4)로부터 전송된 병렬 상태의 데이터를 처리하는 것이다. 상기 제어부(19)에는 시프트 레지스터(20), 검출 수단으로서의 4개의 SYn 검출부(21), 검출 라인 저장 수단으로서의 검출 라인 저장부(22), 데이터 카운트 수단으로서의 SY 프레임 카운터부(23), 생성 타이밍 선택 수단으로서의 SY 검출용 윈도우 제어부(24), 데이터 선택 수단으로서의 DVD-ROM 데이터 라인 선택부(25) 및 데이터 복조 수단으로서의 8/16 복조부(26)가 설치되어 있다.

또한, 시프트 레지스터(20), SYn 검출부(21), 검출 라인 저장부(22), SY 프레임 카운터부(23), SY 검출용 윈도우 제어부(24), DVD-ROM 데이터 라인 선택부(25)및 8/16 복조부(26)는 클록 신호를 각각 입력받고, 상기 클록 신호에 동기하여 동작하도록 구성되어 있다.

상세하게는, 상기 시프트 레지스터(20)는 SYn 검출부(21) 및 DVD-ROM 데이터 라인 선택부(25)에 접속되어 있고, 상기 시프트 레지스터(20)에서 출력한 4비트로 병렬화된 데이터가 4개의 SYn 검출부(21) 및 DVD-ROM 데이터 라인 선택부(25)에 각각 입력된다. 4개의 SYn 검출부(21)는 4비트로 병렬화한 데이터에 있어서의 동기 검출용 특정 마크의 각 비트의 데이터를 각각 검출하기 위한 것으로, 상기 마크 검출부(11)와 같이, ○라인/△라인/□라인/×라인(도 3 참조) 중 어느 타입의 검출 라인인지를 검출할 수 있다.

4개의 SYn 검출부(21)는 검출 라인 저장부(22)와 접속되어 있고, SYn 검출부(21)의 출력 신호가 검출 라인 저장부(22)에 입력된다. 검출 라인 저장부(22)는 4비트로 병렬화한 데이터 중에 어떻게 동기 검출용 특정 마크(동기 신호용 데이터 SYn)가 있었는지, 즉, ○라인/△라인/□라인/×라인(도 3 참조) 중 어느 타입의 검출라인인지를 저장한다. 그리고, 검출 라인 저장부(22)는 동기 검출용 특정 마크의 검출 라인을 저장하기 때문에, SY 검출용 윈도우 제어부(24)는 동기 검출용 특정 마크를 검출한 뒤에 다음 동기 검출용 특정 마크를 검출할 때, 검출하여야 할 ○라인/△라인/□라인/×라인 중 어느 타입의 검출 라인인지를 미리 파악하고 대처할 수 있다. 그리고, 검출 라인 저장부(22)는 SY 프레임 카운터부(23), SY 검출용 윈도우 제어부(24) 및 DVD-ROM 데이터 라인 선택부(25)에 접속되어 있고, 상기 검출 라인 저장부(22)의 출력 신호가 SY 프레임 카운터부(23), SY 검출용 윈도우 제어부(24) 및DVD-ROM 데이터 라인 선택부(25)에 각각 입력된다.

상기 SY 프레임 카운터부(23)는 2개의 동기 검출용 특정 마크(동기 신호용 데이터 SYn)간의 음성용 데이터 또는 영상용 데이터 등을 카운트하는 것이다. SY 프레임 카운터부(23)는 SY 검출용 윈도우 제어부(24) 및 8/16 복조부(26)와 접속되어 있고, 상기 SY 프레임 카운터부(23)의 출력 신호가 SY 검출용 윈도우 제어부(24) 및 8/16 복조부(26)에 각각 입력된다.

SY 검출용 윈도우 제어부(24)는 SYn 검출부(21)에 있어서 검출용 윈도우를 개방하고, 다음 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 검출 동작할 때의 제어를 하기 위한 것으로서 SYn 검출부(21)를 이용하여 검출하고, 검출 라인 저장부(22)에 저장된 동기 검출용 특정 마크(동기 신호용 데이터 SYn)에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 그리고, SY 검출용 윈도우 제어부(24)는 4개의 SYn 검출부(21)에 접속되어 있고, 상기 SY 검출용 윈도우 제어부(24)의 출력 신호가 4개의 SYn 검출부(21)에 각각 입력된다. 8/16 복조부(26)는 DVD-ROM 데이터 라인 선택부(25)의 제어하에 SY 프레임 카운터부(23)가 카운트한 데이터에 기초하여 복조 타이밍에서 데이터를 복조한다.

DVD-ROM 데이터 라인 선택부(25)는 동기 검출용 특정 마크 검출 동작에 기초하여 음성용 데이터 또는 영상용 데이터 등을 선택하기 위한 것이다. DVD-ROM 데이터 라인 선택부(25)는 8/16 복조부(26)와 접속되어 있고, 상기 DVD-ROM 데이터 라인 선택부(25)의 출력 신호가 8/16 복조부(26)에 입력된다. 8/16 복조부(26)는 DVD-ROM 데이터 라인 선택부(25)의 제어하에 SY 프레임 카운터부(23)가 카운트한 음성용 데이터 또는 영상용 데이터 등에 기초하여 복조 타이밍에서 데이터를 복조한다.

상기 시프트 레지스터(20)는 4비트의 폭으로 16단의 저장부를 갖고 합계 64비트분을 저장할 수 있어 4비트로 병렬화한 데이터가 판독 채널부(4)부터 순서대로 4비트의 폭을 갖는 시프트 레지스터(20)로 저장된다. 그리고, 시프트 레지스터(20)내에서 클록에 동기한 형태로 데이터를 시프트할 경우, 데이터의 동기를 취하기 위해서 입력하는 동기 검출용 특정 마크 외에 입력한 음성용 데이터 또는 영상용 데이터 등도 시프트한다.

도 8에 도시된 바와 같이, 병렬화한 데이터의 비트수분만 설치된 동기 검출용 특정 마크 검출용의 SYn 검출부(21)는 시프트 레지스터(20)내의 4비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)]으로부터 클록에 동기한 형태로 모두 4라인으로 입력한 경우, 상기 마크 검출부(11)와 같이 상기 4개의 형태(○라인/△라인/□라인/×라인) 모두를 구별할 수 있기 때문에, 어떠한 상태로 데이터가 입력되더라도 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출할 수 있다.

구체적으로는, 상기 동기 검출용 특정 마크(동기 신호용 데이터 SYn)는 도 9에 도시된 바와 같이 91 바이트의 데이터 사이에 삽입되어 배치되어 있고, 8종류의 동기 검출용 특정 마크 SY0∼SY7(대표적으로 동기 신호용 데이터 SYn으로 표시한다)으로서, 전부 32비트 길이이다.

이 경우, 각각 라인마다 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출할 때, 4개의 마크 검출부(21) 중의 어느 것으로 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출했는지에 의해 동기 검출용 특정 마크(동기 신호용 데이터 SYn)와 음성용 데이터 또는 영상용 데이터 등의 경계 영역을 판별할 수 있다. 또한, 마크 검출부(21)가 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출한 경우, 검출 라인 저장부(22)가 4비트로 병렬화한 데이터 중에 어떻게 동기 검출용 특정 마크가 있었는지, 즉, ○라인/△라인/□라인/×라인(도 3 참조) 중의 어느 타입의 검출 라인인지를 저장한다. 이와 같이 검출 라인 저장부(22)가 검출 라인을 저장한 결과, DVD-ROM 데이터 라인 선택부(25)는 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등의 라인을 선택할 수 있다.

또한, SY 검출용 윈도우 제어부(24)가 다음 동기 검출용 특정 마크(동기 신호용 데이터 SYn) 검출 윈도우를 생성할 때에도, 상기 SYn 마크 검출부(21)에 의해 검출되고 검출 라인 저장부(22)에 의해 저장된 정보를 이용한다. 즉, 현재의 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 다음 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 위치에 대해서는 동기 신호용 데이터 SYn과 동기 신호용 데이터 SYn 사이가 91바이트이기 때문에, SY 프레임 카운터부(23)가 동기 신호용 데이터 SYn를 검출한 후 91바이트의 위치는 동기 신호용 데이터 SYn의 길이 만큼 카운트를 가산하고, 데이터에 동기한 클록을 사용함으로써 추정된다.

일반적으로, DVD-ROM에서 데이터가 판독될 경우, 어떤 일정한 비트 편차가 일어난 경우에 있어서도, 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출함으로써 데이터를 재동기화해야 한다. 그 때문에, SY 검출용 윈도우 제어부(24)는 상기 추정 위치[소정 비트「0」(도 4 내지 도 7 참조)]에서 플러스/마이너스로 동일한 비트(또는 동일한 바이트) 폭분 만큼만 검출을 행하는 것의 허가를 의미하는 윈도우를 생성하여 상기 검출 범위를 넓힌다.

이와 같이 추정 위치[소정 비트「0」(도 4 내지 도 7 참조)]를 중심으로 하여 윈도우를 생성하는 것은 불필요하게 윈도우를 생성하고, 본래의 동기 검출용 특정 마크가 있을 수 없는 곳에서의 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 검출은 오류 검출인 경우가 많기 때문에, 이와 같은 오류 검출에 의한 오동작을 막기 위해서이다.

그리고, 도 18에 도시한 장치에 있어서는 동기 검출용 마크 검출을 할 때에, 상기 데이터는 직렬로 처리할 수 있기 때문에, 단순히 다음 동기 검출용 특정 마크 (동기 신호용 데이터 SYn)의 추정 위치의 타이밍에 대하여 비트 단위(즉 클록 단위와 동일)로 생성 타이밍을 결정한다고 하는 방책을 취하면 좋고, 상기 검출 윈도우의 온/오프 타이밍도 1종류만으로 좋다.

그러나, 본 실시예에서는, SYn 검출부(21)는 시프트 레지스터(20)로부터 병렬화한 채로 출력한 데이터 중에서, 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출한다. 그 때문에, SY 검출용 윈도우 제어부(24)는 도 4 내지 도 7에서도시된 바와 같이, 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 검출 라인(○라인/△라인/□라인/×라인의 4종류)마다 다음에 오는 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출하기 위해 검출 라인 저장부(22)에 저장된 데이터에 기초하여 검출 윈도우의 생성 타이밍을 선택한다. 이와 같이 선택함으로써, SY 검출용 윈도우 제어부(24)는 다음 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의 추정 위치[소정비트「0」(도 4 내지 도 7 참조)]로부터 정확히 플러스와 마이너스의 비트(또는 동일한 바이트) 폭이 동일한 윈도우폭을 생성할 수 있다.

그리고, 데이터의 복조 시에는, 복조하여야 할 데이터의 라인 선택이 병렬화된 동기 검출용 특정 마크와 음성용 데이터 또는 영상용 데이터 등 간의 데이터의 경계 영역을 그대로 나타내기 때문에, 상기 라인의 음성용 데이터 또는 영상용 데이터 등이 8/16 복조부(26)로 송출된다. 이 때의 복조 타이밍을 설정하는 것에 대해서는 동기 검출용 특정 마크(동기 신호용 데이터 SYn) 검출의 타이밍에 SY 프레임 카운터부(23)가 한번 프리셋되고, 그 후는 클록 신호에 동기하면서 카운트함으로써, 도 20의 경우와 같이 이 카운트치에 의해 복조 타이밍을 생성할 수 있다.

전술한 데이터 처리 장치(1)에 따르면, DVD-ROM의 데이터를 병렬 상태의 복수 비트로 수신하는 제어부(19)(수신 수단)와, 이 제어부(19)에 의해서 수신된 병렬 상태의 DVD-ROM의 데이터로부터 상기 동기를 취하기 위한 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출하는 SY 검출부(21)(검출 수단)와, 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장부(22)(검출 라인 저장 수단)와, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 SY 검출용 윈도우 제어부(24)(생성 타이밍 선택 수단)를 구비한다. 그리고, SYn 검출부(21)는 4비트로 병렬화된 DVD-ROM의 데이터를 직렬화하지 않고, 동기 검출용 특정 마크(동기 신호용 데이터 SYn)를 검출할 수 있다. 또한, 검출 라인 저장부(22)에 저장된 검출 라인에 기초하여, SY 검출용 윈도우 제어부(24)가 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 이 때, SY 검출부(21)는 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하고, SY 프레임 카운터부(23) 및 DVD-ROM 데이터 라인 선택부(25)의 동작하에, 8/16 복조부(26)는 검출된 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 복조한다.

따라서, 저장 매체(2)에서 판독한 데이터를 판독 채널부(4)로부터 제어부(19)로의 데이터 전송 방법으로서, 복수(예컨대 4비트) 비트의 상태로 병렬화된 데이터가 동시에 전송될 경우, 직렬 데이터의 경우와 비교하여, 예컨대 4분의 1의 클록 주파수로 동일한 데이터 처리 능력을 확보할 수 있다. 또한, PLL 회로를 이용할 필요도 없고, 회로의 소비 전력을 억제할 수 있다.

다음에, 다른 실시예로서 저장 매체인 광자기 디스크(이하 단순히 MO라고도 한다)를 이용한 데이터 처리 장치에 있어서, MO 데이터의 판독 동작을 도 10 및 도 11을 참조하여 설명한다. 이 실시예에서, 데이터 처리 장치의 제어부(29)는 도 1에 도시한 제어부(5)의 내부 구성 및 도 1에 도시한 판독 채널부(4)로 병렬화된 데이터의 비트수가 다르다. 이 경우, 도 1에 도시한 판독 채널부(4)로 2비트의 데이터로 병렬화하여 상기 데이터를 수신 수단으로서의 제어부(29)에 입력한다.

이하, 제어부(29)의 내부 구성을 중심으로 설명한다. 이하에서 제어부(29)의 내부 구성을 중심으로 설명하지만, 필요에 따라 상기 실시예의 설명 내용을 원용함으로써 그 설명을 생략한다. 단지, MO의 경우는 듀얼 PLL 방식, 즉, MO에서 판독한 데이터의 상승/하강마다 데이터를 나누고, 그 각각의 데이터에 동기한 클록을 각각 입력하는 방식이 채용되고 있다. 그 때문에, 이 실시예로서 듀얼 PLL 방식으로 사용한 경우에 관해서 설명한다.

이 광자기 디스크(MO)를 사용한 경우, 입력 데이터가 2비트로 병렬화된 경우를 상정하고 있기 때문에, 동기 검출용 특정 마크로서 SYNC 또는 RESYNC의 두 가지[그 외에 어드레스 마크(AM : Address Mark)도 존재하지만, 여기서는 생략함]를 사용한다. 광자기 디스크로 사용되는 데이터는 P 데이터/N 데이터로 분리되어 있고, P 데이터/N 데이터의 각각에 대하여 검출 수단으로서의 SYNC 또는 RESYNC 검출부(31)를 이용한다. 단지, 동기 검출용 특정 마크의 검출 동작으로서는 P 데이터도 N 데이터도 차이는 없기 때문에, P 데이터 부분을 대표하여 설명하고, N 데이터 부분에 대한 설명을 생략한다.

도 10에 도시한 데이터 처리 장치의 제어부(29)는 판독 채널부(4)(도 1 참조)로부터 전송된 병렬 상태의 데이터를 처리하는 것이다. 상기 제어부(29)에는 시프트 레지스터(30), 2개의 SYNC 또는 RESYNC 검출부(31), 검출 라인 저장 수단으로서의 검출 라인 저장부(32), 데이터 카운트 수단으로서의 마크간 카운터부(33), 생성 타이밍 선택 수단으로서의 SYNC 또는 RESYNC 검출용 윈도우 제어부(34), 데이터 선택 수단으로서의 MO 데이터 선택부(35), MO 데이터 통합 처리부(36) 및 데이터복조 수단으로서의 RLL(1, 7) 복조부(37)가 설치되어 있다.

또한, 시프트 레지스터(30), SYNC 또는 RESYNC 검출부(31), 검출 라인 저장부(32), 마크간 카운터부(33), SYNC 또는 RESYNC 검출용 윈도우 제어부(34), MO 데이터 선택부(35), MO 데이터 통합 처리부(36) 및 RLL(1, 7) 복조부(37)는 클록 신호를 각각 입력받아 상기 클록 신호에 동기하여 동작하도록 구성되어 있다.

상세하게는, 상기 시프트 레지스터(30)는 SYNC 또는 RESYNC 검출부(31) 및 MO 데이터 선택부(35)에 접속되어 있고, 상기 시프트 레지스터(30)에서 출력한 2비트로 병렬화된 데이터가 2개의 SYNC 또는 RESYNC 검출부(31) 및 MO 데이터 선택부(35)에 각각 입력된다. 2개의 SYNC 또는 RESYNC 검출부(31)는 2비트로 병렬화된 데이터에 있어서의 동기 검출용 특정 마크의 각 비트 데이터를 각각 검출하기 위한 것으로, ○라인/△라인(도 11 참조) 중 어느 타입의 검출 라인을 검출할 수 있다.

2개의 SYNC 또는 RESYNC 검출부(31)는 검출 라인 저장부(32)와 접속되어 있어 SYNC 또는 RESYNC 검출부(31)의 출력 신호가 검출 라인 저장부(32)로 입력된다. 검출 라인 저장부(32)는 2비트로 병렬화된 데이터 중에 어떻게 동기 검출용 특정 마크(SYNC 및 RESYNC 등)가 있었는지, 즉, ○라인/△라인(도 3 참조) 중의 어느 형태의 검출 라인인지를 저장한다. 그리고, 검출 라인 저장부(32)는 동기 검출용 특정 마크의 검출 라인을 저장하기 위해, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 동기 검출용 특정 마크를 검출한 뒤에 다음 동기 검출용 특정 마크를 검출할 때, 검출하여야 할 ○라인/△라인 중 어느 타입의 검출 라인인지를 미리 파악하고 대처할 수 있다. 그리고, 검출 라인 저장부(32)는 마크간 카운터부(33), SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 선택부(35)에 접속되어 있고, 상기 검출 라인 저장부(32)의 출력 신호가 마크간 카운터부(33), SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 선택부(35)로 각각 입력된다.

상기 마크간 카운터부(33)는 2개의 동기 검출용 특정 마크(SYNC 및 RESYNC 등)간의 음성용 데이터 또는 영상용 데이터 등의 데이터를 카운트하는 것이다. 마크간 카운터부(33)는 SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 통합 처리부(36)와 접속되어 있고, 상기 마크간 카운터부(33)의 출력 신호가 SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 통합 처리부(36)로 각각 입력된다.

SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 SYNC 또는 RESYNC 검출부(31)에 있어서 검출용 윈도우를 개방하고, 다음 동기 검출용 특정 마크(SYNC 및 RESYNC 등)의 검출 동작할 시기를 제어하기 위한 것이다. 그리고, SYNC 또는 RESYNC 검출부(31)가 동기 검출용 특정 마크(SYNC 또는 RESYNC)를 검출하고, 검출 라인 저장부(32)에 저장된 동기 검출용 특정 마크(SYNC 및 RESYNC 등)에 기초하여, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 상기 SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 2개의 SYNC 또는 RESYNC 검출부(31)에 접속되어 있고, 상기 SYNC 또는 RESYNC 검출용 윈도우 제어부(34)의 출력 신호가 2개의 SYNC 또는 RESYNC 검출부(31)에 각각 입력된다.

MO 데이터 선택부(35)는 동기 검출용 특정 마크(SYNC 및 RESYNC 등) 동작에기초하여 데이터를 선택하기 위한 것이다. MO 데이터 선택부(35)는 MO 데이터 통합 처리부(36)와 접속되어 있고, 상기 MO 데이터 선택부(35)의 출력 신호가 MO 데이터 통합 처리부(36)에 입력된다. MO 데이터 통합 처리부(36)는 P 데이터/N 데이터로 나누어진 데이터를 합쳐서, 데이터를 복조하기 위한 전처리를 행하는 것이다. MO 데이터 통합 처리부(36)는 P 데이터의 마크간 카운터부(33) 및 MO 데이터 선택부(35)에 접속되고, 또한, N 데이터의 마크간 카운터부(33) 및 MO 데이터 선택부(35)에 접속되어 있고, P 데이터 및 N 데이터의 마크간 카운터부(33) 및 MO 데이터 선택부(35)의 출력 신호를 입력한다. RLL(1, 7) 복조부(37)는 MO 데이터 통합 처리부(36)에 접속되고, MO 데이터 통합 처리부(36)가 처리한 데이터에 기초하여 복조 타이밍에서 데이터를 복조한다.

P 데이터/N 데이터로 나누어진 데이터가 각각 2비트로 병렬화되어 시프트 레지스터(30)에 입력된다. 상기 시프트 레지스터(30)는 도 11에 도시된 바와 같이, 2비트의 폭으로 24단의 저장부를 갖으며 합계 48비트분을 저장할 수 있어 2비트로 병렬화한 데이터가 판독 채널부(4)부터 순서대로 2비트의 폭을 갖는 시프트 레지스터(30)에 입력된다. 그리고, 시프트 레지스터(30) 내에서 클록에 동기한 형태로 데이터를 시프트할 경우, 데이터의 동기를 취하기 위해서 입력하는 동기 검출용 특정 마크 외에 입력한 음성용 데이터 또는 영상용 데이터 등의 데이터도 시프트한다.

시프트 레지스터(30)는 도 11에 도시된 바와 같이 2비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)](이 경우, n은 23)을 24개 직렬로 접속하는 구성을 가지며, 직렬로 접속한 2개의 플립플롭[FF(n-1)] 및 플립플롭[FF(n)](이 경우, n은 0∼23)사이에는 2개의 데이터 전송 라인이 별개로 접속되어 있다. 이에 따라, 플립플롭[FF(0)]에 입력되어 저장한 데이터는 다음 동기 신호가 입력한 타이밍에 다음 플립플롭(FF (1))에 입력될 수 있고, 이하 마찬가지로, 플립플롭[FF(n-1)]에 입력되어 저장한 데이터는 다음 동기 신호가 입력한 타이밍에서 다음 플립플롭[FF(n)]에 입력될 수 있다.

이 때, 플립플롭[FF(0)]의 MSB의 데이터는 동기 신호가 입력한 타이밍에 다음 플립플롭[FF(1)]의 MSB에 입력될 수 있고, 플립플롭[FF(0)]의 LSB 데이터에 대해서도 다음 플립플롭[FF(1)]의 LSB에 입력될 수 있다.

동기 검출용 특정 마크용의 데이터가 2의 짝수배(예컨대 24비트)인 경우, 도 11에 도시된 바와 같이, 2비트의 플립플롭[FF(0)]에 ○가 2개 병행하도록 동기 검출용 특정 마크용의 데이터가 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)]에 대해서도 ○가 2개 병행하도록 동기 검출용 특정 마크용의 데이터가 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 ○가 상기한 바와 같이 병행하기 때문에, ○라인이라고 한다.

그런데, 2비트의 플립플롭[FF(0)]에 동기 검출용 특정 마크용의 데이터 △가 MSB에 1개만 병행하도록 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)]에 대해서, △가 2개 병행하도록 저장되는데, 플립플롭[FF(n)]의 LSB에 동기 검출용 특정 마크용 데이터 △가 1개 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 △가 상기와 같이 병행하기 때문에 △라인이라고 한다.

그리고, 도 10에 도시된 바와 같이, 병렬화한 데이터의 비트수분만 설치된동기 검출용의 SYNC 또는 RESYNC 검출부(31)는 시프트 레지스터(30)내의 2비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)]부터 클록에 동기된 형태로 합계 2라인으로 입력한 경우, 상기 마크 검출부(11)와 같이, 상기 2개의 형태(○라인/△라인) 모두를 구별할 수 있기 때문에, 어떠한 상태로 데이터가 입력되더라도 동기 검출용 특정 마크(SYNC 및 RESYNC 등)를 검출할 수 있다.

이와 같이 구성한 이유는 병렬화한 데이터의 비트수분만 설치된 SYNC 또는 RESYNC 검출부(31)는 도 11의 시프트 레지스터(30)부터 클록에 동기한 형태로 병렬화한 데이터를 합계 2개의 라인 내로 입력한 경우, 상기 2개의 형태(○라인/△라인) 모두를 구별할 수 있기 때문에, 어느쪽 라인에 동기 검출용 특정 마크(SYNC 및 RESYNC 등)가 나타나더라도 검출할 수 있도록 하였다. 그리고, SYNC 또는 RESYNC 검출부(31)가 어느쪽 형태로 SYNC/RESYNC를 검출하는 경우에라도, SYNC/RESYNC와 음성용 데이터 및 영상용 데이터와의 경계 영역을 판별할 수 있다.

또한, 동기 검출용 특정 마크의 검출에 대해서는 오류 검출을 막기 위해서 SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 SYNC 또는 RESYNC 검출부(31)에 대하여 검출 윈도우를 SYNC 또는 RESYNC 등이 존재한다고 추측되는 곳만 오픈시킨다. 이 때, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 SYNC 또는 RESYNC 검출부(31)에 있어서의 검출 윈도우를 전후 동일한 12비트분만 오픈시키는 제어를 한다. 그리고, SYNC 또는 RESYNC 검출부(31)가 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭(전후 동일한 12비트) 분으로 동기 검출용 특정 마크를 검출하기 위해서, SYNC 또는 RESYNC 등이 소정의 비트 폭분에 있는 경우, 확실하게검출되게 된다.

이 경우, 검출 라인 저장부(32)는 2개의 SYNC 또는 RESYNC 검출부(31) 중 어떤 SYNC 또는 RESYNC 검출부(31)(○라인/△라인)가 동기 검출용 특정 마크를 검출했는지를 저장하고 있기 때문에, 상기 저장된 검출 라인에 기초하여, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 동기 검출용 특정 마크 검출용의 윈도우 생성 타이밍을 선택한다.

예컨대, SYNC 또는 RESYNC 검출부(31)가 ○라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 도 12의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」[도 12의 ○ (LSB) 참조]를 중심으로, 12비트 전후(전부 24비트)만 생성하도록 준비한다. 이는 ○라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지 않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, ○라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 생성 타이밍의 선택으로서는, 도 12에 도시된 바와 같이, ○라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-12」,「-10」,「-8」, 「-6」,「-4」,「-2」,「0」,「2」,「4」,「6」,「8」,「10」,「12」에서 검출할 수 있도록 오픈한다. 또한, △라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-11」,「-9」,「-7」,「-5」,「-3」,「-1」,「1」,「3」,「5」, 「7」,「9」,「11」에서 검출할 수 있도록 오픈한다.

또한, SYNC 또는 RESYNC 검출부(31)가 △라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 도 13의 생성 타이밍을 선택하고, 다음 마크 검출용 윈도우를 소정 비트「0」(도 13의 △ 참조)을 중심으로, 12비트 전후(전부 24비트)만 생성하도록 준비한다. 이는 △라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 다음 동기 검출용 특정 마크는 데이터 편차가 발생하지 않으면, 소정 비트「0」의 위치에서 검출할 것이기 때문이다.

구체적으로는, △라인의 타입으로 동기 검출용 특정 마크를 검출한 경우, 생성 타이밍의 선택으로서는 도 13에 도시된 바와 같이, ○라인의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-11」,「-9」,「-7」, 「-5」,「-3」,「-1」,「1」,「3」,「5」,「7」,「9」,「11」에서 검출할 수 있도록 오픈한다. 또한, △데이터의 검출을 위해, 마크 검출용 윈도우는 동기 검출용 특정 마크의 선두를 비트「-12」,「-10」,「-8」,「-6」,「-4」,「-2」,「0」,「2」,「4」, 「6」,「8」,「10」,「12」에서 검출할 수 있도록 오픈한다.

그리고, SYNC 또는 RESYNC 검출부(31)는 SYNC 또는 RESYNC의 패턴과 각 비트마다 비교하여 일치하는지 아닌지를 검출함으로써, SYNC 또는 RESYNC의 존재를 나타내는 검출 신호를 검출 라인 저장부(32)로 출력한다. 그리고, 검출 라인 저장부(32)가 SYNC 또는 RESYNC을 나타내는 검출 신호를, 마크간 카운터부(33), SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 선택부(35)로 각각 출력한다.

그리고, 다음 RESYNC 검출 윈도우의 생성시에도 검출 라인 저장부(32)에 저장된 정보를 이용한다. 구체적으로는, SYNC와 RESYNC 사이, 또는 RESYNC와 RESYNC 사이는 도 14에 도시된 바와 같이, 20바이트(이 실시예에서는 3.5인치의 512바이트, 4배밀(倍密) 대응의 포맷)이기 때문에, 직전에 검출한 SYNC(또는 RESYNC)에서 다음 RESYNC의 위치는 다음과 같이 추정한다.

즉, SYNC(또는 RESYNC)가 검출된 뒤에, 마크간 카운터부(33)가 20바이트에, RESYNC 길이의 카운트를 가산한 분만 데이터에 동기한 클록을 사용하여 카운트하면 좋다. 그러나, MO의 경우도 DVD-ROM과 같이, 어떤 일정한 비트 편차가 일어난 경우에도, RESYNC를 검출하는 것으로 데이터를 재동기화해야 한다. 그리고, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 상기 추정 위치[소정비트「0」(도 12의 ○(LSB) 참조]로부터 플러스/마이너스로 동일한 비트(또는 동일한 바이트)폭분 만큼만, 검출을 허용하는 SYNC 또는 RESYNC 검출용 윈도우를 생성하여 상기 검출 범위를 넓힌다.

이와 같이 추정 위치(소정 비트「0」(도 12의 ○(LSB) 참조)을 중심으로 하여 윈도우를 생성하는 것은 불필요하게 윈도우를 생성하여 본래의 동기 검출용 특정 마크가 있을 수 없는 곳에서의 동기 검출용 특정 마크(RESYNC)의 검출이 오류 검출인 경우가 많기 때문에, 이와 같은 오류 검출에 의한 오동작을 막기 위해서 이다.

그리고, 이 실시예에서는 병렬화된 데이터를 그대로 취급하기 때문에, 도 10에서 도시된 바와 같이, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)는 SYNC/RESYNC의 검출 라인마다(○△의 두 가지)에 RESYNC 검출 윈도우의 생성 타이밍을 결정하고, 검출 라인 저장부(32)에 저장된 데이터에 기초하여, 검출 윈도우의 생성 타이밍을 선택한다.

그리고, 마크간 카운터부(33), SYNC 또는 RESYNC 검출용 윈도우 제어부(34) 및 MO 데이터 선택부(35)가 MO 데이터 통합 처리부(36)로 각각의 출력 신호를 각각 출력하고, 또한 MO 데이터 통합 처리부(36)는 데이터를 RLL(1, 7) 복조부(37)로 출력한다. DVD-ROM과 같이 복조하여야 할 데이터의 라인 선택이 병렬화된 데이터와 데이터의 경계 영역을 그대로 나타내고 있기 때문에, MO 데이터 선택부(35)가 상기 라인의 데이터를 선택하면 좋다. 단지, 본 실시예에서는 P 데이터 및 N 데이터의 SYNC 또는 RESYNC는 P 데이터 및 N 데이터용의 SYNC 또는 RESYNC 검출부(31)에 의해 검출되기 때문에, MO 데이터 통합 처리부(36)는 P 데이터와 N 데이터를 맞추는 MO 데이터 병합 처리를 할 필요가 있다. 그 후, 상기 RLL(1, 7) 복조부(37)가 MO 데이터 통합 처리부(36)에 있어서 병합된 뒤의 데이터를 입력하여 복조한다. 이와 같이 처리를 함으로써 P 데이터/N 데이터 마다, 2비트로 병렬화된 MO 데이터에 대하여 직렬화하지 않고 마크 검출을 할 수 있다.

상기 상술한 데이터 처리 장치(1)에 따르면, P 데이터/N 데이터 마다의 데이터를 병렬 상태의 복수 비트로 수신하는 제어부(29)(수신 수단)와, 이 제어부(29)에 의해 수신된 병렬 상태의 P 데이터/N 데이터 마다의 데이터로부터, 상기 동기를 취하기 위한 동기 검출용 특정 마크(SYNC 또는 RESYNC)를 검출하는 SYNC 또는 RESYNC 검출부(31)(검출 수단)와, 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장부(32)(검출 라인 저장 수단)와, 특정한 마크 검출용윈도우의 생성 타이밍을 선택하는 SYNC 또는 RESYNC 검출용 윈도우 제어부(34)(생성 타이밍 선택 수단)를 구비한다. 그리고, SYNC 또는 RESYNC 검출부(31)는 2비트로 병렬화된 P 데이터/N 데이터 마다의 데이터로부터 동기 검출용 특정 마크(SYNC 또는 RESYNC)를 검출할 수 있다. 또한, 검출 라인 저장부(32)에 저장된 검출 라인에 기초하여, SYNC 또는 RESYNC 검출용 윈도우 제어부(34)가 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 이 때, SYNC 또는 RESYNC 검출부(31)는 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하고, 마크간 카운터부(33), MO 데이터 선택부(35) 및 MO 데이터 통합 처리부(36)의 동작하에, RLL(1, 7) 복조부(37)는 검출된 동기 검출용 특정 마크(SYNC 또는 RESYNC)간의 음성용 데이터 또는 영상용 데이터 등의 데이터를 복조한다.

따라서, 저장 매체(2)에서 판독된 데이터를 판독 채널부(4)로부터 제어부(29)로의 데이터 전송 방법으로서, 복수(예컨대 2비트) 비트의 상태로 병렬화된 데이터가 동시에 전송될 경우, 직렬 데이터의 경우에 비교하여, 예컨대 2분의 1의 클록 주파수로 동일한 데이터 처리 능력을 확보할 수 있다. 또한, PLL 회로를 이용할 필요도 없고, 회로의 소비 전력을 억제할 수 있다.

상기한 실시예에 있어서, DVD-ROM 및 MO 데이터에 대하여, 동기 검출용 특정 마크를 검출하는 처리를 설명했다. 이 중에서, 특정 패턴을 검출한 검출기의 위치에 의해 윈도우의 생성 타이밍이 선택되는 것 및 음성용 데이터 또는 영상용 데이터 등의 데이터의 동기화 처리에 관하여 상세히 설명했다.

예컨대, DVD-ROM의 경우, 동기 검출용 특정 마크(동기 신호용 데이터 SYn)의길이는 32비트이고, 또한, 음성용 데이터 또는 영상용 데이터 등의 데이터 길이는 16비트이기 때문에, 4비트의 병렬화한 데이터를 처리하는 제어부(19)를 채용하고 있다. 또한, MO의 경우는, 동기 검출용 특정 마크(SYNC)의 길이는 48비트이고, RESYNC의 길이 및 음성용 데이터 또는 영상용 데이터 등의 데이터 길이는 12비트이기 때문에, 2비트의 병렬화한 데이터를 처리하는 데이터 처리 장치의 제어부(29)를 채용하고 있다.

이러한 구성을 채용한 이유는 동기 검출용 특정 마크 및 복조하여야 할 음성용 데이터 또는 영상용 데이터 등의 길이가 병렬화되는 데이터의 비트수로 딱 나뉘어 떨어지지 않으면 안되기 때문이며, 설계상의 제한이 되기 때문이다.

그러나, 이러한 설계상의 제한은 근본적인 문제는 되지 않으며, 예컨대 데이터 처리 장치에 있어서, 도 15에 도시한 바와 같은 제어부(39)를 채용 하는 것으로 상기 문제를 해결할 수 있다. 즉, 동기 검출용 특정 마크 및 복조하여야 할 음성용 데이터 또는 영상용 데이터 등의 길이가 병렬화되는 데이터의 비트수로 딱 나뉘어 떨어지지 않는 경우에라도, 데이터 처리 장치로서 실시할 수 있다. 이하 그 경우에 관해서 다른 실시예로서 설명하지만, 상기 실시예의 설명 내용을 원용함으로써, 그 설명을 생략한다. 단지, 도 1에 도시한 판독 채널부(4)로 병렬화된 데이터의 비트수가 상기 실시예의 경우와 다르기 때문에, 도 1에 도시한 판독 채널부(4)로 3비트의 데이터로 병렬화하고, 상기 데이터를 수신 수단으로서의 제어부(39)로 입력한다.

도 15에 도시한 데이터 처리 장치의 제어부(39)는 판독 채널부(4)로부터 전송된 병렬 상태의 데이터를 처리하는 것이다. 상기 제어부(39)에는 시프트 레지스터(40), 검출 수단으로서의 3개의 마크 검출부(41), 검출 라인 저장 수단으로서의 검출 라인 저장부(42), 데이터 카운트 수단으로서의 마크간 카운터부(43), 생성 타이밍 선택 수단으로서의 마크 검출용 윈도우 제어부(44), 데이터 선택 수단으로서의 데이터 선택부(45), 검출 라인 제어부(46) 및 데이터 복조 수단으로서의 데이터 복조부(47)가 설치되어 있다. 또한, 시프트 레지스터(40), 마크 검출부(41), 검출 라인 저장부(42), 마크간 카운터부(43), 마크 검출용 윈도우 제어부(44), 데이터 선택부(45),검출 라인 제어부(46) 및 데이터 복조부(47)는 클록 신호를 각각 입력하고, 상기 클록 신호에 동기하여 동작하도록 구성되어 있다.

상세하게는, 상기 시프트 레지스터(40)는 마크 검출부(41) 및 데이터 선택부(45)와 접속되어 있고, 상기 시프트 레지스터(40)에서 출력한 3비트로 병렬화한 데이터가 3개의 마크 검출부(41) 및 데이터 선택부(45)로 각각 입력된다. 3개의 마크 검출부(41)는 3비트로 병렬화한 데이터에 있어서의 동기 검출용 특정 마크의 각 비트의 데이터를 각각 검출하기 위한 것이며, 후술하는 ○라인/△라인/□라인(도 16 참조) 중 어떤 타입으로 동기 검출용 특정 마크를 검출할 수 있다. 이 경우, ○/△/□는 데이터 중의 1비트의 내용을 나타낸다.

3개의 마크 검출부(41)는 검출 라인 저장부(42)와 접속되어 있고, 마크 검출부(41)의 출력 신호가 검출 라인 저장부(42)로 입력된다. 검출 라인 저장부(42)는 3비트로 병렬화한 데이터 중에 어떻게 동기 검출용 특정 마크가 있었는지, 즉, ○라인/△라인/□라인(도 16 참조)중의 어느 타입의 검출 라인인지를 저장한다. 그리고, 검출 라인 저장부(42)가 동기 검출용 특정 마크의 검출 라인을 저장하기 때문에, 마크 검출용 윈도우 제어부(44)는 동기 검출용 특정 마크를 검출한 뒤에 다음 동기 검출용 특정 마크를 검출할 때, 검출하여야 할 ○라인/△라인/□라인 중 어느 타입인지를 미리 파악하고 대처할 수 있다. 그리고, 검출 라인 저장부(42)는 마크간 카운터부(43), 마크 검출용 윈도우 제어부(44) 및 검출 라인 제어부(46)에 접속되어 있고, 상기 검출 라인 저장부(42)의 출력 신호가 마크간 카운터부(43), 마크 검출용 윈도우 제어부(44) 및 검출 라인 제어부(46)에 각각 입력된다.

상기 마크간 카운터부(43)는 2개의 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 카운트하는 것으로서, 동기 검출용 특정 마크를 검출한 뒤의 음성용 데이터 또는 영상용 데이터 등의 카운트 값에 기초하여, 음성용 데이터 또는 영상용 데이터 등의 뒤에 오는 동기 검출용 특정 마크의 위치를 추정할 수 있다. 마크간 카운터부(43)는 마크 검출용 윈도우 제어부(44), 검출 라인 제어부(46) 및 데이터 복조부(47)와 접속되어 있고, 상기 마크간 카운터부(43)의 출력 신호가 마크 검출용 윈도우 제어부(44), 검출 라인 제어부(46) 및 데이터 복조부(47)에 각각 입력된다.

마크 검출용 윈도우 제어부(44)는 마크 검출부(41)에 있어서 검출용 윈도우를 개방하고, 다음 동기 검출용 특정 마크의 검출 동작시의 제어를 하기 위한 것으로서, 마크 검출부(41)를 이용하여 검출하고, 검출 라인 저장부(42)에 저장된 동기 검출용 특정 마크에 기초하여, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 그 때문에 마크 검출용 윈도우 제어부(44)는 3개의 마크 검출부(41)에 접속되어 있어 상기 검출용 윈도우(44)의 출력 신호가 3개의 마크 검출부(41)에 각각 입력된다. 그리고, 3개의 마크 검출부(41)가 각각 동기 검출용 특정 마크를 검출할 때에 3개의 마크 검출부(41) 중의 어느 것으로 동기 검출용 특정 마크를 검출했는지에 의해 동기 검출용 특정 마크와 음성용 데이터 또는 영상용 데이터 등과의 경계 영역을 판별할 수 있다.

데이터 선택부(45)는 동기 검출용 특정 마크 검출 동작에 기초하여 데이터를 복조하도록 음성용 데이터 또는 영상용 데이터 등을 선택하기 위한 것으로서, 이 때에 검출 라인 제어부(46)는 선택하는 데이터의 라인을 적절하게 변화시킬 수 있다. 그리고, 데이터 복조부(47)가 시프트 레지스터(40)에서 출력되는 3비트로 병렬화된 데이터를 처리할 수 있도록 선택 처리한다. 상기 데이터 선택부(45)는 데이터 복조부(47)와 접속되어 있고, 상기 데이터 선택부(45)의 출력 신호가 데이터 복조부(47)에 입력된다. 데이터 복조부(47)는 데이터 선택부(45)의 동작하에, 마크간 카운터부(43)가 카운트한 음성용 데이터 또는 영상용 데이터 등에 기초하여 복조 타이밍에서 데이터를 복조한다.

상기 시프트 레지스터(40)는 3비트의 폭으로 저장할 수 있어 3비트로 병렬화된 데이터를 판독 채널부(4)부터 순서대로 입력한다. 그리고, 시프트 레지스터(40) 내에서 클록에 동기한 형태로 데이터를 시프트할 경우, 데이터의 동기를 취하기 위해서 입력하는 동기 검출용 특정 마크 외에, 입력한 음성용 데이터 또는 영상용 데이터 등도 시프트한다.

시프트 레지스터(40)는 도 16에 도시된 바와 같이, 3비트의 플립플롭[FF(0)]내지 플립플롭[FF(n)]에 직렬로 접속하는 구성을 가지며, 직렬로 접속한 2개의 플립플롭[FF(n-1)] 및 플립플롭[FF(n)] 사이에는 3개의 데이터 전송 라인이 별개로 접속되어 있다. 이에 따라, 플립플롭[FF(0)]에 입력되어 저장한 데이터는 다음 동기 신호가 입력되는 타이밍에 다음 플립플롭[FF(1)]으로 입력할 수 있고, 이하 마찬가지로, 플립플롭[FF(n-1)]으로 입력되어 저장된 데이터는 다음 동기 신호가 입력되는 타이밍에 다음 플립플롭[FF(n)]에 입력될 수 있다.

이 때, 플립플롭[FF(0)]의 MSB의 데이터는 동기 신호가 입력되는 타이밍에, 다음 플립플롭[FF(1)]의 MSB에 입력될 수 있고, 플립플롭[FF(0)]의 LSB 데이터에 대해서도, 다음 플립플롭[FF(1)]의 LSB에 입력할 수 있고, 플립플롭[FF(0)]의 MSB 및 LSB 이외의 데이터도 다음 플립플롭[FF(1)]에 마찬가지로 입력된다.

이에 따라, 동기 검출용 특정 마크용의 데이터가 도 16에 도시된 바와 같이, 3비트의 플립플롭[FF(0)]에 ○가 3개 병행하도록 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭(FF(n-2))(동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 10이 된다)에 대해서도 ○가 3개 병행하도록 동기 검출용 특정 마크용의 데이터가 저장되지만, 플립플롭[FF(n-1)]에 동기 검출용 특정 마크용의 데이터 ○가 2개 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 ○가 상기한 바와 같이 32개 병행하기 때문에, ○라인이라고 한다.

그런데, 3비트의 플립플롭[FF(0)]에 동기 검출용 특정 마크용의 데이터 △가 MSB에서 LSB를 향하여 2개 병행하도록 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 10이된다)에 대해서도, △가 3개 병행하도록 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 △가 상기한 바와 같이 32개 병행하기 때문에, △라인이라고 한다.

이하 마찬가지로, 3비트의 플립플롭[FF(0)]에 동기 검출용 특정 마크용의 데이터 □가 MSB에 1개 저장된 경우, 플립플롭[FF(1)] 내지 플립플롭[FF(n-1)](동기 검출용 특정 마크용의 데이터가 예컨대 32비트인 경우, n은 11이 된다)에 대해서도, □가 3개 병행하도록 저장되지만, 플립플롭[FF(n)]은 상기 LSB에 동기 검출용 특정 마크용의 데이터 □가 1개 저장된다. 이 경우, 동기 검출용 특정 마크용의 데이터 □가 상기한 바와 같이 32개 병행하기 때문에, □라인이라고 한다.

그리고, 3개의 마크 검출부(41)는 시프트 레지스터(40)의 출력에 각각 접속되어 있기 때문에, 도 15의 시프트 레지스터(40)내의 3비트의 플립플롭[FF(0)] 내지 플립플롭[FF(n)]으로부터의 클록에 동기한 상태로, 마크 검출부(41)는 동기 검출용 특정 마크(예컨대 동기 신호용 데이터 SYn 등) 등을 입력한다. 3개의 마크 검출부(41)는 동기 검출용 특정 마크가 3비트로 병렬화한 데이터 중에서 ○라인/△라인/□라인(도 16 참조) 중의 어느 타입으로 입력되었는지를 검출할 수 있다.

데이터 선택부(45)는 검출 라인 제어부(46)의 제어하에, 동기 검출용 특정 마크를 검출한 뒤에 데이터를 선택한다. 상기 실시예의 제어부(5)의 경우, 동기 검출용 특정 마크를 검출하는 마크 검출부(11)와 검출 라인(○라인/△라인/□라인/×라인)과는 고정화되어 있던 것을 이 실시예의 제어부(39)의 경우, 동기 검출용 특정 마크나 복조하는 음성용 데이터 또는 영상용 데이터 등의 길이를 고려하여, 복조를 행하는 음성용 데이터 또는 영상용 데이터 등의 단위로 변화시킨다. 음성용데이터 또는 영상용 데이터 등으로서, 예컨대 16비트 길이의 데이터를 3비트로 병렬화한 케이스로 고려한 경우, 3개의 마크 검출부(41)로 검출하면, 결과적으로 1비트분의 잉여가 발생한다.

그 때문에 예컨대 16비트 길이의 데이터인 경우의 잉여가 발생한 1비트분을 고려하여, 검출 라인 제어부(46)는 선택하는 데이터의 라인을 변화시킨다. 즉, 1비트 잉여된 경우라면, 마크 검출부(41)가 동기 검출용 특정 마크의 검출을 ○라인으로 행한 것이라면, 검출 라인 제어부(46)의 제어하에, 데이터 선택부(45)는 다음 라인으로서는 △라인의 데이터를 선택한다.

또한, 예컨대 32비트 길이의 데이터를 3비트로 병렬화한 경우로 고려한 경우, 3개의 마크 검출부(41)에서 검출하면, 결과적으로 2비트분의 잉여가 발생한다. 그 때문 에 32비트 길이의 데이터인 경우의 잉여된 2비트분을 고려하여 검출 라인 제어부(46)는 선택하는 데이터의 라인을 변화시킨다. 즉, 2비트분 잉여가 발생한 경우라면, 마크 검출부(41)가 동기 검출용 특정 마크의 검출을 ○라인으로 행한 것이라면, 검출 라인 제어부(46)의 제어하에, 데이터 선택부(45)는 다음 라인으로서는 □ 데이터를 선택한다.

마크 검출용 윈도우 제어부(44)는 마크 검출용 윈도우의 생성시 동기 검출용특정 마크와 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 병렬화한 비트수의 관계에 의해, 동기 검출용 특정 마크간의 잉여분을 미리 계산한다. 그리고, 마크 검출용 윈도우 제어부(44)는 상기 잉여분을 가미한 라인의 윈도우 생성 타이밍을 선택하기 때문에, 도 2에 도시한 마크 검출용 윈도우 제어부(14)와 거의 동일한 구성이 된다. 그리고, 마크 검출용 윈도우 제어부(44)는 잉여분을 가미한 라인의 윈도우 생성 타이밍에 기초하여, 마크 검출부(41)에 있어서 검출용 윈도우를 개방하고, 다음 동기 검출용 특정 마크의 검출 동작시를 제어할 때, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다.

이상 상술한 데이터 처리 장치(1)에 따르면, 데이터를 병렬 상태의 복수 비트로 수신하는 제어부(39)(수신 수단)와, 이 제어부(39)에 의해 수신된 병렬 상태의 데이터로부터 상기 데이터의 동기를 취하기 위한 동기 검출용 특정 마크를 검출하는 마크 검출부(41)(검출 수단)와, 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장부(42)(검출 라인 저장 수단)와, 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 마크 검출용 윈도우 제어부(44)(생성 타이밍 선택 수단)를 구비한다. 그리고, 검출 라인 저장부(42)에 저장된 검출 라인 및 검출 라인 제어부(46)의 제어에 기초하여 마크 검출용 윈도우 제어부(44)가 특정한 마크 검출용 윈도우의 생성 타이밍을 선택한다. 이 때, 마크 검출부(41)는 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하고, 마크간 카운터부(43), 데이터 선택부(45) 및 검출 라인 제어부(46)의 동작하에, 데이터 복조부(47)는 검출된 동기 검출용 특정 마크간의 음성용 데이터 또는 영상용 데이터 등을 복조한다.

그리고, 저장 매체(2)에서 판독한 데이터를 판독 채널부(4)로부터 제어부(39)로의 데이터 전송 방법으로서, 복수(예컨대 3비트) 비트의 상태로 병렬화된 데이터가 동시에 전송될 경우, 직렬 데이터의 경우와 비교하여, 예컨대 3분의1의 클록 주파수로 동일한 데이터 처리 능력을 확보할 수 있다. 또한, PLL 회로를 이용할 필요도 없고, 회로의 소비 전력을 억제할 수 있다.

또한, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 벗어나지 않는 범위내에서 여러 가지의 개량 및 변형이 가능한 것은 물론이다.

예컨대, 상기 실시예에서는 제어부(5) 등에 있어서 동기 검출용 특정 마크를 검출하고, 데이터의 동기화 및 데이터 복조화를 행하는 순서를 설명했지만, 반드시 상기 형태에 한정되는 것은 아니다. 예컨대, 판독 채널부(4)가 데이터 동기화의 일부(또는 전부)의 기능을 갖더라도 좋다. 또한, 판독 채널부(4)와 제어부(5)를 동일 칩에 내장한 경우에 있어서도, 본 발명을 사용해도 좋다. 그리고, 데이터 처리 장치는 저장 매체에서 판독된 데이터를 판독 채널부에서 제어부로 전송하는 동기 검출용 특정 마크를 검출하는 동시에, 동기 검출용 특정 마크간의 데이터를 복조하는 장치 이외의 것에 적용해도 좋다.

또한, 저장 매체로서는 상술한 MO, DVD-ROM에 한하지 않고, 예컨대 CD-ROM, DVD-R, DVD-RAM, DVD-RW 등에 이용해도 좋다. 또한, 저장 매체에 저장되는 데이터는 음성용 데이터 또는 영상용 데이터 이외에, 컴퓨터 또는 게임의 소프트웨어용 데이터라도 좋고, 또는, 컴퓨터 주변 기기에 사용되는 데이터라도 좋다.

(부기 1) 수신하는 일련의 데이터의 동기를 취하기 위해서 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 데이터를 복조하는 데이터 처리 장치에 있어서, 상기 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과, 상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 2) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단은 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 장치.

(부기 3) 부기 l에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 생성 타이밍 선택 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 4) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 동기 검출용 특정 마크간의 데이터를 복조하는 데이터 복조 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 5) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 6) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 데이터를 선택하는 데이터 선택 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 7) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 동기 검출용 특정 마크간의 데이터 등을 카운트하는 데이터 카운트 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 8) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 데이터를 선택하는 데이터 선택 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 9) 부기 1에 기재의 데이터 처리 장치에 있어서, 상기 수신 수단은 병렬 상태로 복수 비트의 데이터를 입력하는 시프트 레지스터를 구비하고, 상기 병렬 상태의 복수 비트와 동수의 검출 수단이 시프트 레지스터와 접속되는 것을 특징으로 하는 데이터 처리 장치.

(부기 10) 저장 매체에서 판독된 데이터를 판독 채널부에서 제어부로 전송할 때의 동기를 취하기 위해서 상기 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 동기 검출용 특정 마크간의 데이터를 복조하는 데이터 처리 장치에 있어서, 상기 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과, 상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.

(부기 11) 수신하는 일련의 데이터 동기를 취하기 위해서, 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 데이터를 복조하는 데이터 처리 방법에 있어서, 상기 데이터를 병렬 상태의 복수 비트로 수신하고, 상기 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 방법.

(부기 12) 부기 11에 기재의 데이터 처리 방법에 있어서, 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 방법.

(부기 13) 부기 11에 기재의 데이터 처리 방법에 있어서, 상기 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 것을 특징으로 하는 데이터 처리 방법.

(부기 14) 부기 11에 기재의 데이터 처리 방법에 있어서, 검출한 동기 검출용 특정 마크에 기초하여 검출 라인을 저장하는 것을 특징으로 하는 데이터 처리 방법.

(부기 15) 부기 11에 기재의 데이터 처리 방법에 있어서, 검출한 동기 검출용 특정 마크에 기초하여 데이터를 선택하는 것을 특징으로 하는 데이터 처리 방법.

(부기 16) 부기 11에 기재의 데이터 처리 방법에 있어서, 검출한 동기 검출용 특정 마크간의 데이터 등을 카운트하는 것을 특징으로 하는 데이터 처리 방법.

이상과 같이, 본 발명은 소비 전력을 되도록이면 줄이면서, 데이터 처리 능력을 향상시킬 수 있어 산업상 얻는 효과가 크다.

Claims (10)

1. 수신하는 일련의 데이터의 동기를 취하기 위해서 이들 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 데이터를 복조하는 데이터 처리 장치에 있어서,

   상기 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과,

   상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
2. 제1항에 있어서, 상기 검출 수단은 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 장치.
3. 제1항 또는 제2항에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 생성 타이밍 선택 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 동기 검출용 특정 마크간의 데이터를 복조하는 데이터 복조 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초한 검출 라인을 저장하는 검출 라인 저장 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 검출 수단이 검출한 동기 검출용 특정 마크에 기초하여 데이터를 선택하는 데이터 선택 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
7. 저장 매체에서 판독된 데이터를 판독 채널부에서 제어부로 전송할 때의 동기를 취하기 위해서, 상기 데이터에 포함되는 동기 검출용 특정 마크를 검출하는 동시에, 상기 동기 검출용 특정 마크간의 데이터를 복조하는 데이터 처리 장치에 있어서,

   상기 데이터를 병렬 상태의 복수 비트로 수신하는 수신 수단과,

   상기 수신 수단에 의해 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 검출 수단을 구비하는 것을 특징으로 하는 데이터 처리 장치.
8. 수신하는 일련의 데이터의 동기를 취하기 위해서, 이들 데이터에 포함되는동기 검출용 특정 마크를 검출하는 동시에, 상기 데이터를 복조하는 데이터 처리 방법에 있어서,

   상기 데이터를 병렬 상태의 복수 비트로 수신하고,

   상기 수신된 병렬 상태의 데이터로부터 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 방법.
9. 제8항에 있어서, 병렬 상태로 수신하는 일련의 데이터 중의 소정의 비트 폭분 만큼 상기 동기 검출용 특정 마크를 검출하는 것을 특징으로 하는 데이터 처리 방법.
10. 제8항 또는 제9항에 있어서, 상기 검출한 동기 검출용 특정 마크에 기초하여 특정한 마크 검출용 윈도우의 생성 타이밍을 선택하는 것을 특징으로 하는 데이터 처리 방법.