JPS58173947A - ２進信号の解読装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景　　　□ 本発明は、２進信号、特にマンチェスター形式のフォー
マットで符号化するなどによる周波数変調により２進情
報を伝達する信号を解読ないし復調することに、より詳
細には、異なる速度で読出し得る２以上の２進信号例え
ば２以上の可変速度のテープレコーダーから読出される
時間符号を解読することに関する。

磁気テープ上に情報を記録する場合、別々の情報部分を
別々のテープ上に記録し、それらのテープを後に再生し
て記録情報を再現することが多くの場合に所望され、ま
た必要になる。例えば演劇を生で記録する場合、映像情
報はビデオテープレコーダーにより記録し、付随する音
声情報は、オージオテープレコーダーにより記録する。

再生時には、記録された情報が正確に再生されるように
、情報を記録した２個のテープを同期して走行させる。

普通はこの同期を得るための時間符号が、映像情報又は
音声情報と共に各々のテープ上に記録されている。この
時間符号は、基本的には、テープレコーダーの読出し＝
書込み磁気ヘッドに提示されているテープ部分を指示す
る。

一般に時間符号信号は、磁気テープに記録される２進信
号を含んでいる。上記の使用に特に適切なことが判明し
た２准将号化フォーマットの一形式は、マンチェスター
・コーディングとして知られる実効的には周波数変調に
よるフォーマットである。この符号群によるフォーマッ
トの場合に、２進信号は、一連のビットセルを含み、各
々のビットセルは１ビツトの２進情報を含む。信号中の
各々のビットセルは、信号中の遷移即ち成る電圧レベル
から別の電圧レベルへのスイッチングによって、直前の
ビットセルから区別される。２進情報自身は、各々のビ
ットセル中の遷移の存在或いは不在により伝搬される。

−例として、成るビットセルのほぼ中心部において生ず
る遷移は、真の、即ち２進「１」状態を表わすように、
また遷移の不在は、偽の、即ち２進「０」状態を表わす
ようにすることができる。

この同じ一般的なフォーマットに含まれる他の符号方式
は、ビットセル中の遷移の位置によって２進情報を伝達
する。−例として、この遷移がビットセルの最初の１／
３　にあれば、２進「１」の状態が伝達され、最後の１
／３　にあれば２進「０」の状態が伝達される。更に別
の符号方式は、記憶密度を高めるために、信号中の遷移
の選択的な抑制を利用する。この後者の方式はミラー符
号方式として知られ、その類縁方式は米国特許第３１０
８２６ｊ号、第４０２７３３５号及び第４２３４８９７
号に記載されている。

磁気テープにこの形式の符号フォーマットを時間符号と
して用いることの利点は、それが自己クロッキング信号
であることと、２進情報を伝達する際に信号の直流成分
に依存しないことである。更に詳細には、信号中の各々
のビットセルが信号中の遷移によって他のものから区別
されるので、各々の情報部分が提示されていることを指
示する別のクロック信号を供給する必要はない。更に、
信号から２進状態情報を導出する場合、ビットセル中に
いつどこで遷移が起こったかを定めるだけでよいため、
信号中の直流成分即ちその絶対電圧レベルは重要な要因
ではない。このことは、磁気テープの特性上から、成る
信号の実際の電圧レベルが周波数に依存し、従って遷移
速度が変化すると変化を受けるので、磁気テープ記録の
環境では、特に大きな意義をもっている。この信号形式
の場合、信号の極性が反転しても復調過程は影響されな
い。

この符号フォーマットの２進信号によって表わされる時
間符号を読出してそれによりテープ位置を定めることは
、一般に比較的容易である。

しかしテープ速度が変化すると読出しについて困難な問
題が生ずる。この問題は、一方のテープが他のテープの
位置に依存して変化する速度で走行している際に屡々起
こり得る。更に詳細には、このフォーマットを読出す際
の問題は、各々のビットセルの長さ即ち持続時間が、テ
ープ速度の変化と共に変化し、信号が本質的に非同期性
であることによって惹起される。例えば、テープが成る
特定の速度で走行している場合、各々のビットセルは、
１ｍ秒の持続時間を有し得る。従って、信号中に含まれ
る２進情報を定めるためには、相互から１ｆｒＬ秒以内
に信号中の遷移が起こるか否か、まだいつ起こるかを定
めることだけが必要である。しかしテープがその後に以
前の速度の１／２　に減速した場合、各々のビットセル
の持続時間は２ｍ秒となるので、相互から１ｆｎ秒以内
に起こる遷移についてチェックしている場合、１ビツト
セル中に起こる遷移は検出されない。その逆にテープが
増速し、各々のビットセルの持続時間が１／２ｍ秒又は
それ以下になると、全ての遷移は相互から１ｆｎ秒よ多
少い間隔で起こシ、取得された情報は誤ったものになる
。

従って、周波数変調形式のフォーマットにおいて符号化
された２進時間符号の検出が成功するためには、２進信
号中のビットセルの長さを設定し得るように、また磁気
テープの速度の変化に従って、ビットセルの設定長さを
調節し、ビットセル中に生ずる遷移を適切に検出し得る
ようにすることが必要になる。

可変速度の磁気テープ上に記録されたマンチェスターフ
ォーマットの時間符号を解読するための一形式の解読装
置は、米国特許第４０４０１００号に開示されている。

この解読装置の作用は、時間符号信号中の次々の遷移間
の時間を比較して、信号中の情報に関連した３つの状態
のうち１つを定めることに基づいている。この方式の作
動原理は、時間符号信号を解読する信頼度の高い解読方
法を提供することにあシ、上記米国特許に開示された構
想を改良することが望まれている。更に詳細には、上記
米国特許に開示された方法はすぐれてはいるが、多少の
制約がガいわけではない。これらの制約のうちで最も重
大なのは、解読装置の実用的な設計を得るために、比較
的多数のＩＣチップが必要なことにある。これは回路が
実行する論理機能の数が多いことによる。更に各々の時
間符号信号を解読するために各別の解読装置が必要であ
る。即ち、処理時間が比較的おそいため、復調装置とレ
コーダーとの間に、１対１の関係が存在する。

また上記米国特許に開示されたように、順次の時間間隔
の比較を行った場合、成る種のノイズ又はじよう乱が時
間符号信号に影響した場合に、解読エラーが生じ得る。

例えば時間符号が記録されたテープのスキューによシ、
ビットセルの中心部でなくその先端の近傍で遷移が検出
されることがある。この場合は、はぼ同じ長さのパルス
として検出されるべき１つのビットセル中の１つのパル
スは、他のパルスの２倍の長さをもつように見えるため
、誤指示が行われる　゛ことがある。

従って本発明の一般的な目的は、非同期的に読出され得
る２進信号を正確に読出せるようにすることにある。こ
れに関連した本発明のよシ特定的な目的は、可変速度で
読出され得る２進信号を正確に解読するだめの新規な解
読方式を提供することにある。

本発明の別の目的は、２進信号中のビットセルの長さを
設定し、ビットセル中に生ずる遷移を検出し得るように
するための、新規な方法、並びにそのための装置を提供
することにある。

本発明の更に別の目的は、ビットセルの長さを設定した
後にビットセルの長さの変化に対し調節可能な、非同期
２進信号を解読するだめの新規な解読方式を提供するこ
とにある。

本発明の更に別の目的は、多重化技術を用いて２以上の
磁気テープ上に記録された時間符号信号を同時に解読す
るための新規な解読方式を提供することにある。

本発明の更に別の目的は、ＩＣ，・−ドウエアの最小の
要求でもって上述の目的を実施し得る新規な解読方式を
提供することにある。

本発明の更に別の目的は、遷移位置の検出に影響するノ
イズによるエラーを少くするためにデジタル合体技術を
用いた、２進信号の新規な解読技法を提供することにあ
る。

本発明により、２・、進信号中の各々の遷移を検出し、
次々の遷移の間の経過時間を測定し、それによって２進
信号中の各々のパルスの長さと。

先行するビットセルの長さとを設定することによる、新
規な解読方法と、そのだめの装置とが提供される。１つ
のパルスの長さを直前のビットセルの長さと比較し、そ
の比を求める。２つの比較された長さの比が第１の範囲
内にあれば、２進「１」の状態が認識される。しかし長
さの比が第２範囲内にあると、別の２進状態が認識され
、検出された状態の適切な指示が供給される。

複数の時間符号信号を複合すべき場合には、最も新しい
パルスの長さと先行ビットセルの長さとを、各信号につ
いて別々に定める。１つの信号について遷移が検出され
ると、その信号の２つの定められた長さが比較器に供給
されるように可能化が行われる。比較器は全部の時間符
号信号についての長さの決定を多重化技術によって別々
に受ける。

本発明のその他の目的及び利点は、本発明の好ましい実
施例を示す添付図面を参照とした以下の詳細な説明によ
って一層明らかとなろう。

本発明の好ましい実施例についての以下の説明は、本発
明の理解を助けるために、磁気テープ上に記録された２
つの時間符号信号を解読することについてなされている
。また図示した実施例の作用は、やはり本発明の理解を
助けるために、成る特定の形式の２進信号を解読するこ
とに関連して説明される。しかし本発明は、この実施例
のみに制限されず、１種以上の同期又は非同期の２進信
号の解読を要するいろいろの環境に適用可能である。

マンチェスター符号群に含まれる成る形式の符号フォー
マットにより符号化される２進信号が、第１図（ａ）に
示され、この信号は、信号振幅の遷移によって相互から
識別されるビットセルの列を含んでいる。各々のビット
セルは、第１図（ａｌでは、２進信号の下方に示した短
い棒の間隔として表わされる。図かられかるように、信
号の振幅は、最初の３個のビットセルについては一定で
あり、次の２個のビットセルについては変化している。

従って第１図（ａｌの例では、２進信号中の最初め３個
のビットセルは２進「０」の状態を、また次の２個のビ
ットは２進「１」の状態をそれぞれ表わしている。この
特定のマンチェスター符号形式は、変調バイフェーズマ
ークとして知られている。

このフォーマットにより符号化された２進信号は、同期
形態で読出す場合に、比較的に解読容易である。基本的
に必要々ことは、ビットセルの長さを定めるだめの、信
号中の最初の２個の検出される遷移の間に経過する時間
の測定である。この値が定められた後にのみ、各々のビ
ットセルの内部に起こる遷移を探知することが必要にな
る。２進「１」の状態を示すパルスが検出される最初の
パルスである場合には、ビットセルの長さは、ビットセ
ルの実際の長さの半分に誤設定されよう。しかしこの時
間よりも短い時間内にいかなる遷移も起こることはなく
、その信号は２進「０」のみから成るように見えるため
、この状態はすみやかに検出される。この事実が認識さ
れたら、適切なビットセルの長さが設定されるまで、ビ
ットセルの長さを定める操作を続ける。ビットセルの長
さを定めた後は、比較的誤りなしに信号の解読を続ける
ことができる。

しかし磁気テープ速度が変動する場合のように２進信号
が同期的でなく非同期的に読出される場合には、全部の
ビットセルは同じ長さではない。そのため上述した２進
信号の解読方法は満足すべき作動を示さない。

本発明によれば、信号の各々のビットセルに含まれる２
進情報を定めるために、成る固定したビットセルの長さ
値は使用しない。その代如に、信号中の各々のパルスの
長さが先行するビットセルの長さと比較され、それらの
長さに著しい変化があるか否かが定められ為。本明細中
において「顕著な差」或いは「著しい変化」とは、ビッ
トセルに対するパルスの長さの比が１よりも１／２に近
い値である状態を表わしている。本発明の好ましい実施
例では、ビットセルの長さに対するパルスの長さの比が
閾値０，７よシも大きいか又は小さいかが定められる。

この閾値よりも小さい場合には、著しい変化があったも
のとする。

２進信号中の２つの隣接パルスの長さの比を定めるため
に、信号中の各々の遷移を検出し、連続した遷移間の経
過時間を測定する。この機能は一例として２進信号を微
分し、第１図（ｂ）に示す信号を得るととにより実現可
能である。この信号を次に整流して、２進信号中の各々
の遷移を表わす一連のパルスを含む第１図（Ｃ）に示し
た形式の信号を得る。隣接パルス間の経過時間を高周波
クロック信号により測定する。−例として、高周波信号
のパルス数をカウントするカウンターをリセットし始動
させるために、第１図（Ｃ）の整流された信号を使用し
得る。この状態は第１図＋ｄ）の信号により示され、と
こに各々のパルスバースト中に生ずるパルスの数は、２
進信号中のパルス数を表わしている。各々のパルスバー
スト中のパルス数は第１図にＣ１、Ｃ２、Ｃ３、・・・
・・・により示されている。最も新しく発生したパルス
バースト中に生ずるパルス数は、先行するビットセルに
関連したカウント値と比較され、２進信号中に著しい変
化が起こった否かが定められる。

下表１は、第１図ｆａ）の２進信号を同期形態で読出し
た場合、例えば信号を記録した磁気テープが一定の速度
で回転し、従って各々のビットセルが同一の長さをもつ
場合に、第１図（ａ）の２進信号力λら得られるべきカ
ウント数の一例を示している。

表　　　１ ＣＩＣ２Ｃ３Ｃ４Ｃ５Ｃ６Ｃ７Ｃ８Ｃ９Ｃ１゜カウント
　　　１００　１０２１０１　５０　４８　５１　４９
　９９　１０ｊ　　１００変　　化　　　−００１−１
−０００ 上表かられかるように、２進信号から得られる最初の３
つのカウントはほぼ等しく、１パルス又は２パルスの差
は全カウント数（約１００パルス）に比べて大きくない
。しかしＣ４はＣ３の値の約半分に過ぎない。従って先
行ビットセルに対するパルスの長さの大きな変化が起こ
ったことが認識される。この場合には先行ピットセルの
長さは、信号中の先行パルスの長さ即ちＣ３により設定
される。著しい変化は、第１図（ｅ）に示した信号の最
初の正遷移パルスによって表わされる。

理解されるように、著しい変化が検出された後に生ずる
カウント例えばＣ５は、２進情報の新しいビットを表わ
していない。そのカウントは、著しい変化を表わすパル
スが生じたビットセルの残り部分に関連している。その
ため、著しい変化の検出直後に定められるパルスの長さ
は、先行するパルスの長さと比較せず、それに加算され
、次に検出されるパルスと比較するだめのビットセルの
長さを規定する。

２進信号に含まれる情報中に生じた著しい変化の指示を
用いて、この２進情報に関連した適当な信号を形成する
ことができる。−例として、この表現を用いて、２進「
１」の状態が直流のローレベルで、２進「１」の状態が
直流のハイレベルでそれぞれ表わされる第１図げ）に示
す形式の２進信号を形成することができる。

上述した方法によれば、周波数変調形式のフォーマット
により符号化される信号中に含まれる２進情報を、２進
信号が受信装置に供給される速度と係りなく、正確に定
めることができる。

−例として次表２は、第１図（ａｌの信号を表１の例の
場合の速度よりも早い速度で読出した場合にその信号に
ついて得られるべきカウント数を表わしている。

表　　　２ Ｃ１Ｃ２Ｃ３Ｃ４Ｃ５Ｃ６Ｃ７Ｃ８Ｃ３Ｃ１゜カウント
　　　７０　７１　７０　３３　３５　３２　３４　６
９　７１　７１変　　化　　−００１−１−０００ 表２かられかるように、各々のパルスについて得られる
カウントは、パルス長さが短いため、それに比例して短
くなっている。しかし先行するビットセルの長さに対す
る各々のパルスの長さの比は同一であるだめ、著しい変
化が起こったか否かを定めることができる。

同様に、信号を記録した磁気テープの加速又は減速など
により２進信号の読出し速度が増大又は減少した場合に
も、上述した方法によって、信号中に含まれる２進情報
が得られる。この状況は表■の結果により例示され、こ
の表は、磁気テープが非常に大きな割合で加速されるこ
とにより次々のビットセルの長さが漸進的に短くなる状
態に関連している。

表　　　６ ｃ、　ｃ２ｃ３ｃ、　ｃ、　ｃ６ｃ７Ｃｍ　ｃ、　Ｃ１
ＧＣＩＩＣ１２Ｃ１３カウント　２００１８０１６０７
０６０５０４０７５７０６６３０２７５０変化−００１
−１−０００１−０ 表３に示した結果について注意すべきことは、１つのビ
ットセル内の遷移に対応する短いパルスの長さを表わす
カウントＣ４が、ビットセルの全長を表わすカウントＣ
Ｂ、Ｃ９、Ｃ１ｏにほぼ等しいことである。しかし各々
のカウントをその直前のビットセルのカウントのみと比
較することにより、−ビットセル長の変化によって生ず
る誤りを防止できる。換言すれば、各々のパルスについ
てのカウントの絶対値を求めるのでなく、直前のビット
セルのカウントに対する各々のパルスカウントの値が、
−ビットセル中の遷移を検出するだめの決定要因になる
。

第２Ａ、２Ｂ図には、上述した本発明による解読方法を
実施するだめの解読回路が、ブロック線図により示され
ている。第２Ａ、２Ｂ図に示した特定の回路は、２つの
周波数変調された２進信号ＭＡＳ’ｌ’、５ＬＡＶを解
読する回路である。−例として、これら２つの信号は、
マスターテープレコーダー及びこのマスターテープレコ
ーダーの速度にその速度を同期ないし従属させる必要の
ある２次テープレコーダーからの時間符号信号であって
もよい。２つの時間符号信号の各々に含まれる２進情報
は、時間符号信号から取出され、適宜の走行制御機構（
図示しない）に別々に供給される。この制御機構は、２
台のテープレコーダーが同期走行するように、２次テー
プレコーダーの速度を、マスターテープレコーダーから
得た時間符号信号に従って調節する。

第２Ａ図を参照して、時間符号信号Ｓ　ＬＡＶは、遷移
検出−タイミング回路１０に入力信号として供給される
。回路１０は時間符号信号中の遷移がいつ生じたかを示
す出力信号ＴＲを送出する。この出力信号は、−例とし
て、第１図（Ｃ１に示した形式の信号としてもよい。出
力信号ＴＲ（遷移信号）はリセット信号としてカウンタ
ー１２に与えられる。クロック信号Ｓ　ＣＬ　Ｋ（第２
Ａ図の右下に示す）は、カウンター１２の入力端子に加
えられ、このカウンターは、第１図（ｄ）に示す形式の
カウントを生ずるように、連続した遷移信号の間に生ず
るクロック信号中のパルス数をカウントする。

カウント値は各々の計数期間の終了時に、遷移検出−タ
イミング回路１０からの出力信号ＴＲ。

によってリセットされる前に、ラッチ回路１４に転送さ
れる。検出−タイミング回路１０からの出力信号ＴＲ，
はメモリ回路１６へのクロック入力信号も与える。メモ
リ回路１６はラッチ回路１４に以前に記憶されていたカ
ウントを受ける。即ちラッチ回路１４は、入力信号５Ｌ
ＡＶ中の最も新しいパルス長さの測定値を表わすカウン
トを収容しており、メモリ回路１６け、入力信号中の先
行する１パルス又は２パルスの長さについてのカウント
を格納している。これら２つのカウントは、検出−タイ
ミング回路１゜からのタイミング信号５Ｔ１０発生と同
時に、出力信号ＰＲＥＳ％ＰＲＥＶとして送出され、こ
れはラッチ回路１４及びメモリ回路１６の出力可能化端
子に供給される。

同様にマスタ一時間符号信号ＭＡＳＴは、マスタ一時間
符号信号ＭＡＳＴ中の現在のパルスの長さ及び先行ビッ
トセルの長さを表わす出力信号を送出するために、カウ
ンター２０、ラッチ回路２２及びメモリ回路２４を制御
する遷移検出−タイミング回路１８に供給される。第２
Ａ図に示した実施例によれば、Ｓ、Ｔ、ＡＶ信号の遷移
検出−タイミング回路１０からのタイミン夢 グ信号ＳＴ１は、ＭＡＳＴ信号についてのラッチ回路２
２及びメモリ回路２４からの情報出力も制御する。より
詳細には、タイミング信号ＳＴ１は、ＮＡＮＤゲート２
６の一方の入力端子に供給される。ＮＡＮＤゲート２６
の他の入力端子は高電位にバイアスされている。ＮＡＮ
Ｄゲート２６の出力端子はメモリ回路２４及びラッチ回
路２２の可能化入力端子に接続されている。

第２Ａ図の構成によれば、ＭＡＳＴ信号のメモリ回路２
４及びラッチ回路２２は、５ＬＡＶ信号の検出−タイミ
ング回路１０からのタイミング信号ＳＴ１がローになっ
た場合を除いて出力信号を与えるように通常可能化され
ている。タイミング信号ＳＴ１がこのようにローに々つ
た場合には、ラッチ回路２２及びメモリ回路２４は不能
化され、５ＬＡＶ信号のラッチ回路１４及びメモリ回路
１６は可能化され、出力信号を送出する。このようにし
て、ＭＡＳＴ信号と５ＬＡＶ信号との現在のパルスの長
さ及び先行するビットセルの長さをそれぞれ表わす出力
信号は、信号ＰＲＥ８及びＰＲＥＶの共通の出力導線上
に多重化される。

信号ＭＡＳＴ％　５ＬＡＶの各々に遷移信号が正確に同
時に発生した場合に、パルス長さ決定回路のうちの１つ
のみを選択的に可能化して出力信号を送出するだめの仲
裁回路２８が設けられている。第２Ａ図に示した構成に
よる仲裁回路２８は、信号５ＬＡＶ、ＭＡＳＴの両方に
同時に遷移が生じた場合に、信号Ｓｒ、ＡＶのパルス長
さ決定回路に優先付を与えるだめの論理回路を備えてい
る。作動中に両方の遷移検出−タイミング回路１０が同
時にタイミング信号ＳＴ１、ＭＴｌをそれぞれ発生した
場合、ラッチ回路２２．２４　　は、ＮＡＮＤゲート２
６の作動によって不能化される。更に、信号５ＬＡＶの
遷移検出−タイミング回路１０からのタイミング信号Ｓ
Ｔ１は、仲裁回路２８中のＮＡＮＤゲート３０を不能化
して、信号ＭＡＳＴの検出−ヨイミング回路１８へのク
ロック信号ＣＬＫＩ　の供給を阻止する。そのため、信
号ＳＬＡ、Ｖの検出−タイミング回路１０からのタイミ
ング信号がローになっている開回路１８の状態が保持さ
れる。信号５ＬＡＶの検出−タイミング回路１゜からの
タイミング信号Ｓ　Ｔ　１がハイになると直ちに、信号
ＭＡＳＴ　の検出−タイミング回路１８へのクロック信
号の供給が続けられるため、信号ＭＡＳＴの処理を再開
し得る。一方のパルス長さ決定回路の動作が中断される
と、その信号の次のパル子に関連した１個又は２個のカ
ウントが失われることがある。しかし１つの信号の種々
のカウントを例示した上掲の表かられかるように、カウ
ンター１２，２０に供給されるクロック信号の周波数が
充分高い限り、比較的少数のカウントが失われることは
重要ではない。

仲裁回路２８は更に、信号ＭＡＳＴ用の検出−タイミン
グが回路１８がタイミング信号ＭＴ１を生ずるごとに、
信号５ＬＡＶ用の検出−タイミング回路１０へのクロッ
クパルスの供給を一時中断する。従って、信号ＭＡＳＴ
のパルス長さを定めている間に信号Ｓ、　Ｌ　Ａ　Ｖに
遷移が起こっても、この情報は失われず、信号ＭＡＳＴ
のパルス長さ決定回路がその信号中の次のパルスの長さ
を検出する動作を開始すると同時に、信号５ＬＡＶの処
理を開始することができる。

パルス長さ決定回路からの出力信号ＰＩＩＥＳ。

ＰＲＥＶは、比較器３２への入力信号として供給される
。比較器３２は、成るパルスの長さを表わす入力信号Ｐ
Ｒ，ＥＳ　中の情報と、先行ピットセルの長さを表わす
入力信号ＰＲＥＶ中の情報とを比較し、２つの比較され
た長さに大きな差が存在するか否かを示す出力信号を送
出する。

別の方法として、比較器５２が、単に著しい変化が生じ
たことを示す代りに、２進「１」が検出されたか又は２
進「０」が検出されたかを直接表示する出力信号を送出
するようにしてもよい。第２Ｂ図に示した回路は、この
後者の処理を行うためのものである。

本発明の上述した実施例において、比較器３２は、現在
のカウントと先行するカウントとの比が０．７を超過す
るか否かを定める。これらのカウントの比は、理想的に
は、第１図ｆａｔに示した形式の信号について、約０．
５又は１．０である。

しかし遷移は、検出回路及び磁気テープの実用上の限定
のため、必ずしも１つのビットセルの中心部において生
じない。−例として、１個の２進ビツトセルを形成する
２つの短いパルスの長さの比は、５ニアになることがあ
る。閾値として０７を用いると、この状況に関連して最
も信頼できる結果が得られることが、経験的に判明して
いる。

信号ＭＡＳＴ、５ＬＡＶのうちどちらかの信号の２進状
態を表わす比較器３２からの出力信号５ＴＡＴは、２個
のフリップフロップ３４．３６のＤ入力端子に供給され
る。フリップフロラ７’３４．３６は、検出−タイミン
グ回路１０．１８からの適切なタイミング信号によりそ
れぞれクリヤされ、またクロック同期されて動作する。

−例として、フリップフロップ３４は、比較器３２から
の出力信号８ＴＡＴの読出しを可能化する検出−タイミ
ング回路１８からのタイミング信号ＭＴ２（クロック信
号）を受け、２通信号ＭＡＳＴの検出された２進状態を
表わす出力信号ＭＡＳＴ’を送出する。フリップフロッ
プ３４はその後に信号ＭＡＳＴ用の検出−タイミング回
路１８からの別のタイミング信号ＭＴ５によってクリヤ
される。同族にフリップフロップ５６は、信号５ＬＡＶ
の検出−タイミング回路１０からのタイミング信号８Ｔ
２、ＳＴ３により制御されて、時間符号信号５ＬＡＶの
２進状態を表わす出力信号５ＬＡＶを送出する。

このよう圧比較器６２からの出力信号Ｓ　ＴＡＴは多重
分離されて２個の別々の出力信号を送出する。これらの
信号は、マスターテープレコーダーからの時間符号に対
して相対的に２次テープレコーダーの速度を制御するだ
めに、適切な移送制御回路に供給される。

比較器５２は、測定された入力信号の２進状態を表わす
出力信号を送出するほかに、信号ＰＲ，Ｅ８　、　　ｉ
？、Ｒ，ＥＶによって表わされるカウントが高くなり過
ぎたり低くなり過ぎたりした時にそれを表示することが
望ましい。例えば、比較器３２への入力信号のカウント
数が比較的低い場合、２つのカウントに顕著な差が存在
するか否かの明確な決定を行うに足る情報が比較器３２
に与えられないことがある。例えば入力信号の一方が２
進「５」、他方が２進「２」になっている極端な場合、
両信号の比は０．７以下であるだめ、比較器３２は、２
通信号の状態の変化を示唆するであろう。しかし２つの
入力信号の実際の差はわずか１クロツクパルスであり、
２通信号中の２個のパルスが同じ長さであるのに、２個
のクロックパルスが１パルスの間に測定され、３個のパ
ルスが次のパルスの間に測定されるように、クロックパ
ルスに対して遷移点が位置していることがあり得る。こ
の状態では、パルス長さ決定回路のカウンターに供給さ
れるクロック信号の周波数を高くすることが望ましい。

この機能を実現するために、２つの異なる周波数のクロ
ック信号が、２進入力信号に応答するスイッチ３８に供
給される。例えば一方のクロック信号の周波数は３１．
ｚｓｋＨｚ、他方のクロック信号の周波数は５００ｋＨ
ｚ　としてもよい。

測定されたカウント数が低すぎる場合圧比較器３２によ
って出力信号ＬＯＷが送出され、２個のＤフリップフロ
ップ４０．４’ｌのＤ入力端子に供給される。一方の時
間符号信号例えば５ＬＡＶに関連したカウントが低いこ
とが示されると、フ１１ツブフロップ４２は、信号５Ｌ
ＡＶ用の検出−タイミング回路１０かちのタイミング信
号ＳＴ２によりクロック同期されて入力信号ＬＯＷヲ受
ケる。フリップフロップ４２は次に低周波数クロックか
ら高周波数クロックへの変更が必要なことを示す信号例
えば２進「１」をスイッチ３８に送出する。スイッチ３
８はこの信号に応答して、信号８ＬＡＶのカウンターに
クロック信号５ＣＬＫを送出する出力端子に・高周波ク
ロック信号例えばＣＬＫ３を接続する。同様にフリップ
フロップ４０は、低周波から高周波クロック信号Ｍ　Ｃ
Ｌ”）（への変更が必要になったことを指示するように
、信号ＭＡＳＴ用の検出−タイミング回路１８に応答し
て動作するＯ同様に、比較器６２に供給されるカウント
がそのカウントの好ましい範囲の上限に到達した時には
、高周波から低周波信号に切換えることが望ましい。こ
の範囲の上限は、２進入力信号の速度が低下してパルス
の長さが増大するにつれてカウンター１２．２０の記憶
内容が超過されず、カウンター１２．２００オーバーフ
ローを生ずるように、カウンター１２，２０の容量に従
って定められる。この状態では比較器３２は、高周波か
ら低周波計数パルスへの切換えが必要なことを示す出力
信号ＨＩＧＨを送出する。この出力信号は更に、検出−
タイミング回路１０．１８からの適切なタイミング信号
ＳＴ２．ＭＴ２が供給された時に７リツプフロツブ４０
．４２を可能化してクロック同期させる。しかしこの状
況では比較器３２からの出力信号ＬＯＷはＤ−状態にあ
るので、フリップフロップ状態が変化し、それがスイッ
チ３８に伝達され、適切な周波数のクロック信号がパル
ス長さ決定回路のカウンターに送出される。

フリップフロップ４Ｑ、４２は、比較器３２からの出力
信号ＨＩＧＨ，ＬＯＷにより制御されるだけでなく、カ
ウンター１２．２０からの出力信号に直接に応答するこ
とができる。例えば信号５ＬＡＶのカウンター１２及び
信号ＭＡＳ’ｒのカウンター２０の各々の出力信号につ
いてその最上位ビットの状態に関連した信号を、インラ
インコンデンサー４４．４６によってそれぞれ微分１〜
、その信号を排他的論理和ゲート４８．５０の一方の入
力端子に供給する。ゲート４８．５０の出力端子は、フ
リップフロップ４０，４２の１　＋１ヤ入力端子（リセ
ット入力端子）に接続する。そのだめ一方のカウンター
が、そのカウンターからの出力信号の最上位ビットがノ
・イになる状態に到達すると、それに組合されたフリッ
プフロップ４０又は４２にリセットパルスが供給され、
そのフリップフロップは、低周波クロック信号が必要た
ことを示す状態に１１セツトされる。

第１図に示した信号について上述したように、「１」の
２憔状態を示す各々のビットセルは２個のパルスを有す
るだめ、２進情報の１ビツトを表わすために２個のカウ
ント例えばＣ４、Ｃ５が発生する。各々のパルスを直前
のパルスと比較した場合、入力信号中の２進情報の誤表
示が行われることがある。例えばカウントＣ５をカウン
トＣ４と比較した場合変化がないことが表示され、こり
、は２進情報の第２のビットが検出中であるかのように
解釈され得る。しかし実際にはこれら２つのカウトは一
体として只１個の情報ビットに関連している。

この状況を修正するだめには、１個の２進ビツトを表わ
す２個のカウントを合体させることが望ましい。この機
能を実行するだめに、フリップフロップ３４，３６によ
り発生させたＭ、ＡＳＴ。

ＳＬＡ、Ｖの各信号をそれぞれの検出−タイミング回路
１０．１Ｂにフィードバックする。これらのフィードバ
ック信号は、現在のパルスが２進「１」に関連している
ことを比較器６２％が示した時に、禁止信号或いは不能
化信号として役立つ。この禁止信号は、遷移信号ＴＲが
パルス長さ決定回路のカウンター及びメモリ回路に供給
されることを禁止する。例えば第１図に示寸信号につい
て、２進「１」の状態を示す遷移が第１ビツトセル中に
おいて生ずると、検出−タイミング回路１０からのタイ
ミング信号ＳＴ１ばその時点で、カウンター内容即ちカ
ウントＣ４を読出すようにラッチ回路１２を可能化し、
カウントＣ４、Ｃ３に関連１７だ出力信号をそれぞれ送
出するようにラッチ回路１２及びメモリ回路１４を可能
化する。これらのカウントは比較器６２において比較さ
れ、比較器３２は、２進「１」の状態が検出されたこと
の指示を送出する・この指示は５ＬＡＶ信号（出力信号
ＴＲの発生を阻止する）によって、遷移検出−タイミン
グ回路１０にフィードバックされる。そのだめカウンタ
ー１４はリセットされずに、次の遷移が検出されるまで
そのビットセルの量計数を続ける。

次の遷移が検出された時点では、検出−タイミング回路
１０からのタイミング信号８Ｔ３によってフリップフロ
ップ３６がリセットされるため、出力信号ＴＲ（ｉ移信
号）が発生ｌ−、カウンター１４をリセットする。従っ
てこの時点ではカウンターの内容はカウントＣ４、Ｃ５
の和に等しい。換言すればカウンターは、これら２つの
カウントが発生したビットセルの全長についての指示を
与える。そのため、出力信号ＴＲ。

（遷移信号）が発生した時、ラッチ回路１４からメモリ
回路１６に転送される情報は、ビットセル中の１パルス
のみの長さではなく、そのビットセルの全長である。そ
のだめ比較器３２は、最も新しい測定されたパルスの長
さを以前に測定されたビットセルの長さと比較すること
ができるＯ 単に先行パルスの長さでなく、直前のビットセルの合計
された長さと、パルスとを比較するため、何らかの形式
のノイズによって生ずる誤りを少くするだめの信頼度の
高い方法が提供される。例として記録又は再生時に磁気
テープをスキューさせると、ビットセルの中心部に近い
個所以外の個所で遷移が検出されるようになることがあ
る。第１図（ｄｉに示す信号のカウント０３〜Ｃ２はそ
れぞれ１００．６５．３５．６５．３５となり得る。カ
ウントＣ４（６５）とカウントＣ３（１００）との比較
により２進「１」が適切に検出される。次のビットセル
で、カウントＣ６（６５）を単に先行するカウントＣ３
（３５）と比較した場合、カウントＣ６はカウントＣ５
の約２倍であるため、２進「０」が不適切に表示される
ことになる。しかしカウントＣ６を先行ビットセルの全
長即ち（Ｃ４＋　Ｃ，）と比較することによって２進「
１」が適切に表示される。

この合体技術は、記録又は再生過程の間に適切にエコラ
イジングＣ等化）されない時間符号信号によって生じ得
る誤りを少くする上に特に有用である。

比較器５２は、信号ＰＲＥＶに対して入力信号ＰＲＥ８
を比較し、比較された２つの入力信号が近似的に相等し
いか又は１：２の比になっているかに従ってそれぞれ２
進「０」又は２進「１」の状態を表わす出力信号を送出
する、どんな既知の比較器でもよい・この比較器の好ま
しい実施例を第３図に示す。この例は、入力信号ＰＲＥ
Ｓ、ＰＲＥＶが比較器に並列に供給される８ビツトの２
進信号である状況に特に関連している。しかし比較器は
、これよりもビット数が多いか又は少いどんな入力信号
に対しても作用し得る。

第３図に示した比較器は、信号ＰＲＥＳ、ＰＲ，ＥＶを
入力信号として受ける３個のメモリユニット好ましくは
ＦＲＯＭから成っている。

１つのメモリユニット即ち上位桁ＰＲＩＯＭ５２は、各
信号ＰＲＥＹ、ＰＲＥＶ中の４個の上位ビットに関する
入力情報を受ける。第２のメモリユニットである下位桁
ＰＲＯＭ５４ｕ（＋１ｌ）４ビット即ち上記の各信号の
下位ビットを受ける。

第３のメモリユニットである中間桁ＦＲＯＭ５６は、各
信号の中間の４ビット即ち第３．４．５、乙の各ビット
を受ける。

上位桁ＦＲＯＭ５２は、各入力信号に含１れる情報に依
存して、３つの状態のうちの１つを表わす出力信号を送
出する。例えば信号ＰＲＥＶが全カウント数２４０、信
号ＰＲＥＳがカウント数１２８であれば、比較器３２に
供給される２進信号は次の通りになる。

ＰＲＥＳ−１２８１０００００００ ＰＲＥＶ−２４０１１１１００００ この場合は、上位桁ＰＲＯＭ５２　は信号１０００を信
号１１１１に比較する。この情報は２数の比が１よりも
１／２　により近いことを充分定め得る。これにより２
進「１」の信号が検出され、上位桁ＦＲＯＭ５２　は、
この２進状態に関連した出力信号）１１を送出する。上
位桁ＦＲＯＭ５２　は、中間桁ＦＲＯＭ５６　を不能化
する出力信号Ｈ２も送出し、中間桁ＰＲＯ１ｖｌｓ６は
下位桁ＦＲＯＭ５４　を不能化する。この例では信号Ｐ
ＲＥＹの全上位ビットはノ・イであるため、ｐｎ、ｏＭ
ｓ　２　ｑ、カウントが大き過ぎよシ低い周波数のクロ
ック信号が必要であることを表示する出力信号Ｈ３も送
出するであろう。

２進信号中のパルスの長さに関連するカウントが小さ過
ぎる場合には、２つのパルスの長さの比を定めるに足る
情報は、上位桁ＦＲＯＭ５２には与えられない。例えば
現在のカウントが１５、先行カウントが１６ならば、入
力信号ＰＲＥＳ。

ＰＲＥＶは次のようになるであろう。

ＰＲＥＳ−１５００００１１１１ ＰＲＥＳ−１６０００１００００ この場合に上位桁ＦＲＯＭ５２　は、２進「１」の信号
を２進「０」の信号と比較しようどする。

これは正確な決定を行うには不充分な情報であるため、
上位桁ＰＲ０Ｍ５２は、決定を行う過程に対する制御を
放棄し、中間桁ＰＲＯＭ５６を可能化し、このＦＲＯＭ
が決定を行い、検出された２進状態を表示するようにさ
せる必要がある。中間桁ＦＲＯＭ５６は、上位桁ＦＲＯ
Ｍ　５２からの出力信号Ｈ２により可能化される。上位
桁ＦＲＯＭ５２　による制御の放棄は出力信号Ｈ４によ
り表示される。

中間桁ＦＲＯＭ５６　は、２進「４」の信号を２進「３
」の信号と比較し、その情報に基づいて、顕著々差が存
在せず従って２進「０」の状態が検出されたことの表現
を発生させる。この表現は、中間桁ＦＲＯＭ５６からの
出力信号Ｍ１によって与えられる。中間桁ＦＲＯＭ５６
は、決定を下すに足りる情報をもつため、出力信号Ｍ２
によシ下位桁ＦＲＯＭ５４　を不能化する。

しかし中間桁ＦＲＯＭ５６　もまた決定を下すに足りる
情報をもたない場合には、Ｐ几０Ｍ５６は、上位桁ＦＲ
ＯＭ　５２　　と同様に動作し、決定を行う過程に対す
る制御を放棄し、２進信号の検出された状態を示す出力
信号Ｌ１を与えるように下位桁ＦＲＯＭ５４　を可能化
することになる。下位桁ＦＲＯＭ５４は、中間桁ＦＲＯ
Ｍ５６からの可能化信号Ｍ２によシ可能化される。また
中間桁ＦＲＯＭ５６は出力信号Ｍ４によって、制御を放
棄していることを表示する。

下位桁ＦＲＯＭ５４　からの出力信号Ｌ１は、デジタル
スイッチ５８の一方の入力端子に直接に供給される。中
間桁ＰＲ，０Ｍ５６　の出力信号Ｍ１及び上位桁ＦＲＯ
Ｍ５２　の出力信号Ｈ１はそれぞれ排他的論理和ゲート
６０．６２によってデジタルスイッチ５８の入力端子に
供給される。

上位桁ＦＲＯＭ５２が決定を行うに足りる情報を有する
場合に、その出力信号Ｈ４によって。

スイッチ５８の出力端子が、排他的論理和ゲート６０に
接続された入力端子に接続される。中間桁ＦＲＯＭ５６
　　も決定を行う過程に対する制御を放棄する場合には
、その出力信号Ｍ４によって、スイッチ５８の出力端子
５ＴＡＴが、下位桁ＰＲ，０Ｍ５４　からの出力信号Ｌ
１を受ける入力端子に接続される。

上位桁ＦＲＯＭ５２からの信号Ｈ４及び中間桁ＦＲＯＭ
５６からの信号Ｍ４は、ＡＮＤゲート６４の入力端子に
も供給される。どちらのＦＲＯＭも決定を行う過程に対
する制御を放棄する場合には、ＡＮＤゲート６４は可能
化され、第２のＡＮＤゲート６６に入力信号を送出する
。

ＡＮＤゲート６６は、下位桁ＰＲ，０Ｍ５４　に供給さ
れるカウントが小さくなり高周波クロック信号への切換
が必要になったことを表わす出力信号Ｌ２も、下位桁Ｐ
ＲＯＭ５４　から受ける。

ＡＮＤゲート６６は、これら２つの可能化信号に応答し
て出力信号ＬＯＷを送出し、この信号はフリップフロッ
グ４０．４２　　に供給される。

ＰＲ，０Ｍ５２．５４．５６からのそれぞれの出力信号
１７１、Ｍｌ、Ｌｌは、比較されている２つの数の比が
成る閾値よりも小さいか又は大きいかということに依存
して、入力信号Ｍ、Ａ、ＳＴ。

５ＬＡＶの２進状態を表わす信号である。上述したよう
に、本発明の実施例に用いられる好ましい閾値は０．７
である。比較のためにＦＲＯＭ５２．５４．５６に供給
される数の比が０．５に比較的近いか又は１．０に比較
的近い場合、上記の比が閾値よりも小さいか又は大きい
ことについての、１個のＦＲＯＭによシなされる決定は
非常に高い信頼度を有する。しかし２つのカウントの比
が閾値に非常に近い場合、信号のビットセル中の２進情
報が０か１かの指示の信頼度は低下する。この問題は、
ＰＲ，０Ｍ５２，５４．５６に供給されるカウント数が
比較的小さい場合に特に大きくなる。

例として、検出すべき比が１１２：１７２．１２４：１
６０である２つの場合について考察する。ＦＲＯＭに与
えられる入力信号は下記のようになるであろう。

ＰＲＥＳ−１１２０１１１００００ ＰＲＥＶ−１７２１０１０１１００ ＰＲ，ＥＳ−１２４０１１１１１００ ＰＲＥＶ−１６０１０１０００００ 上位桁ＦＲＯＭ５２　に供給される入力信号はどちらの
場合にも同じである。換言すれば、上位桁ＦＲＯＭ５２
　に供給される各数の上位４ビツトは比７：１０にあり
、これは閾値に等しい。

２進「０」の状態を示すためにこの数値を超過すべき場
合を想定すると、上位桁ＦＲＯＭ５２は、２進「１」の
状態が検出されたことを示す出力信号を送出するであろ
う。しかしこの出力信号は、比１１２：１７２が約０．
６５である第１の場合にのみ正確である。第２の場合に
は比１２４：１６０は約０，７７に等しく、従って２進
「０」　　レベルが指示されねばならない。従って、入
力信号の２進状態を定めるには、信号ＰＲＥＳ。

ＰＲＥＶ中の次の２つの桁に注目し得ることが望まし７
い。°換言すれば、上位桁ＰＲ，ＯＭ　５２　により与
えられる２進状態の表現が正確か又は修正されるべきか
の決定を助けるためには、次の低位桁のＰＰ・ＯＭから
の情報を得ることが有用であろう。

中間桁ＰＲＯＭ５６　からの変更情報を得ることが望ま
しいケースの分析により、上位桁ＰＲ，ＯＭと中間桁Ｆ
ＲＯＭとの両方に共通な入力信号の２対、即ち連鎖中の
第５及び第６ビツトが、各々のケースについて特別のビ
ットであることが見出された。例として、上側のケース
において、これらの２対のビットは、信号ＰＲＥＳ、Ｐ
ＲＥＶ　　についてそれぞれ１１．１０である。この形
式の別のケースにおいて、例えば上位桁ＰＢＯＭｓｚ　
に与えられる比が６＝９の場合、２対のビットは１０．
０１　　である。中間桁ＦＲＯＭからの助力ないしは変
更情報を得ることが望まれる各々のケースは、中間桁Ｐ
Ｒ，ＯＭ　Ｋ％別のアドレスを有している。即ち各々の
ケースについて、中間桁ＰＲ，ＯＭは、上位桁ＦＲＯＭ
からの出力信号Ｈ１が正確か又は修正を要するかを示す
特別の信号を、それに与えられる他の２対のビットに基
づいて与えることができる。換言すれば、各入力信号中
の第３及び第４ビツトは、上位桁ＦＲＯＭ５２　からの
表現が正確か否かを定める。

中間桁ＦＲＯＭ５６　からの修正信号Ｍ３はｔ排他的論
理和ゲート６２の他の入力端子に供給される。この入力
端子はハイ状態に通常バイアスされているため、排他的
論理和ゲート６２の出力信号は、通常は、上位桁ＦＲＯ
Ｍ５２　に格納されている信号Ｈ１の補数である。従っ
て上位桁ＦＲＯＭ５２からの信号Ｈ１は、２通信号の実
際の検出された状態の補数になっている。

そのため信号Ｈ１は、排他的論理和ゲート６２で反転さ
れた時、適正々信号として、スイッチ５８に供給される
。しかし信号の比が１２４：１６０である上述した例の
ように、上位桁ＦＲＯＭ５２　によってなされた決定が
正確でないことを中間桁Ｆ　ＲＯＭの修正信号Ｍ３が指
示した場合には、信号Ｍ３はローになり、排他的論理和
ゲート６２は、上位桁ＦＲＯＭ５２からの出力信号Ｈ１
を反転させない。即ちスイッチ５８に与えられる信号は
、上位桁ＦＲＯＭ５２により指示される決定と逆になる
。

以上の説明かられかるように、上位桁ＰＲ，ＯＭが指示
し得る３つの種類の状態がある。第１の状態は、信号Ｐ
Ｒ，ＢＳ％ＰＲＥＶ　　の上位ビット（複数）が２進入
力信号の測定中のビットセルに含まれる２進情報につい
て決定を行うに足る情報を供与し、この情報の指示が送
出される状態である。このケースにおいては、中間桁及
び下位桁の各ｐｕｏＭは不能化され、決定を行う過程に
全く関与しない。第２の状態は、上位桁ＦＲＯＭ５２　
が決定を行うだけの情報を受けないため、決定を行う過
程に対する制御を放棄し、中間桁ＰＲＯＭ５６を可能化
する状態である。

第３の状態では、上位桁ビット５２は、入力信号の２進
状態について蓋然性のある決定を行うに足る情報を有す
るが、この情報は完全には信頼できない。この場合に上
位桁ＦＲＯＭは、決定を行う過程に対する制御を放棄せ
ずに、中間桁ＦＲＯＭ５６を可能化し、出力信号を送出
させる。中間桁ＰＲ，０Ｍ５６　からの出力信号は、ス
イッチ５８に適切な信号が供給されるように、上位桁Ｆ
ＲＯＭ５２　の出力信号を変更することができる。

これは中間桁ＦＲＯＭ５６及び下位桁Ｐ　ＲＯＭ５４に
ついても同様であり、下位桁ＰＲ，０Ｍ５４は、変更を
要する蓋然性のある出力決定を中間桁ＦＲＯＭ５６が供
給するつど出力信号Ｌ３を排他的論理和ゲート６０に送
出する。

第３図に示した比較器３２のより詳細な情報については
、「デジタル信号の比率比較器」と題された係屓中の米
国特許願ＳＮを参照されたい。この米国特許願の開示は
引用によシ本明細書の一部となるものである。

以上の説明かられかるように、本発明により、デジタル
信号中の２進情報を解読するための信頼度の高い正確な
方法が提供される。情報の解読は、２進情報を読出す速
度とは関係々いため、信号のビットセルの長さの変動が
解読過程を妨げることはない。本発明は、磁気テープ上
に記録された時間符号信号の解読に特に有用である。

上述した実施例は、その出力信号が比較器に対し多重化
されるところの２つのパルス長さ決定回路による２個の
時間符号信号の解読を教示するが、上述した構成によっ
て、多くの信号を解読できる。その場合、解読すべき各
別の信号についてパルス長さ決定回路を付加するだけで
よい。解読可能な信号の数は実際上は比較器の処理時間
のみによって制限される。−例として、第３図に示した
比較器の平均処理時間は１００ｎ秒程度である。このよ
うな処理時間において、単位の処理回路１（より８個ま
での異なる時間符号信号を充分な信頼度で解読できるこ
とがわかつている。従って１個の解読回路をもったマス
ターテープレコーダーに７個までの別々のテープレコー
ダーを従属させ得る。比較器の処理時間が更に短縮され
れば、解読可能な信号の数はそれに対応して増大する。

本発明は、第１図ｔａｌに示した信号の処理に限定され
ない。例えば、ビットセル中の遷移の有無でなく、その
位置によって、２進情報を伝達する場合には、異なる位
置を識別するために比較器の閾値を設定することができ
る。

別の方法として、２以上の閾値を検出するように比較器
を設定してもよい。例えば米国特許第３１０８２６１号
に記載された上記ミラー符号形式によれば、ビットセル
の長さは、マンチェスター符号形式のように信号中の最
長パルスの長さではなく、その最短パルスの長さである
。

信号中の他のパルスはビットセルの１．５〜２倍の長さ
を有し得る。比較器はビットセルと同じ長さのパルスだ
けでなく、他の２つのケースのどちらも検出し得るよう
に設定できる。更に検出−タイミング回路は、ビットセ
ル情報を更新するように、１ビツトセルについて予め定
められた長さとほぼ同じ長さのパルスが検出された場合
を除いて、メモリ回路へのパルス長さの伝送を不能化す
ることができる。

本発明は上述した実施例のほかにもいろいろと変更して
実施でき、上述した特定の構成は単なる例に過ぎず、本
発明を限定するものではない。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は、成る特定のマンチェスター形
式のフォーマットにより符号化した２通信号中に含まれ
る２進情報を解読するための本発明の原理を示す該信号
の時間線図、第２Ａ、２Ｂ図は２個の異なる２進時間符
号中に含まれる情報を解読するための解読回路の２つの
部分を示すブロック線図、第３図は第２Ｂ図に示した比
較器の一実施例を示すブロック線図である。 符号の説明 １０．１８・・・・・・遷移検出−タイミング回路（検
出手段）。１２，２０・・・・・・　カウンター（パル
ス長さ決定手段）。１６．２４・・・・・・　メモリ回
路（メモリユニット）。２４．３０・・・・・・　フリ
ップフロップ（出力信号形成手段）。３２・・・・・・
　比較器（比較手段）。 ０００　　　１　　　１０００　　　　ＩＱｌｌｌｌｌ
ｌｌｌｌｌｌ −＠トー　ヒニソトヒル／ ｌ　Ｃ１１ｃ２１ｃ３１Ｃ４ＩＣ−ＩＣｅｌＣ７１Ｃ３
ｌＣ−ｌ　Ｃ１ｏｆ　Ｉ　Ｉ　　ＩＦＩＧ、　　１ −２８９− ＦＩＧ、　３

Claims (1)

1. 【特許請求の範囲】 １）２進情報の１ビツトを各々含む一連のビットセルか
   ら成る２進信号の解読装置であって、２進信号中の遷移
   を検出する検出手段と、該検出手段に応答して、２つの
   連続した遷移の間のパルスの長さを決定するパルス長さ
   決定手段と、 該パルスの直前のビットセルの全長を記憶するだめのメ
   モリユニットと、 記憶されたビットセルの長さを上記のように決定したパ
   ルス長さと比較し、該ピッ、トセルの長さと該パルス長
   さとの間に顕著な差があるか否かに関する指示を形成す
   るための比較手段と、該比較手段からの指示に応答して
   上記パルスの表わす２進状態に関する出力信号を形成す
   る出力信号形成手段と を有して成る解読装置。 ２）上記比較手段が、２つの比較された長さが成る所定
   の閾値を超過するか否かを指示する丸めの指示手段を有
   する特許請求の範囲第１項記載の解読装置。 ３）閾値を約０．７とする特許請求の範囲第２項記載の
   解読装置。 ４）上記パルス長さ決定手段が、クロックパルスを発生
   するタイミング装置と、上記検出手段に応答し、連続す
   る１対の遷移の間に該タイミング装置によって生ずるク
   ロックパルスの数全計数するカウンターとを有する特許
   請求の範囲第１項記載の解読装置。 ５）上記タイミング装置が、２つの異なる周波数のクロ
   ックパルスを発生させ石ための２個のクロックパルス源
   と、上記カウンターにより計数されたクロックパルスの
   数に応答して、核クロックパルス源のうち１つからのク
   ロックパルスを上記カウンターに加えられるように選択
   的に可能化するだめのスイッチング装置とを有する特許
   請求の範囲第４項記載の解読装置。 ６）上記カウンターが２進信号中の各々の遷移の検出に
   応答して通常リセットされ、上記検出子段は、上記の１
   つの２進状態が検出されたことを上記出力信号形成手段
   が指示した時に、次の遷移の検出を示す出力信号を送出
   することについて禁止され、それにより上記カウンター
   のリセットが阻止され、上記カウンターが２つの連続す
   るパルスの全長を足める特許請求の範囲第４項記載の解
   読装置。 ７）上記比較手段が、 比較すべき各々のパルス長さに関する上位桁データに関
   する入力情報を受け、（イ）顕著な差が存在するか否か
   の明確な指示、（ロ）顕著な差が存在するか否かの蓋然
   的な指示、及び（／−１顕著な差が存在するか否かを定
   めるに足るデータの欠如、のうちいずれか１つを表わす
   出力信号を送出するための、上位桁メモリユニットと、 比較すべき２つの長さの各々に関する上位桁データのい
   くつか及び下位桁データのいくつかに関する入力情報を
   受け、上記（ロ）又は（ハ）の状態のどちらかを表わす
   上記上位桁メモリユニットからの信号に応答して、に）
   顕著な差が存在するか否かの明確な表示、（泗顕著な差
   が存在するか否かの蓋然的な表示、及び（へ）顕著な差
   が存在するか否かを定めるに足るデータの欠如、のうち
   いずれか１つを表わす出力信号、並びに、上記上位桁メ
   モリユニットからの蓋然的な指示の有効性を指示する信
   号を送出するための、中間桁メモリユニットと、 比較すべき２つの長さの各々に関する下位桁データに関
   する入力情報を受け、上記（ホ）又は（へ）の状態のど
   ちらかを表わす上記中間桁メモリユニットからの信号に
   応答して、顕著な差が存在するか否かを示す出力信号と
   、上記中間桁メモリユニットからの蓋然的な指示の有効
   性を指示する信号とを送出するだめの、下位桁メモリユ
   ニットと、 各々の上記メモリユニットからの出力信号に応答して、
   顕著な差が検出されたか否かに関する指示を上記出力信
   号形成手段に送出するためのスイッチング手段と を有する特許請求の範囲第１項記載の解読装置。 ８）上記決定手段が、２つの異なる周波数のクロックパ
   ルスを選択的に発生させ得るタイミング装置を有し、上
   記下位桁メモリユニットは、上記タイミング装置を所定
   入力情報に応答して低周波クロックパルスから高周波ス
   イッチパルスにスイッチングさせる制御信号も送出する
   特許請求の範囲第７項記載の解読装置。 ９）上記上位桁メモリユニットも所定の入力情報に応答
   して高周波クロックパルスから低周波クロックパルスに
   上記タイミング装置をスイッチングさせる制御信号を送
   出する特許請求の範囲第８項記載の解読装置。 １０）上記中間桁メモリユニットからの無効指示に応答
   して上記上位桁メモリユニットからの蒼然的指示信号を
   変更し上記下位桁メモリユニットからの無効指示に応答
   して上記中間桁メモリユニットからの蒼然的指示番号を
   変更するための論理回路を上記スイッチング手段が有す
   る特許請求の範囲第７項記載の解読装置。 １１）２進信号をマンチェスター形式のフォーマットで
   符号化した特許請求の範囲第１項記載の解読装置。 １２）上記比較手段からの指示が２進信号中の遷移検出
   速度と無関係になされる特許請求の範囲第１項記載の解
   読装置。 １３）上記メモリユニット中に格納されたビットセルが
   １又２の先行パルス長さの決定に関連した値を含む特許
   請求の範囲第１項記載の解読装置。 １４）少くとも２個の２進信号を解読するための多重化
   された解読装置であって、 上記２個の２進信号中の各々のパルスの長さを決定する
   第１及び第２の長さ決定手段と、少くとも１個のパルス
   に関連した、予め決定した長さ値を、次のパルスの長さ
   を決定する間記憶するための、上記第１及び第２の長さ
   決定手段にそれぞれ組合された第１及び第２のメモリユ
   ニットと、 ２個の値を比較してこれらの値の間に顕著な差があるか
   否かの指示を与える比較手段と、１個の２進信号につい
   ての２つの異なる長さの決定に関する入力情報を上記比
   較手段に供給するために、上記長さ決定手段のうちの１
   つ及びそれに組合されたメモリユニットを上記比較手段
   に選択的に接続する接続手段と、 上記比較手段からの指示に応答して、上記１個の２進信
   号の２進状態に関連する出力信号を供給する供給手段と を有して成る多重化された解読装置。 １５）２つの比較された値の比が所定閾値を超過するか
   否かの指示手段を上記比較手段に備えた特許請求の範囲
   第１４項記載の解読装置。 １６）上記閾値を約０．７とした特許請求の範囲第１５
   項記載の解読装置。 １７）上記接続手段が１つの上記２進信号の遷移が検出
   されたことに応答して、該２進信号に関連したメモリユ
   ニット及びパルス長さ決定手段を選択的に可能化して出
   力信号を上記比較手段に送出させる特許請求の範囲第１
   ４項記載の解読装置。 １８）上記接続手段が他の信号に関連したメモリユニッ
   ト及びパルス長さ決定手段からの情報の出力を禁止する
   特許請求の範囲第１７項記載の解読装置。 １９）上記出力信号供給手段が、上記２つの２進信号に
   それぞれ組合された第１及び第２のメモリ装置を含み、
   各々のメモリ装置は、関連する２進信号中の遷移を検出
   した時に」二記比較手段からの指示を選択的に受ける特
   許請求の範囲第１４項記載の解読装置。 ２０）各々のパルス長さ決定手段が、１つの２進信号中
   の各パルスの間にクロックパルスヲ計数するカウンター
   を有し、２つの別々の周波数においてクロックパルスを
   発生させる２個のクロックパルス源と、カウンターの内
   容に応答して一方のクロックパルス信号を上記カウンタ
   ーに選択的に供給するだめのスイッチング装置が更に設
   けられている特許請求の範囲第１４項記載の解読装置。 ２１）上記カウンターは、上記１つの２進信号の各々の
   遷移が検出されることに応答して通常リセットされ、そ
   のほかに、成る所定の２進状態が検出された時に、上記
   ２進信号中の遷移の検出されることによる上記カウンタ
   ーのリセットを禁止し、上記カウンターが上記２進信号
   中の２つの連続するパルスの全長を決定する禁止手段が
   設けられている特許請求の範囲第２０項記載の解読装置
   。 ２２）各々の上記メモリユニット中に格納された値が、
   ２進信号中の１つの２進状態が検出された時の、上記メ
   モリユニットに関連する２進信号中の１パルスの決定さ
   れた長さであり、ま九上記２進信号中の他の２進状態が
   検出された時の２進信号中の連続する２パルスの全長で
   ある特許請求の範囲第１４項記載の解読装置。 ２５）各々のメモリユニット中に記憶されている値が、
   関連する長さ決定手段中においてその長さが決定されつ
   つあるパルスの直前のピットセルの全長である特許請求
   の範囲第１４項記載の解読装置。 ２４）２進信号中のピットセルの長さを設定し、２進信
   号中の次に続くパルスの長さを決定し、設定された該ピ
   ットセルの長さを、決定された該パルスの長さと比較し
   、 ２つの比較された長さの比が所定の閾値を超過したか否
   かを指示し、 該比が該閾値よりも大きいか又は大きくないかというこ
   とに応答して、２進信号が１つの２進状態又は他の２進
   状態を表わしていることの指示を送出し、少くとも上記
   パルスの決定された長さに従って、設定された上記ビッ
   トセルの長さを更新する ことから成る２進信号の解読方法。 ２５）一方の２進状態が指示された時は、更新されたビ
   ットセルの長さを、決定されたパルス長さに等しくシ、
   他の２進状態が指示された時は、更新されたビットセル
   の長さを、２進信号中の２つの連続するパルスの長さの
   和に等しくする特許請求の範囲第２４項記載の解読方法
   。 ２６）所定の閾値を特徴とする特許請求範囲第２４項記
   載の解読方法。 ２７）各々のパルスの長さを定める手順が、２進信号中
   の２つの連続する遷移を検出し、クロック信号を発生さ
   せ、２個の検出された遷移の間に現れるクロックパルス
   の数をカウントすることを含む特許請求の範囲第２４項
   記載の解読方法。 ２８）計数されたクロックパルスの数が所定範囲外にな
   った時にクロック信号の周波数を変更する手段を特徴と
   する特許請求の範囲第２７項記載の解読方法。 ２９）一方の２進状態が指示された時にパルス長さの決
   定を選択的に禁止する手順を更に含む特許請求の範囲第
   ２４項又は第２５項記載の解読方法。 ３０）　　２進ｆｆｌ［ｆマンチェスター形式のフォー
   マットに符号化する特許請求の範囲第２４項記載の解読
   方法。 ３１）上記指示を２進信号の読出し速度と無関係に行う
   特許請求の範囲第２４項記載の解読方法。 ３２）２進信号中のどットセルの長さを設定し、該２進
   信号中の次に続くパルスの長さを測定し、 測定された該パルスの長さを設定された上記ビットセル
   の長さと比較し、 成る閾値に対する２つの比較された長さの比を指示し、 指示された核化に従って２進信号の２進状態を指示し、 指示された核化に応答して、設定された上記ビットセル
   長さを、決定されたパルス長さとなるように選択的に更
   新する ことから成る２進信号の解読方法。