KR20020039015A - 응력 완화 퓨즈층을 구비하는 반도체 집적회로 소자 및 그제조방법 - Google Patents

Abstract

본 발명은 응력 완화 퓨즈층을 구비하는 반도체 집적회로 소자 및 그 제조방법에 관한 것으로서, 레이저 빔을 이용한 퓨즈층 절단시 퓨즈층 상하부 모서리에 집중되는 레이저 에너지로 인하여 절연층에 인장 응력이 집중되고, 이로 인하여 절연층이 깨지면서 균열이 생기고 이 균열된 부분으로 용융된 퓨즈층 물질이 스며들어 신뢰성 불량을 일으키는 종래의 문제점을 해결하기 위한 것이다. 본 발명에 따른 반도체 집적회로 소자는 반도체 기판 위에 형성된 제1 절연층과 제2 절연층 및 제2 절연층 안에 형성된 퓨즈층을 포함한다. 특히, 퓨즈층은 응력을 완화시키기 위하여 둥근 하부면을 가지는 것이 특징이다. 본 발명의 제조방법에 따르면, 반도체 기판 위에 제1 절연층과 제2 절연층을 형성하고, 제2 절연층을 식각하여 구멍을 형성하며, 구멍의 바닥면을 식각하여 둥글게 가공하고, 제2 절연층 위에 전도성 물질을 증착하여 구멍을 채우며, 전도성 물질을 평탄화하여 구멍 내부에만 전도성 물질로 채워진 퓨즈층을 얻는다.

Description

응력 완화 퓨즈층을 구비하는 반도체 집적회로 소자 및 그 제조방법 {Semiconductor Integrated Circuit Device Having Stress-Relieved Fuse Layer And Fabrication Method Thereof}

본 발명은 반도체 집적회로 소자 및 그 제조방법에 관한 것으로, 특히 전기적 칩 선별 공정에서 레이저를 이용한 불량 칩 수리시 절연층 깨짐 등의 불량을 방지하기 위한 응력 완화 퓨즈층을 구비하는 반도체 집적회로 소자와 그 제조방법에 관한 것이다.

일반적으로 웨이퍼 제조 공정이 완료되면 전기적 칩 선별(EDS; ElectricalDie Sorting) 공정이 이어진다. 이 공정은 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사를 통하여 양호한 칩과 불량인 칩을 선별하고 불량인 칩 중에서 수리가능한 칩을 수리하는 단계이다. 불량이지만 수리가능하다고 판정된 칩은 레이저 빔을 이용하여 수리한다. 즉, 셀(cell) 내의 각 비트(bit)에서 불량이 발생할 경우, 레이저 빔을 조사(照射)하여 불량 셀에 연결된 퓨즈(fuse)를 잘라내고, 칩 내에 설계시 내장된 여분 셀(redundancy cell)과 대체시켜 연결한다.

절단하고자 하는 퓨즈 금속층의 특정 부위에 레이저 빔을 조사하면, 레이저 빔의 에너지에 의하여 퓨즈 금속층이 용융되어 절단된다. 이 때, 퓨즈 금속층을 둘러싸고 있는 절연층은 열에 거의 반응하지 않으므로 레이저 빔의 에너지는 퓨즈 금속층에만 집중된다. 따라서, 퓨즈 금속층의 부피가 팽창하면서 절연층에 인장 응력이 발생한다. 특히, 퓨즈 금속층의 상하부 모서리에 인접한 절연층에 인장 응력 집중 현상이 발생하며, 이로 인하여 절연층이 깨지면서 균열이 생기고 이 균열된 부분으로 용융된 금속이 스며들어가서 신뢰성 불량을 일으키게 된다.

퓨즈 금속층 상부의 모서리 쪽으로 발생하는 응력 집중 현상은 퓨즈의 절단을 용이하게 하는 측면이 있으므로 오히려 바람직하지만, 퓨즈 금속층의 하부 모서리 쪽으로 발생하는 응력 집중 현상은 전혀 바람직하지 않다.

따라서, 본 발명의 목적은 퓨즈 절단시 퓨즈 금속층 하부 모서리에 생기는 응력 집중 현상을 방지하여 신뢰성을 향상시키기 위한 구조의 퓨즈층과 그 제조방법을 제공하는 것이다.

도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 집적회로 소자의 제조방법을 도시한 공정 단면도들이다.

도 7은 본 발명의 실시예에 따른 반도체 집적회로 소자의 제조방법의 원리를 설명하기 위한 참고도이다.

<도면의 주요 부분에 대한 부호의 설명>

10, 11, 17: 절연층16: 퓨즈층

이러한 목적을 달성하기 위하여, 본 발명은 응력 완화 퓨즈층을 구비한 반도체 집적회로 소자 및 그 제조방법을 제공한다. 본 발명의 반도체 집적회로 소자는, 반도체 기판 위에 형성된 제1 절연층과, 상기 제1 절연층 위에 형성된 제2 절연층과, 상기 제2 절연층 안에 형성된 퓨즈층을 포함하며, 특히 상기 퓨즈층은 응력을 완화시키기 위하여 둥근 하부면을 가지는 것이 특징이다.

본 발명의 반도체 집적회로 소자 제조방법은, 반도체 기판 위에 제1 절연층과 제2 절연층을 형성하는 단계와, 상기 제2 절연층을 식각하여 구멍을 형성하는 단계와, 상기 구멍의 바닥면을 식각하여 둥글게 가공하는 단계와, 상기 제2 절연층 위에 전도성 물질을 증착하여 상기 구멍을 채우는 단계와, 상기 전도성 물질을 평탄화하여 상기 구멍 내부에만 전도성 물질로 채워진 퓨즈층을 얻는 단계를 포함한다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 집적회로 소자의 제조방법을 도시한 공정 단면도들이다. 위 도면들에는 퓨즈층이 형성되는 부분만을 나타내었으며, 집적회로 소자의 나머지 부분들은 통상적으로 잘 알려져 있으므로 도면에의 도시 및 설명을 생략한다.

먼저, 도 1에 도시된 바와 같이, 제1 절연층(10)과 제2 절연층(11)이 적층된 구조 위에 식각 마스크로 사용될 감광막 패턴(12)이 형성된다. 제1 절연층(10)과제2 절연층(11)은 반도체 기판(도시되지 않음) 상에 형성된 소위 층간 절연막(ILD; InterLayered Dielectic)들로서 산화막 또는 질화막이다. 예를 들면, 제1 절연층(10)에 질화막, 제2 절연층(11)에 산화막이 사용되거나, 또는 제1 절연층(10)에 식각률(etch rate)이 작은 HTO(High Temperature Oxide), HDP(High Density Plasma Oxide) 등이, 제2 절연층(11)에 식각률이 큰 BPSG(Boron-Phosphorus Silicon Glass), SOG(Spin On Glass), PEOX(Plasma Enhanced OXide) 등이 사용된다.

이어서, 제2 절연층(11)은 감광막 패턴(12)을 통하여 식각되며, 식각을 통하여 도 2에 도시된 바와 같이 다수개의 구멍(13)들이 제2 절연층(11)에 형성된다. 이 구멍(13)들은 퓨즈층이 형성될 부분이며, 이 때 사용되는 식각 방법은 일반적인 건식 식각이다.

구멍(13)들이 형성되고 나면, 감광막 패턴(12)이 제거되고 2차 식각 단계가 이어진다. 2차 식각에 의하여 도 3에 도시된 바와 같이 구멍 바닥면(14)이 둥글게 가공된다. 2차 식각 방법으로는 습식 식각 또는 화학적 건식 식각(CDE; Chemical Dry Etch)과 같은 등방성 식각(isotropic etch)이 사용된다. 감광막 패턴(12)은 2차 식각 단계 후에 제거되어도 무방하다.

계속해서, 도 4에 도시된 바와 같이, 폴리실리콘(polysilicon) 또는 금속과 같은 전도성 물질이 제2 절연층(11) 위에 증착된다. 따라서, 제2 절연층(11)에 형성된 구멍들은 전도성 물질로 채워진다.

이어서, 도 5에 도시된 바와 같이, 평탄화 공정에 의하여 퓨즈층(16)이 형성된다. 평탄화 공정에는 일반적으로 잘 알려진 화학적 기계적 연마(CMP; Chemical Mechanical Polishing) 방법이 사용된다. 평탄화 공정에 의하여 제2 절연층(11) 상부의 전도성 물질이 모두 제거되며, 제2 절연층(11)의 구멍 내부에만 남게 된 전도성 물질은 퓨즈층(16)을 이룬다.

퓨즈층(16) 형성 후에 제2 절연층(11)과 퓨즈층(16) 위로 다시 절연층(17)을 증착하여 퓨즈층 형성 공정을 완료한다.

이상 설명한 바와 같이, 퓨즈층(16)이 형성되는 구멍(13)은 그 바닥면(14)이 둥글게 가공된다. 즉, 퓨즈층(16)은 둥근 하부면(14)을 갖는다. 따라서, 퓨즈 절단을 위한 레이저 빔 조사시, 퓨즈층(16) 하부면에는 응력 집중 현상이 발생하지 않는다.

퓨즈층 하부면이 둥글게 형성되는 원리는 도 7에 자세히 도시되어 있다. 도 7에 도시된 바와 같이, 제2 절연층(11)에 구멍(13)을 형성한 후 등방성 식각을 하게 되면, 식각면은 a선과 같은 형태를 이룬다. 즉, 등방성 식각에 의하여 구멍(13)의 하부쪽 뿐만 아니라 상부쪽도 둥글게 식각된다. 그러나, 후속 평탄화 공정을 통하여 제2 절연층(11)이 전도성 물질과 함께 b선까지 제거되기 때문에, 구멍(13)의 상부는 다시 각진 형태가 된다. 따라서, 하부쪽 모서리만 둥글게 가공된 퓨즈층을 얻을 수 있다.

이상 설명한 바와 같이, 퓨즈층의 하부면은 둥근 형태를 가지기 때문에 퓨즈 절단을 위한 레이저 빔 조사시 응력 집중 현상이 완화된다. 따라서, 퓨즈층 하부쪽의 절연층에 균열이 발생하던 문제점을 근본적으로 방지할 수 있으며, 반도체 집적회로 소자의 신뢰성을 향상시킬 수 있다. 한편, 퓨즈층 상부쪽은 여전히 각진 형태를 유지하기 때문에 퓨즈 절단이 용이하다는 장점은 그대로 유지된다.

Claims (2)

1. 반도체 기판 위에 형성된 제1 절연층과, 상기 제1 절연층 위에 형성된 제2 절연층과, 상기 제2 절연층 안에 형성된 퓨즈층을 포함하며, 특히 상기 퓨즈층은 응력을 완화시키기 위한 둥근 하부면을 가지는 것을 특징으로 하는 응력 완화 퓨즈층을 구비한 반도체 집적회로 소자.
2. 반도체 기판 위에 제1 절연층과 제2 절연층을 형성하는 단계와, 상기 제2 절연층을 식각하여 구멍을 형성하는 단계와, 상기 구멍의 바닥면을 식각하여 둥글게 가공하는 단계와, 상기 제2 절연층 위에 전도성 물질을 증착하여 상기 구멍을 채우는 단계와, 상기 전도성 물질을 평탄화하여 상기 구멍 내부에만 전도성 물질로 채워진 퓨즈층을 얻는 단계를 포함하는 응력 완화 퓨즈층을 구비한 반도체 집적회로 소자의 제조방법.