KR20020034857A - 액정표시패널 및 그 개발 방법 - Google Patents

액정표시패널 및 그 개발 방법 Download PDF

Info

Publication number
KR20020034857A
KR20020034857A KR1020010053819A KR20010053819A KR20020034857A KR 20020034857 A KR20020034857 A KR 20020034857A KR 1020010053819 A KR1020010053819 A KR 1020010053819A KR 20010053819 A KR20010053819 A KR 20010053819A KR 20020034857 A KR20020034857 A KR 20020034857A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
substrate
crystal display
display panel
Prior art date
Application number
KR1020010053819A
Other languages
English (en)
Other versions
KR100739846B1 (ko
Inventor
나카니시요헤이
요시다히데후미
사사바야시다카시
다사카야스토시
후지카와데츠야
스케노리히데토시
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20020034857A publication Critical patent/KR20020034857A/ko
Application granted granted Critical
Publication of KR100739846B1 publication Critical patent/KR100739846B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 잔광률을 저감시킬 수 있는 구조의 액정표시패널 및 그 개발 기간의 단축화를 가능하게 하는 액정표시패널 개발 방법을 제공하는 것을 과제로 한다. 이를 위하여, 본 발명은 화소 전극(25A)과 공통 전극(23A) 사이에 구형(矩形) 교류 전압을 인가하고, 그 교류 전압 성분의 진폭(Vac) 및 직류 전압 성분(Vdc)을 변화시켜 최적 직류 성분 변동폭(ΔVdc)을 측정하며, ΔVdc가 소정 값 이하로 되도록 액정표시패널의 구성 또는 구성 재료를 결정한다. 그래서, ΔVdc는 ΔVdc=｜Vdcb-Vdcw｜로 표시되며, Vdcb는 Vac를 흑색 표시용 교류 전압 진폭(2V)으로 고정시키고 Vdc를 변화시켰을 경우에 투과율 진폭이 최소로 되는 Vdc의 값이고, Vdcw는 Vac를 백색 표시용 교류 전압 진폭(7V)으로 고정시키고 Vdc를 변화시켰을 경우에 투과율 진폭이 최소로 되는 Vdc의 값이다. 화소 전극(25A)과 공통 전극(23A) 위쪽의 절연층(26A) 두께를 동일하게 한다. 전극 교차부를 선대칭(線對稱)으로 한다. 화소 전극의 스트라이프 전극부 표면을 제방(堤防) 형상으로 한다.

Description

액정표시패널 및 그 개발 방법{LIQUID CRYSTAL DISPLAY PANEL AND DEVELOPMENT METHOD THEREOF}
본 발명은 잔광률을 저감시킬 수 있는 구조의 액정표시패널 및 그 개발 방법에 관한 것이다.
도 31 및 도 32는 모두 액정표시패널의 1화소의 구조를 나타내는 개략 단면도이다. 도 31은 전압 무(無)인가 시의 상태를 나타내고, 도 32는 전압 인가 시의 상태를 나타낸다.
액정표시패널은 서로 대향하는 기판(10, 20)과 이것들 사이에 봉입된 플러스의 유전율 이방성(異方性)을 갖는 네마틱 액정(30)을 구비하고 있다. 기판(10)에서는 투명 절연기판(11), 예를 들어, 유리기판의 한쪽 면에 면 전극(12), 유전체(13) 및 수직배향층(14)이 적층되고, 투명 절연기판(11)의 다른 쪽 면에 편광자(15)가 피착(被着)되어 있다. 기판(20)에서는 투명 절연기판(21), 예를 들어, 유리기판의 한쪽 면에 공통 전극(23)이 형성되고, 그 위에 절연층(24)을 통하여 화소 전극(25)이 형성되어 있다. 절연층(24) 및 화소 전극(25) 상에는 절연층(26) 및 수직배향층(27)이 적층되어 있다. 투명 절연기판(21)의 다른 쪽 면에는편광자(28)가 피착되어 있다. 편광자(15)와 편광자(28)의 투과축은 서로 이간(離間)하여 직교하고 있다.
도시한 화살표 방향의 백라이트 광이 이 액정표시패널에 입사(入射)되면, 편광자(28)를 통과하여 직선 편광으로 된다. 면 전극(12), 공통 전극(23) 및 화소 전극(25)이 동일 전위일 때, 이 직선 편광의 편광면은 액정(30) 내에서 변화하지 않기 때문에, 편광자(15)를 투과할 수 없어, 암(暗) 상태로 된다.
도 32에 나타낸 바와 같이, 면 전극(12)과 공통 전극(23)을 동일 전위로 하고, 화소 전극(25)을 상기 전위와 상이한 전위로 하면, 전계가 발생한다. 도 32 중의 점선은 전기력선을 나타내고 있다. 이 전계에 의해 입사광 방향에 대하여 액정 분자가 경사지기 때문에, 복굴절(複屈折)이 발생하고, 이 광의 일부가 편광자(15)를 투과하여 명(明) 상태로 된다.
공통 전극(23) 및 화소 전극(25)은 차광성의 메탈이고, 이것들의 위쪽 액정 분자의 거동은 표시상 문제가 되지 않는다.
면 전극(12)이 존재하지 않으면, 화소 전극(25)과 공통 전극(23) 중간의 액정 분자의 경사가 작아져 투과율이 저하되는 경향이 존재한다. 면 전극(12)은 이 부분의 횡전계를 경사 비대칭으로 하여 투과율 저하를 방지하는데 기여한다. 유전체(13)는 액정(30) 중의 횡전계를 강화하여 보다 낮은 인가 전압으로 액정을 구동시킬 수 있도록 하기 위한 것이다. 공통 전극(23)과 화소 전극(25)은 지면(紙面) 수직 방향으로 뻗으면서 번갈아 형성된 스트라이프 전극이다. 절연층(24)은 공통 전극(23)과 화소 전극(25)이 후술하는 바와 같이 상하로 중첩되는 부분에서 단락(短絡)하는 것을 방지하기 위한 것이다. 절연층(26)은 잔광률을 저감시키기 위한 것이다.
도 33은 기판(20)에 형성된 전극 패턴의 1화소분을 나타낸다. 도 34 및 도 35는 각각 도 33 중의 화소 전극(25) 및 공통 전극(23)의 패턴도이다.
데이터 라인(DL1)과 주사 라인(SL1)은 절연층을 통하여 서로 직교하고 있다. 화소 전극(25) 및 공통 전극(23)은 모두 스트라이프부와 스트라이프부의 단부(端部)를 연결하는 주위부를 갖는다. 스트라이프부는 주사 라인(SL1) 및 데이터 라인(DL1)의 각각에 대하여 45° 경사져 있다.
주사 라인(SL1)이 높은 레벨로 되면, TFT(29)가 온(on)으로 되어 데이터 라인(DL1) 상의 전압이 화소 전극(25)에 인가되고, 화소 전극(25)과 공통 전극(23)의 스트라이프 전극 사이에 전계가 발생한다. 스트라이프 전극의 길이 방향은 도 33의 상측 반분(半分)과 하측 반분에서 서로 90° 상이하다. 이것에 의해, 상측 반분과 하측 반분에서 서로 평행한 경우보다도 액정표시패널의 시야각(視野角)이 넓어진다.
공통 전극(23)의 주위 돌기부는 근방의 화소의 공통 전극(23)(도시 생략)에 연결되어 있다.
도 36a는 도 33 중의 선 전극 교차 부근의 부분 확대도이다. 도 36b는 화소 전극(25)과 공통 전극(23) 사이에 전압이 인가되었을 때의 전기력선을 점선으로 나타낸다.
화소가 직사각형인 것과, 화소 전극(25) 및 공통 전극(23)이 서로 평행한 스트라이프부를 갖는 것과, 화소 전극(25) 및 공통 전극(23)이 모두 하나로 연결되어 있는 것이기 때문에, 화소 전극(25)의 주위부와 공통 전극(23)의 주위부는 절연부를 통하여 서로 중첩되는 부분을 갖는다. 따라서, 화소 전극(25)과 공통 전극(23)의 서로 인접하는 선 전극 단부가 절연부를 사이에 두고 교차한다. 예를 들면, 화소 전극(25)의 변(251)은 주위부의 변(252)에 연결되고, 공통 전극(23)의 변(231)은 변(251)과 평행하지만 변(252)과는 예각(銳角)으로 교차하고 있다.
도 37은 액정표시패널의 1화소의 화소 전극과 공통 전극과의 사이에 전압을 인가한 경우의 전극간 부근 액정 분자의 경사를 나타내는 개략 단면도이다.
도 32에 있어서, 화소 전극(25)과 액정(30) 사이의 구성이 공통 전극(23)과 액정(30) 사이의 구성과 상이하기 때문에, 잔광이 발생하는 원인으로 된다.
또한, 도 36b에 나타낸 바와 같이, 변(252)과 변(231)이 예각으로 교차하기 때문에, 이 부근의 전극간 전계가 평행 부분의 전계보다도 강해진다. 또한, 교차 부근의 전계 방향이 평행 부분의 그것과 상이하다. 이것에 의해, 교차 부근의 전극간 인가 전압에 대한 투과 특성이 평행 부분의 그것과 상이하여 화질이 열화(劣化)되는 동시에, 잔광이 발생하는 원인으로 된다.
또한, 도 37에 있어서, 화소 전극(25)의 위쪽에 절연층(26)이 존재하기 때문에, 이것들 부분에 전계가 인가되어도 쓸모 없게 되어, 액정(30)에 대하여 효율적으로 전계를 인가하는 것이 불가능하다. 수직배향층(27)의 절연성이 낮기 때문에, 이 문제를 해결하기 위해 절연층(26)을 생략하면, 잔광이 발생하는 원인으로 된다.액정(30)에 대하여 화소 전극(25)을 노출시키면, 잔광이 더욱 커지는 동시에, 액정 분자가 분해된다. 또한, 화소 전극(25)의 표면이 평탄하기 때문에, 투과율과의 관계에 의해 액정(30)에 대하여 효과적으로 전계를 인가하는 것이 불가능하여, 표시의 콘트라스트를 높이는 것이 방해되었다.
액정표시패널의 개발에 있어서, 잔광률을 소정 값 이하로 하기 위해, 액정표시패널의 구조 또는 재료를 바꿀 때마다 잔광률을 측정하면, 1회의 측정에, 예를 들어, 48시간이 소요되기 때문에 개발 기간이 길어진다.
본 발명의 목적은, 이러한 점을 감안하여 잔광률을 저감시킬 수 있는 구조의 액정표시패널 및 그 개발 기간 단축화를 가능하게 하는 액정표시패널 개발 방법을 제공함에 있다.
본 발명의 다른 목적은, 표시의 콘트라스트를 향상시킬 수 있는 액정표시패널을 제공함에 있다.
도 1은 본 발명의 방법에 사용되는 액정표시장치의 개략 회로도.
도 2는 잔광률(persistence degree) 설명도.
도 3은 화소 인가 전압 파형을 나타내는 도면.
도 4는 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 -3V인 경우의 액정 화소 투과율 측정 파형도.
도 5는 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 -2V인 경우의 액정 화소 투과율 측정 파형도.
도 6은 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 -1V인 경우의 액정 화소 투과율 측정 파형도.
도 7은 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 -0.5V인 경우의 액정 화소 투과율 측정 파형도.
도 8은 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 0V인 경우의 액정 화소 투과율 측정 파형도.
도 9는 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 0.5V인 경우의 액정 화소 투과율 측정 파형도.
도 10은 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 1V인 경우의 액정 화소 투과율 측정 파형도.
도 11은 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 2V인 경우의 액정 화소 투과율 측정 파형도.
도 12는 교류 진폭(Vac)이 2V, 직류 성분(Vdc)이 3V인 경우의 액정 화소 투과율 측정 파형도.
도 13은 교류 진폭(Vac)이 2V인 경우에 있어서, 직류 성분(Vdc)과 액정 화소 투과율 변동폭(ΔT)과의 관계의 측정 결과를 나타내는 그래프.
도 14는 교류 진폭(Vac)과 액정 화소 투과율 변동폭(ΔT)이 최소로 되는 직류 성분(Vdc)과의 관계의 측정 결과를 나타내는 그래프.
도 15는 잔광률과 최적 직류 성분 변동폭(ΔVdc)과의 관계의 측정 결과를 나타내는 그래프.
도 16은 본 발명의 제 2 실시형태에 있어서, 잔광률을 저감시킬 수 있는 액정 화소 구성의 전압 무(無)인가 상태를 나타내는 개략 단면도.
도 17은 도 16의 액정 화소의 전압 인가 상태를 나타내는 개략 단면도.
도 18은 도 16 중의 기판(20A)의 제조 공정도.
도 19는 본 발명의 제 3 실시형태에 있어서, 잔광률을 저감시킬 수 있는 액정 화소의 전극 패턴도.
도 20은 도 19 중의 화소 전극의 패턴도.
도 21은 도 19 중의 공통 전극의 패턴도.
도 22a는 도 19 중의 전극 교차 부근의 확대도이고, 도 22b는 도 22a의 전극 사이에 전압이 인가되었을 때의 전기력선을 점선으로 나타내는 도면이다.
도 23은 본 발명의 제 4 실시형태에 있어서, 잔광률을 저감시킬 수 있는 액정 화소의 전극 패턴도.
도 24는 도 23 중의 공통 전극의 패턴도.
도 25는 본 발명의 제 5 실시형태에 있어서, 잔광률을 저감시킬 수 있는 액정 화소의 전극 패턴도.
도 26은 도 25 중의 공통 전극의 패턴도.
도 27은 본 발명의 제 6 실시형태에 있어서, 서로 인접하는 2개의 액정 화소의 전극 패턴도.
도 28은 도 27 중의 A-A선에 따른 단면 확대도.
도 29는 백라이트 입사측 기판의 제조 공정을 나타내는 도면.
도 30은 도 29의 연속을 나타내는 제조 공정도.
도 31은 본 발명과 대비되는 액정표시패널의 1화소 구조의 전압 무인가 상태를 나타내는 개략 단면도.
도 32는 도 31의 화소의 전압 인가 상태를 나타내는 개략 단면도.
도 33은 도 32 중의 기판(20)에 형성된 전극 패턴의 1화소분을 나타내는 도면.
도 34는 도 33 중의 화소 전극의 패턴도.
도 35는 도 33 중의 공통 전극의 패턴도.
도 36a는 도 33 중의 전극 교차 부근의 확대도이고, 도 36b는 도 36a의 전극 사이에 전압이 인가되었을 때의 전기력선을 점선으로 나타내는 도면이다.
도 37은 종래의 액정표시패널의 1화소의 화소 전극과 공통 전극 사이에 전압을 인가한 경우의 전극간 부근 액정 분자의 경사를 나타내는 개략 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
10, 20, 20A: 기판
11, 21: 투명 절연기판
12: 면 전극
13: 유전체
14, 27: 수직배향막
15, 28: 편광자(偏光子)
23, 23A∼23D: 공통 전극
231, 232, 251, 252: 변
23B1∼23B8: 절제부(切除部)
24, 24A, 26, 26A, 26D: 절연층
25, 25A, 25D: 화소 전극
25a∼25c: 도전막
29: TFT
30: 액정
41: 채널 보호막
42: 반도체막
43: n±반도체막
DL1: 데이터 라인
SL1: 주사 라인
본 발명의 액정표시패널에서는, 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판은 투명 절연기판과, 상기 투명 절연기판의 위쪽에 형성된 제 1 전극 및 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극을 덮는 제 1 절연막을 가지며, 상기 투명 절연기판의 액정측 면을 기준으로 하여 상기 제 1 전극의 위치가 상기 제 2 전극의 위치보다도 높고, 상기 제 1 전극과 상기 제 2 전극이 제 2 절연막을 통하여 서로 중첩되는 부분을 가지며, 상기 제 1 절연막은 상기 제 1 전극 상과 상기 제 2 전극 상에서 두께가 실질적으로 동일하다.
이 액정표시패널에 의하면, 제 1 전극과 제 2 전극 사이에 구형(矩形) 교류 전압을 인가한 경우, 제 1 전극의 위쪽과 제 2 전극의 위쪽에서 전기적 상태가 대략 동일해져, 예를 들어, 도 31과 같이 상기 제 1 전극 상과 상기 제 2 전극 상에서 두께가 상이한 경우보다도 잔광이 저감된다.
본 발명의 다른 액정표시패널에서는, 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판은 투명 절연기판과, 상기 투명 절연기판의 위쪽에 형성되고 절연막을 통하여 서로 교차하는 부분을 갖는 제 1 전극 및 제 2 전극을 구비하며, 상기 제 1 전극 및 상기 제 2 전극은 모두 상기 교차 부분과 연속되는 서로 평행한 선 전극 부분을 갖고, 상기 교차 부분의 상기 제 1 전극과 상기 제 2 전극의 인접하는 변이 서로 둔각(鈍角)으로 교차하고 있다.
이 액정표시패널에 의하면, 예각으로 교차하는 경우보다도 전기력선의 집중이 완화되어 전계 강도가 커지는 것이 억제되고, 표시 화질이 향상되는 동시에, 잔광이 저감된다.
높이 방향을 무시한 평면상에 대해서, 상기 교차 부분의 상기 서로 인접하는 변이 상기 평행 선분 사이를 통과하는 직선에 관하여 실질적으로 대칭일 경우에는, 전계 벡터 방향이 교차 부분의 전계 벡터 방향이 평행 부분의 그것과 평행으로 되기 때문에, 표시 화질이 더욱 향상되는 동시에, 잔광이 한층 더 저감된다.
본 발명의 또 다른 액정표시패널에서는, 투명 절연기판에 대하여 제 2 전극보다 위쪽에 위치하는 제 1 전극의 표면이 볼록형이다.
이것에 의해, 제 1 및 제 2 전극 사이에 동일 전압을 인가한 경우에, 제 1전극의 표면이 평탄한 경우보다도 액정 분자를 보다 경사지게 하는 것이 가능해지고, 표시의 콘트라스트가 향상된다.
본 발명의 액정표시패널의 개발 방법에서는, 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판에 제 1 전극이 형성되며, 상기 제 1 기판 또는 상기 제 2 기판에 제 2 전극이 형성된 화소를 갖는 액정표시패널에 대한 것으로서, 상기 제 1 전극과 상기 제 2 전극 사이에 교류 전압 성분과 직류 전압 성분(Vdc)과의 합인 신호 전압을 인가하고, 상기 교류 전압 성분의 진폭(Vac) 및 상기 직류 전압 성분(Vdc)을 변화시켜 실질적으로 최적 직류 성분 변동폭(ΔVdc)을 측정하며, 상기 최적 직류 성분 변동폭(ΔVdc)이 소정 값 이하로 되도록 액정표시패널의 구성 또는 구성 재료를 결정한다. 그래서, 상기 최적 직류 성분 변동폭(ΔVdc)은 ΔVdc=｜Vdcb-Vdcw｜로 표시되며, Vdcb는 상기 진폭(Vac)을 흑색 표시용 교류 전압 진폭으로 고정시키고 상기 직류 전압 성분(Vdc)을 변화시켰을 경우에, 상기 화소의 투과율 진폭이 최소로 되는 상기 직류 전압 성분(Vdc)의 값이다.
Vdcw는 상기 진폭(Vac)을 백색 표시용 교류 전압 진폭으로 고정시키고 상기 직류 전압 성분(Vdc)을 변화시켰을 경우에, 상기 화소의 투과율 진폭이 최소로 되는 상기 직류 전압 성분(Vdc)의 값이다.
이 액정표시패널 개발 방법에 의하면, 잔광률과의 상관도가 높은 최적 직류 성분 변동폭(ΔVdc)을 단시간에 용이하게 측정할 수 있기 때문에, 최적 직류 성분 변동폭(ΔVdc)을 이용함으로써, 잔광률이 원하는 값 이하인 액정표시패널을 개발하기 위한 기간을 단축시키는 것이 가능해진다.
잔광을 사람이 인식할 수 없도록 하기 위해서는, 잔광률을 실내의 통상 조명 하일 경우에는 6% 이하, 암실 내일 경우에는 3% 이하로 해야만 한다.
상기 소정 값은, 예를 들어, 0.5V 이하의 값이고, 상기 소정 값이 0.5V일 때의 잔광률이 6%, 상기 소정 값이 0.2V일 때의 잔광률이 3%임을 확인했다.
본 발명의 다른 목적, 구성 및 효과는 다음의 설명으로부터 명확해진다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
[제 1 실시형태]
먼저, 잔광률을 저감시킬 수 있는 구조 또는 재료를 사용한 액정표시패널의 개발 기간 단축화를 가능하게 하는 액정표시패널 개발 방법을 설명한다.
도 1은 본 발명의 방법에 사용되는 액정표시장치의 개략 회로도이다. 도 1에서는 간략화를 위해 화소 어레이가 3행 6열인 경우를 나타내고 있다.
이 회로 자체는 종래와 동일하다. 도 1 중의 데이터 라인(DL1), 주사 라인(SL1), TFT(29), 화소 전극(25) 및 공통 전극(23)은, 예를 들어, 도 31에 나타낸 바와 같이 형성되어 있다. 도 1에서 화소 전극(25)과 대향하는 전극은 이 공통 전극(23) 및 도 31에 나타낸 면 전극(12)이다. 주사 라인 및 데이터 라인은 각각 주사 드라이버(31) 및 데이터 드라이버(32)의 출력단에 접속되어 있다. 제어회로(33)는 픽셀 클록(CLK) 및 수평 동기신호(HSYNC)에 의거하여 데이터 드라이버(32)를 제어하는 동시에, 비디오 신호 VS를 데이터 드라이버(32)에 공급하고, 수평 동기신호(HSYNC) 및 수직 동기신호(VSYNC)에 의거하여 주사 드라이버(31)를 제어한다. 주사 드라이버(31)에 의해 화소 어레이의 행이 차례로 선택되고, 선택된 행에 데이터 드라이버(32)로부터 표시 데이터(계조 전압)가 공급된다.
도 2는 잔광률 설명도이다.
예를 들면, 표시 데이터가 64계조, 「백색」이 제64계조, 「흑색」이 제1계조인 경우를 생각한다. 잔광률은 다음과 같이 하여 측정된다.
(A) 백색(제64계조)을 표시시켜 휘도 Bm을 측정한다.
(B) 다음으로, 백색과 흑색의 고정 패턴을, 예를 들어, 48시간 표시시킨다.
(C) 그 직후에 중간조(제32계조)를 표시시켜, 상기 (B)에서 백색을 표시하고 있던 영역과 흑색을 표시하고 있던 영역의 휘도 Bmw 및 Bmb를 측정한다. 잔광률은 다음 식으로 계산된다.
잔광률=100(Bmw-Bmb)/Bm
상기 (C)에 있어서, 잔광을 사람이 인식할 수 없도록 하기 위해서는, 잔광률을 실내의 통상 조명 하일 경우에는 6% 이하, 암실 내일 경우에는 3% 이하로 해야만 한다.
잔광률은 액정표시패널의 구조 또는 구성 재료에 따라 상이하다. 액정표시패널의 개발에 있어서, 잔광률을 소정 값 이하로 하기 위해, 액정표시패널의 구조 또는 재료를 바꿀 때마다 잔광률을 측정하면, 1회의 측정에, 예를 들어, 48시간이 소요되기 때문에, 개발 기간이 길어진다. 그래서, 잔광률과 상관도가 높은 물리량으로서 단시간에 측정할 수 있는 것을 찾는 것을 생각한다.
액정 화소에는 그 열화를 방지하기 위해 구형(矩形) 교류 전압이 인가된다. 도 3은 도 32의 화소 전극(25)과 공통 전극(23) 사이 및 화소 전극(25)과 면전극(12) 사이에 인가되는 전압 파형을 나타낸다. 주파수는 30㎐이다.
교류 전압 인가에 의해 플리커(flicker)가 발생하는 것을 방지하기 위해, 즉, 투과율이 주기적으로 변화하는 것을 방지하기 위해, 액정 화소 인가 전압에는 직류 전압 성분이 부가된다. 구형(矩形) 교류 전압의 진폭 및 직류 전압 성분을 각각 Vac 및 Vdc로 나타낸다.
교류 진폭(Vac)을 고정시키고, 직류 성분(Vdc)을 단계적으로 변화시킨 경우의 액정표시패널 투과율을 측정했다. 도 4 내지 도 12는 교류 진폭(Vac)을 흑색 표시용 전압인 2V로 고정시키고, 직류 성분(Vdc)을 -3V, -2V, -1V, -0.5V, 0V, 0.5V, 1V, 2V, 3V로 한 경우의 각각의 투과율 변동을 나타낸다. 도 4에 나타낸 바와 같이 투과율 변동폭을 ΔT로 나타낸다.
도 13은 Vac=2V인 경우의 직류 성분(Vdc)과 투과율 변동폭 ΔT와의 관계를 나타내는 그래프이다. 이 그래프로부터, 투과율 변동폭 ΔT가 최소로 되는 직류 성분(Vdc)의 값은 -0.38V로 추정된다.
또한, 교류 진폭(Vac)이 백색 표시용 전압인 7V와 중간조 표시용 전압 (2+7)/2=4.5V인 경우에, 투과율 변동폭 ΔT가 최소값 ΔTmin으로 되는 직류 성분(Vdc)을 상기와 동일하게 하여 구했다. 이러한 결과를 도 14에 나타낸다. 교류 진폭(Vac)이 백색 표시용 전압과 흑색 표시용 전압일 때의 직류 성분(Vdc)의 차를 ΔVdc로 나타낸다. 실제의 액정표시장치에서는 직류 성분(Vdc)이 고정값이기 때문에, 최적 직류 성분 변동폭(ΔVdc)이 좁을수록 플리커가 약해진다.
도 15는 액정표시패널의 구조 또는 재료를 바꾸어 잔광률 및 최적 직류 성분변동폭(ΔVdc)을 측정하고, 양자의 관계를 나타낸 그래프이다. 이 그래프로부터, 잔광률과 최적 직류 성분 변동폭(ΔVdc)과의 상관도가 높음을 알 수 있다. 또한, 잔광률이 상기 6% 이하이기 위해서는 최적 직류 성분 변동폭(ΔVdc)이 0.5V 이하로 되어야만 하고, 잔광률이 상기 3% 이하이기 위해서는 최적 직류 성분 변동폭(ΔVdc)이 0.2V 이하로 되어야만 함을 알 수 있다.
최적 직류 성분 변동폭(ΔVdc)은 단시간에 용이하게 측정할 수 있기 때문에, ΔVdc를 이용함으로써, 잔광률이 원하는 값 이하인 액정표시패널을 개발하기 위한 기간을 대폭으로 단축시키는 것이 가능해진다.
또한, 도 31에 있어서, 면 전극(12)을 사용하지 않고 화소 전극(25)과 공통 전극(23)을 사용한 구성, 및 공통 전극(23)을 사용하지 않고 화소 전극(25)과 면 전극(12)을 사용한 구성일지라도, 최적 직류 성분 변동폭(ΔVdc)과 잔광률과의 상관도는 높으며, 그 밖의 구성의 액정표시패널에 대해서도 동일한 상관관계가 있다고 생각된다.
[제 2 실시형태]
도 16 및 도 17은 모두 잔광률을 저감시킬 수 있는 본 발명의 제 2 실시형태의 액정 화소 구성을 나타내는 개략 단면도이다. 도 16은 전압 무(無)인가 시의 상태를 나타내고, 도 17은 전압 인가 시의 상태를 나타낸다.
이 화소를 갖는 액정 패널은 기판(20A)의 구성이 도 22의 기판(20)의 구성과 상이하다. 다른 구성은 도 22의 구성과 동일하다.
도 18은 기판(20A)의 제조 공정도이다. 도 18 중에서 오른쪽 단부는 공통전극(23A)과 화소 전극(25A)이 절연층(24A)을 통하여 중첩하고 있는 부분에 관한 것이다.
(A) 포토리소그래피 기술에 의해, 투명 절연기판(21) 상에 메탈의 공통 전극(23A)이 형성된다.
(B) 투명 절연기판(21) 상에 절연층(24)이 피착된다.
(C) 포토리소그래피 기술에 의해, 절연층(24) 상에 화소 전극(25A)이 형성된다.
(D) 화소 전극(25A)을 마스크로 하여 절연층(24)이 에칭되고, 화소 전극(25A) 바로 아래의 부분에만 절연층(24A)이 남겨진다.
(E) 투명 절연기판(21) 상에 절연층(26A)이 피착된다.
(F) 절연층(26A) 상에 수직배향층(27)이 적층된다.
이와 같이 하여 기판(20A)을 형성함으로써, 화소 전극(25A) 상의 절연층(26A) 두께와 공통 전극(23A) 상의 절연층(26A) 두께가 실질적으로 동일해지기 때문에, 도 17에 나타낸 바와 같이 화소 전극(25A)과 공통 전극(23A) 사이에 구형(矩形) 교류 전압을 인가한 경우에, 공통 전극(23A)의 위쪽과 화소 전극(25A)의 위쪽에서 전기적 상태가 대략 동일해져, 도 31의 구성의 액정표시패널보다도 잔광이 저감된다. 환언하면, 도 15의 최적 직류 성분 변동폭(ΔVdc)이 보다 작아져, 잔광률이 낮아진다.
절연층(24A, 26A)은, 예를 들어, SiNx, SiO2, 레지스트 또는 아크릴 수지 중의 어느 하나이다. 시작(試作)에 있어서는 절연층(24A, 26A)으로서 SiNx을 사용하고, 수직배향층(27)으로서 JALS204(JSR Co.)를 사용하며, 액정(30)으로서 ZLI4535(Merck Japan Co.)를 사용하여, 시작품의 잔광률 저감 효과가 확인되었다.
[제 3 실시형태]
도 19는 잔광률을 저감시킬 수 있는 본 발명의 제 3 실시형태의 액정 화소의 전극 패턴도이며, 도 33과 유사하다.
이 전극 패턴은, 예를 들어, 도 16의 기판(20A) 또는 도 31의 기판(20)에 형성되어 있다.
도 20 및 도 21은 각각 도 19 중의 화소 전극(25A) 및 공통 전극(23A)의 패턴도이며, 각각 도 34 및 도 35와 유사하다.
화소가 직사각형인 것과, 화소 전극(25A) 및 공통 전극(23A)이 서로 평행한 스트라이프부를 갖는 것과, 화소 전극(25A) 및 공통 전극(23A)이 모두 하나로 연결되어 있는 것이기 때문에, 화소 전극(25A)의 주위부와 공통 전극(23A)의 주위부는 절연부를 통하여 서로 중첩되는 부분을 갖는다. 따라서, 화소 전극(25A)과 공통 전극(23A)의 서로 인접하는 선 전극 단부가 절연부를 통하여 교차한다. 예를 들면, 화소 전극(25A)의 변(251)과 공통 전극(23A)의 변(231)은 서로 평행하고, 변(251) 및 변(231)에 각각 연속되는 변(252)과 변(232)이 교차한다.
도 22a는 이 전극 교차 부근의 확대도이다. 도 22b는 화소 전극(25A)과 공통 전극(23A) 사이에 전압이 인가되었을 때의 전기력선을 점선으로 나타낸다.
변(252)과 변(232)이 둔각으로 서로 교차하고 있기 때문에, 도 36a에 나타낸바와 같이 변(252)과 변(231)이 예각으로 교차하는 경우보다도 전기력선의 집중이 완화되어 전계 강도가 커지는 것이 억제된다.
또한, 변(251)과 변(231) 사이를 통과하는 선 SA에 관하여 변(251, 252)과 변(231, 232)이 대칭으로 되어 있다. 이것에 의해, 변(252)과 변(232) 사이의 전계 벡터 방향은 변(251)과 변(231) 사이의 그것과 평행하게 된다.
이것에 의해, 전극 교차 부근의 투과 특성의 급변 분포가 완화되어 표시 화질이 향상되는 동시에, 잔광이 저감된다. 다른 전극 교차 부근에 대해서도 상기와 동일하다.
전극 패턴 이외는 상기 시작(試作) 예와 동일하게 하여, 도 19의 전극 패턴을 사용한 액정 패널과 도 33의 전극 패턴을 사용한 액정 패널을 시작하고, 도 19의 전극 패턴을 사용한 액정 패널의 잔광률이 보다 낮아지는 것을 확인했다.
[제 4 실시형태]
도 23은 잔광률을 저감시킬 수 있는 본 발명의 제 4 실시형태의 액정 화소의 전극 패턴도이며, 도 19와 유사하다. 도 24는 도 23 중의 공통 전극(23B)의 패턴도이다. 화소 전극(25A)은 도 20의 그것과 동일하다.
공통 전극(23B)의 주위부에는 공통 전극(23B)의 일체성을 확보하면서 절제부(23B1∼23B8)가 형성되어 있다. 이것들 절제부(23B1∼23B8)의 위치는 공통 전극(23B)과 화소 전극(25D)에서 절연체를 사이에 둔 교차부 부근이다.
이 절제부가 없을 경우에는, 전압 인가 시에 이 부분과 화소 전극(25A) 사이의 비(非)표시 영역에서 전계가 발생하여 그 부근의 표시 영역의 액정 분자 배열에영향을 준다. 절제부에 의해 이 영향이 없어지기 때문에, 상기 제 3 실시형태의 경우보다도 표시 화질이 향상되는 동시에, 잔광이 저감된다.
[제 5 실시형태]
도 25는 잔광률을 저감시킬 수 있는 본 발명의 제 5 실시형태의 액정 화소의 전극 패턴도이며, 도 33과 유사하다. 도 26은 도 25 중의 공통 전극(23C)의 패턴도이다. 화소 전극(25)은 도 34의 그것과 동일하다.
공통 전극(23C)은, 도 24의 경우와 동일하게, 공통 전극(23C)의 일체성을 확보하면서 절제부(23B1∼23B8)가 형성되어 있다. 이것에 의해, 도 23의 구성에 비하여 상기 제 5 실시형태와 동일한 이유로 표시 화질이 향상되는 동시에, 잔광이 저감된다.
[제 6 실시형태]
도 27은 본 발명의 제 6 실시형태에 의한, 서로 인접하는 2개의 액정 화소의 전극 패턴도이다. 양 화소는 동일 패턴을 갖는다.
공통 전극(23D)과 화소 전극(25D)의 프레임부는 절연막을 통하여 서로 중첩되어 있다. 화소 전극(25D)의 스트라이프 전극의 아래쪽 및 선 전극간의 아래쪽에 공통 전극(23D)의 스트라이프 전극부가 형성되어 있고, 그 선밀도(線密度)는 화소 전극(25D)의 선밀도의 2배이다.
도 28은 도 27 중의 A-A선에 따른 단면 확대도이다.
도 32의 액정 화소와 상이한 점은, 화소 전극(25D)의 선 전극부가 볼록형인 것과, 절연층(26D)이 화소 전극(25D) 상에만 형성되고 공통 전극(23D)과 화소전극(25D)의 선 전극간 표시 영역에 절연층이 형성되어 있지 않은 것이다. 수직배향층(27)은 절연층(26D)보다도 얇기 때문에, 도 28에서는 이것을 굵은 선으로 나타내고 있다.
화소 전극(25D)의 선 전극부가 볼록형이기 때문에, 그 면이 중앙선으로부터 양측으로 경사져 있다. 상기 볼록형으로 형성하기 위해, 도 32와 달리, 화소 전극(25D)의 선 전극부 아래쪽에도 화소 전극(25D)의 선 전극부보다 좁은 폭의 공통 전극(23D) 선부(線部)가 형성되어 있다. 이 볼록형을 강조하기 위해, 도 27의 TFT(29)를 제작할 때에 형성되는 채널 보호막(41)이 공통 전극(23D)의 선부 위쪽에 남겨져 있다. 채널 보호막(41)의 폭은 공통 전극(23D) 선부의 폭보다도 좁다.
이것에 의해, 화소 전극(25D)의 선 전극부가 제방(堤防) 형상으로 되기 때문에, 화소 전극(25D)과 공통 전극(23D) 사이에 전압을 인가한 경우에, 전기력선이 도 28 중의 점선으로 나타낸 바와 같이 된다. 즉, 화소 전극(25D)의 경사면 부근의 전기력선이 이 면과 수직으로 되기 때문에, 액정 분자의 경사가 투명 절연기판(21) 면의 법선(法線)에 대하여 보다 커지고, 도 32의 경우보다도 백색 표시의 투과율이 증대된다. 따라서, 표시의 콘트라스트가 향상된다.
또한, 표시 전극(25D)과 절연층(26D)의 패턴이 동일하고 화소 전극(25D)과 공통 전극(23D) 사이의 표시 영역에 절연층(26D)이 존재하지 않기 때문에, 도 32의 경우보다도 액정 분자에 대하여 전계가 효과적으로 이용되고, 동일한 인가 전압의 경우에 도 32의 경우보다도 콘트라스트가 향상된다.
또한, 액정이 화소 전극(25D)과 직접 접촉하지 않기 때문에, 액정의 분해가방지되는 동시에, 잔광이 저감된다.
도 29 및 도 30은 기판(20D)의 제조 공정을 나타낸다. 각 도면은 도 27 중의 B-B선에 따른 단면에 대응하고 있다. 다음으로, 이것에 대해서 설명한다.
(A) 포토리소그래피 기술에 의해, 투명 절연기판(21) 상에 메탈의 공통 전극(23D) 및 주사(게이트) 라인(SL1)이 형성된다.
(B) 투명 절연기판(21) 상에 절연층(24), 진성(眞性) 반도체막(42) 및 채널 보호막(41)이 적층된다.
(C) 포토리소그래피 기술에 의해, 주사 라인(SL1)과 공통 전극(23D)의 위쪽에만 채널 보호막(41)이 남겨진다.
(D) 반도체막(42) 상에 n±반도체막(43), 도전막(25D) 및 절연층(26D)이 적층되고, 이것들이 동일 패턴으로 식각되어, 주사 라인(SL1)의 위쪽에 TFT(29)의 소스(S)와 드레인(D)이 형성되는 동시에, 공통 전극(23D)의 선부 위쪽에 화소 전극(25D)의 선 전극부 및 절연층(26D)이 형성된다. 도전막(25D)은 3층의 도전막(25a, 25b, 25c)으로 형성되어 있다. 도전막(25a∼25c)은, 예를 들어, Ti/Al/Ti이다. 도전막(25D)으로서 Al막만을 사용하면 이것이 n±반도체막(43) 내에 확산되기 때문에, 이것을 회피하기 위해 Ti막이 사용되고, Ti막만을 사용하면 저항률이 높아지기 때문에, Al막도 사용되고 있다. 절연층(26D)은 DVD에 의해 형성되는 질화실리콘막 또는 산화실리콘막이다.
또한, 화소 전극(25D)으로서 2층의 Ti/Al을 사용하고, 절연층(26D)으로서 질화알루미늄을 사용하면, 스퍼터링 장치에 의해 이것을 연속적으로 성막할 수 있기때문에, 공정 수가 삭감된다. 또한, 절연층(26D)으로서는 패터닝에서 사용되는 포토레지스트를 잔류시킨 것을 사용할 수도 있다.
(E) 절연층(24, 26) 상에 굵은 선으로 나타낸 수직배향층(27)이 피착된다.
본 제 6 실시형태에 의하면, 화소 전극(25D)의 제방 형상 선 전극부 및 그 위의 절연층(26D)이 TFT(29)와 동시에 형성되기 때문에, 화소 전극(25D) 및 절연층(26D)을 형성하기 위해 공정 수를 증가시킬 필요가 없다.
상기한 본 발명에 따르면, 잔광률을 저감시킬 수 있는 구조의 액정표시패널 및 그 개발 기간 단축화를 가능하게 하는 액정표시패널 개발 방법이 제공된다. 또, 표시의 콘트라스트를 향상시킬 수 있는 액정표시패널이 제공된다.

Claims (9)

  1. 제 1 기판과 제 2 기판 사이에 액정이 봉입(封入)되고, 상기 제 1 기판은 절연기판과, 상기 절연기판의 위쪽에 형성된 제 1 전극 및 제 2 전극과, 상기 제 1 전극과 상기 제 2 전극을 덮는 제 1 절연막을 갖는 액정표시패널에 있어서,
    상기 절연기판의 액정측 면을 기준으로 하여 상기 제 1 전극의 위치가 상기 제 2 전극의 위치보다도 높고, 상기 제 1 전극과 상기 제 2 전극이 제 2 절연막을 통하여 서로 중첩되는 부분을 가지며,
    상기 제 1 절연막은 상기 제 1 전극 상 및 상기 제 2 전극 상에서 두께가 실질적으로 동일한 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서, 상기 제 2 전극은 상기 절연기판 상에 형성되고,
    상기 제 1 전극은 상기 제 2 전극이 형성된 후에 제 2 절연막을 통하여 형성되며,
    상기 제 1 절연막은 상기 제 1 전극의 아래쪽 부분 이외의 상기 제 2 절연막이 제거된 후에 형성되어 있는 것을 특징으로 하는 액정표시패널.
  3. 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판은 절연기판과, 상기 절연기판의 위쪽에 형성되고 절연막을 통하여 서로 교차하는 부분을 갖는 제 1 전극 및 제 2 전극을 구비한 액정표시패널에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 모두 상기 교차 부분과 연속되는 서로 평행한 선 전극 부분을 갖고, 상기 교차 부분의 상기 제 1 전극과 상기 제 2 전극의 인접하는 변이 서로 둔각(鈍角)으로 교차하고 있는 것을 특징으로 하는 액정표시패널.
  4. 제 3 항에 있어서, 높이 방향을 무시한 평면 위에 대하여, 상기 교차 부분의 상기 서로 인접하는 변이 상기 평행 선분 사이를 통과하는 직선에 관하여 실질적으로 대칭인 것을 특징으로 하는 액정표시패널.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 교차 부분의 상기 서로 인접하는 모든 변에 대하여, 상기 절연기판의 상하방향에 관하여 상기 제 1 전극의 변과 상기 제 2 전극의 변이 중첩되어 있는 것을 특징으로 하는 액정표시패널.
  6. 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판은 절연기판과, 상기 절연기판의 위쪽에 형성된 제 1 전극 및 제 2 전극을 갖는 액정표시패널에 있어서,
    상기 절연기판의 액정측 면을 기준으로 하여 상기 제 1 전극의 위치가 상기 제 2 전극의 위치보다도 높고, 상기 제 1 전극과 상기 제 2 전극이 제 1 절연막을 통하여 서로 중첩되는 부분을 가지며, 상기 제 1 전극의 표면이 볼록형인 것을 특징으로 하는 액정표시패널.
  7. 제 6 항에 있어서, 상기 제 1 전극이 제 2 절연막으로 덮이고, 상기 제 2 전극과 상기 제 1 전극 사이의 표시 영역에 상기 제 2 절연막이 실질적으로 형성되어 있지 않은 것을 특징으로 하는 액정표시패널.
  8. 제 1 기판과 제 2 기판 사이에 액정이 봉입되고, 상기 제 1 기판에 제 1 전극이 형성되며, 상기 제 1 기판 또는 상기 제 2 기판에 제 2 전극이 형성된, 화소를 갖는 액정표시패널의 개발 방법에 있어서,
    상기 제 1 전극과 상기 제 2 전극 사이에 교류 전압 성분과 직류 전압 성분(Vdc)과의 합인 신호 전압을 인가하고, 상기 교류 전압 성분의 진폭(Vac) 및 상기 직류 전압 성분(Vdc)을 변화시켜 실질적으로 최적 직류 성분 변동폭(ΔVdc)을 측정하며,
    상기 최적 직류 성분 변동폭(ΔVdc)이 소정 값 이하로 되도록 액정표시패널의 구성 또는 구성 재료를 결정하고,
    이 때, 상기 최적 직류 성분 변동폭(ΔVdc)은 ΔVdc=｜Vdcb-Vdcw｜로 표시되며,
    Vdcb는 상기 진폭(Vac)을 흑색 표시용 교류 전압 진폭으로 고정시키고 상기 직류 전압 성분(Vdc)을 변화시켰을 경우에, 상기 화소의 투과율 진폭이 최소로 되는 상기 직류 전압 성분(Vdc)의 값이고,
    Vdcw는 상기 진폭(Vac)을 백색 표시용 교류 전압 진폭으로 고정시키고 상기직류 전압 성분(Vdc)을 변화시켰을 경우에, 상기 화소의 투과율 진폭이 최소로 되는 상기 직류 전압 성분(Vdc)의 값인 것을 특징으로 하는 액정표시패널 개발 방법.
  9. 제 8 항에 있어서, 상기 소정 값은 0.5V 이하의 값인 것을 특징으로 하는 액정표시패널 개발 방법.
KR1020010053819A 2000-10-31 2001-09-03 액정표시패널 KR100739846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000331570A JP4368515B2 (ja) 2000-10-31 2000-10-31 液晶表示パネル
JPJP-P-2000-00331570 2000-10-31

Publications (2)

Publication Number Publication Date
KR20020034857A true KR20020034857A (ko) 2002-05-09
KR100739846B1 KR100739846B1 (ko) 2007-07-16

Family

ID=18807897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010053819A KR100739846B1 (ko) 2000-10-31 2001-09-03 액정표시패널

Country Status (4)

Country Link
US (4) US6819384B2 (ko)
JP (1) JP4368515B2 (ko)
KR (1) KR100739846B1 (ko)
TW (1) TW583480B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018965A1 (ko) * 2011-08-02 2013-02-07 부산대학교 산학협력단 수평 스위칭 모드 액정 표시 장치
US9123306B2 (en) 2011-01-14 2015-09-01 Samsung Display Co., Ltd. Gamma voltage generating device, LCD device, and method of driving the LCD device
KR20180069015A (ko) * 2015-12-16 2018-06-22 코니카 미놀타 가부시키가이샤 이형 표시 장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966614B2 (ja) 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
KR100354904B1 (ko) * 1998-05-19 2002-12-26 삼성전자 주식회사 광시야각액정표시장치
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP4248835B2 (ja) * 2002-04-15 2009-04-02 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP2004053994A (ja) * 2002-07-22 2004-02-19 Ricoh Co Ltd 光偏向素子及び画像表示装置
CN100363826C (zh) * 2002-08-26 2008-01-23 中佛罗里达州大学研究基金会股份有限公司 高速、宽视角液晶显示器
US7995181B2 (en) * 2002-08-26 2011-08-09 University Of Central Florida Research Foundation, Inc. High speed and wide viewing angle liquid crystal displays
KR100920344B1 (ko) 2002-12-03 2009-10-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 표시판
US7488430B2 (en) * 2003-03-24 2009-02-10 Lg Display Co., Ltd. Method of fabricating in-plane switching mode LCD
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
TWI307419B (en) * 2004-12-27 2009-03-11 Au Optronics Corp Method of preparing reflective substrate and liquid crystal display device comprising the reflective substrate preparing by the same
KR101156510B1 (ko) * 2004-12-30 2012-06-18 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR101122002B1 (ko) * 2004-12-31 2012-02-29 엘지디스플레이 주식회사 액정 표시 패널 및 그 구동 방법
US7697093B2 (en) * 2006-08-08 2010-04-13 Au Optronics Corp. Array panel
EP2140304B1 (en) 2007-04-17 2011-08-31 Koninklijke Philips Electronics N.V. Beam-shaping device
JP2011149967A (ja) * 2008-05-12 2011-08-04 Sharp Corp 液晶表示装置
JP5178831B2 (ja) * 2008-06-27 2013-04-10 シャープ株式会社 液晶表示装置
BRPI0920697A2 (pt) * 2008-10-14 2019-09-24 Sharp Kk dispositivo de exibição de cristal líquido
TWI405175B (zh) * 2009-02-27 2013-08-11 Au Optronics Corp 液晶子畫素的驅動方法
TWI403810B (zh) * 2009-11-06 2013-08-01 Innolux Corp 垂直配向型液晶顯示裝置
US20130293817A1 (en) * 2010-08-02 2013-11-07 Sharp Kabushiki Kaisha Liquid crystal display device
JP5564473B2 (ja) * 2011-08-05 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
JP2014112195A (ja) * 2012-10-31 2014-06-19 Japan Display Inc 液晶表示装置
KR102184447B1 (ko) * 2014-04-10 2020-12-01 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법
CN105807860A (zh) * 2016-03-21 2016-07-27 联想(北京)有限公司 一种电子设备的安全皮套及安全防护方法
CN109509458B (zh) * 2019-01-15 2021-08-03 深圳禾苗通信科技有限公司 一种消除lcd显示屏残影的驱动方法、lcd显示屏及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360356B1 (ko) 1994-06-24 2003-02-17 가부시끼가이샤 히다치 세이사꾸쇼 액티브매트릭스형액정표시장치
JPH08220518A (ja) * 1995-02-15 1996-08-30 Hitachi Ltd 液晶表示装置及びその製造方法
KR100235592B1 (ko) * 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
JP3016223B2 (ja) * 1997-03-11 2000-03-06 多摩岡産業株式会社 メガネ用ノーズパッド及びその製造方法
JP3780082B2 (ja) 1997-12-05 2006-05-31 株式会社日立製作所 アクティブマトリクス型液晶表示装置
KR100646776B1 (ko) * 1997-10-27 2007-06-07 삼성전자주식회사 액정표시장치의제조방법
TW451099B (en) * 1998-01-23 2001-08-21 Hitachi Ltd Liquid crystal display device
KR100304915B1 (ko) * 1998-04-09 2001-09-24 구본준, 론 위라하디락사 복합전계방식 액정표시소자
KR100293809B1 (ko) * 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
KR100487424B1 (ko) * 1998-07-09 2005-08-29 엘지.필립스 엘시디 주식회사 복합전계방식액정표시소자및그제조방법
TWI251697B (en) 1999-05-26 2006-03-21 Matsushita Electric Ind Co Ltd Liquid crystal display element and producing method thereof
KR100433596B1 (ko) * 1999-10-21 2004-05-31 마쯔시다덴기산교 가부시키가이샤 액정표시장치
KR100380222B1 (ko) * 2000-10-13 2003-04-16 엘지.필립스 엘시디 주식회사 수평 전계 방식 액정 표시 장치용 어레이 기판
JP2004109794A (ja) * 2002-09-20 2004-04-08 Hitachi Displays Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123306B2 (en) 2011-01-14 2015-09-01 Samsung Display Co., Ltd. Gamma voltage generating device, LCD device, and method of driving the LCD device
WO2013018965A1 (ko) * 2011-08-02 2013-02-07 부산대학교 산학협력단 수평 스위칭 모드 액정 표시 장치
KR20180069015A (ko) * 2015-12-16 2018-06-22 코니카 미놀타 가부시키가이샤 이형 표시 장치

Also Published As

Publication number Publication date
JP2002139735A (ja) 2002-05-17
US7095473B2 (en) 2006-08-22
US20070008476A1 (en) 2007-01-11
TW583480B (en) 2004-04-11
US20060103801A1 (en) 2006-05-18
US6819384B2 (en) 2004-11-16
US7136131B2 (en) 2006-11-14
US20020051109A1 (en) 2002-05-02
US7397454B2 (en) 2008-07-08
US20040141134A1 (en) 2004-07-22
JP4368515B2 (ja) 2009-11-18
KR100739846B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
KR100739846B1 (ko) 액정표시패널
KR100870589B1 (ko) 액정 표시 장치
US6661491B2 (en) Liquid crystal display
KR100737882B1 (ko) 액정표시장치용 기판 및 그것을 구비한 액정표시장치 및 그구동방법
US8194201B2 (en) Display panel and liquid crystal display including the same
JP5540020B2 (ja) 液晶表示装置
KR100313726B1 (ko) 액티브 매트릭스형 액정 디스플레이 장치
JP2004038165A (ja) 液晶表示装置及びそれに用いられる薄膜トランジスタ基板
KR20070063127A (ko) 액정표시소자
KR101157975B1 (ko) 액정표시소자의 구동방법
US20110193769A1 (en) Liquid crystal display device
US7136132B2 (en) Liquid crystal display device and manufacturing method therefor
US8421726B2 (en) Liquid crystal display device, active matrix substrate, and electronic device
KR101327300B1 (ko) 어레이 기판 및 이를 갖는 표시패널
KR100566385B1 (ko) 액티브 매트릭스형 횡전계방식 액정표시장치
KR100690513B1 (ko) 액정 표시 장치
KR100925459B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP2006201594A (ja) 液晶表示装置
JP5222389B2 (ja) 液晶表示パネル
JP5037554B2 (ja) 液晶表示パネル
JP2012073640A (ja) 液晶表示パネル
JP2003177424A (ja) 液晶表示装置
KR20080045105A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee