KR100313726B1 - 액티브 매트릭스형 액정 디스플레이 장치 - Google Patents

액티브 매트릭스형 액정 디스플레이 장치 Download PDF

Info

Publication number
KR100313726B1
KR100313726B1 KR1019990030005A KR19990030005A KR100313726B1 KR 100313726 B1 KR100313726 B1 KR 100313726B1 KR 1019990030005 A KR1019990030005 A KR 1019990030005A KR 19990030005 A KR19990030005 A KR 19990030005A KR 100313726 B1 KR100313726 B1 KR 100313726B1
Authority
KR
South Korea
Prior art keywords
substrate
pixel electrode
liquid crystal
common electrode
insulating film
Prior art date
Application number
KR1019990030005A
Other languages
English (en)
Other versions
KR20000011930A (ko
Inventor
와따나베마꼬또
와따나베다까히꼬
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16568114&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100313726(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000011930A publication Critical patent/KR20000011930A/ko
Application granted granted Critical
Publication of KR100313726B1 publication Critical patent/KR100313726B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

개구비를 유지하면서, 우수한 표시의 균일성 및 신뢰도뿐만 아니라 적합한 유지 특성 및 감소된 피드스루 전압을 갖는 수평 전계 방식의 액티브 매트릭스형 액정 디스플레이 장치를 개시한다. 이 장치는 2 개의 대향하는 투명 절연성 기판 및 그 기판들 사이에 개재된 액정을 구비한다. 이 장치는, 제 1 기판 상에는, 상호 직교하는 복수의 주사선과 복수의 신호선, 그 주사선과 신호선의 각 교점 근방에 제공된 박막 트랜지스터, 그 주사선에 실질적으로 평행하게 연장되며 주사선 방향으로 연장된 복수의 빗살형 돌출부를 갖는 공통 전극, 기판을 법선 방향으로부터 볼 때 공통 전극의 인접한 빗살형 돌출부들 사이의 간격에 빗살형 돌출부에 실질적으로 평행하게 형성된 화소 전극, 그 공통 전극과 화소 전극을 분리시키는 층간 절연막, 및 화소 전극 상부에 보호 절연막이 끼워져 형성된 제 1 배향막을 더 구비한다. 제 2 기판 상에는, 기판을 법선 방향으로부터 볼 때, 공통 전극과 화소 전극의 빗살형 돌출부들 사이에 끼워진 기판의 영역에 배치된, 소정의 유전율을 갖는 유전체뿐만 아니라 화소 전극에 대향하는 영역에 개구가 제공된 블랙 매트릭스, 및 제 2 배향막이 제공된다.

Description

액티브 매트릭스형 액정 디스플레이 장치 {ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 수평 전계 구동 방식의 액티브 매트릭스형 액정 디스플레이 장치에 관한 것이다.
종래에, 일반적인 액정 디스플레이 장치는, 기판 표면에 수직인 방향으로 작용하는 전기장이 액정 분자의 디렉터 (분자축) 의 배향을 변화시킴으로써, 광투과율을 제어하여 패널 상에 영상의 표시를 달성하는 형태 (이하, 수직 전계 구동형이라 지칭함) 이었다. TN (Twisted Nematic) 모드는 수직 전계 구동형의 대표적인 모드이다.
그러나, 수직 전계 구동형 액정 디스플레이 장치에서는, 전기장 인가시에, 디렉터가 기판 표면에 대해 수직으로 배향된다. 그 결과, 굴절율이 시각 방향에 따라서 변화하여 시각에 대한 의존성이 커져, 이러한 유형의 디스플레이 장치는 광시야각을 요구하는 용도로는 부적합하다.
이를 해결하기 위해, 최근, 액정 분자의 디렉터를 기판 표면에 대해 평행하게 배향하고 기판 표면에 대해 평행한 방향으로 전기장을 작용시켜, 기판에 평행한 면내에서 디렉터를 회전시킴으로써, 광투과율을 제어하여 영상 표시를 달성하는 유형 (이하, 수평 전계 구동형이라 지칭함) 의 액정 디스플레이 장치에 대한 연구 개발이 진척되어 왔다. 수평 전계 구동형의 액정 디스플레이 장치는 시각 방향에 의존하는 굴절율의 변화가 현저하게 감소되므로, 고화질 화상과 광시야각을 갖는 표시 성능을 얻을 수 있다.
이하, 도 1 내지 도 9 를 참조하여, 종래 기술의 수평 전계 구동형의 액티브 매트릭스형 액정 디스플레이 장치를 설명하기로 한다.
도 1 을 참조하면, 외부 구동 회로에의 접속을 위한 주사선 (502), 신호선 (103), 공통 전극 (106), 스위칭 소자로 기능하는 박막 트랜지스터 (503), 및 화소 전극 (104) 을 구비한 디스플레이 화소가 도시되어 있다.
도 2 에 나타낸 바와 같이, TFT 측 유리 기판 (102) 상에는, 공통 전극 (106) 을 형성하고, 그 상부에 층간 절연막 (130) 이 끼워져, 신호선 (103) 및 화소 전극 (104) 을 형성한다. 이의 형성시, 화소 전극 (104) 과 공통 전극 (106) 은 교대로 배치한다. 이 전극들을 보호 절연막 (110) 으로 피복하고, 그 상부에, 액정 (107) 을 배향시키는데 요구되는 TFT 측 배향막 (120) 을 도포하여, 러빙 처리한다. 이런 방식으로, TFT 측 기판 (100) 을 형성한다.
대향측 유리 기판 (101) 상에는, 차광막 (203) 을 매트릭스 형태로 제공하고, 그 상부에, 색을 표시하는데 요구되는 색층 (142) 을 형성한다. 그 색층 (142) 상에, 대향측 기판의 표면을 평탄화하기 위한 평탄화막 (202) 을 추가로 제공하고, 그 상부에, 액정 (107) 을 배향시키는데 요구되는 대향측 배향막 (122) 을 도포하여 러빙 처리한다. 러빙 처리의 방향은 TFT 측 기판 (100) 의 방향과 반대이다. 이런 방식으로, 대향측 기판 (200) 을 형성한다.
TFT 측 기판 (100) 과 대향측 기판 (200) 사이에는, 액정 (107) 및 스페이서 (302) 가 채워진다. 양 기판간 간격은 스페이서 (302) 의 직경에 의해 결정된다. 마지막으로, 전기 패턴이 상부에 형성되지 않은 TFT 측 유리 기판 (102) 의 표면상에, 투과축이 러빙 방향에 직교하도록 TFT 측 편광판 (145) 을 부착한다. 또한, 전기 패턴이 상부에 형성되지 않은 대향측 유리 기판 (101) 의 표면 상에, 대향측 편광판 (143) 을 그 투과축이 TFT 측 편광판 (145) 의 투과축 방향에 직교하도록 부착한다. 상술한 공정에 의해, 액정 디스플레이 패널 (300) 을 완성한다.
그 후, 도 3 에 나타낸 바와 같이, 액정 디스플레이 패널 (300) 을 백라이트 (400) 상부에 설치하고, 구동 회로 (500) 에 접속한다.
다음으로, 도 4 및 도 5 를 참조하여, 액정 디스플레이 장치의 동작을 설명하기로 한다. 도 4 는 종래 기술의 액정 디스플레이 장치의 등가 회로를 나타낸 회로도인 반면, 도 5 는 주사선, 신호선과 공통 전극에 인가된 전압의 파형, 및 화소 전극 전압의 파형을 나타낸 그래프이다. 도 5 의 Vfd 는 피드스루 전압이라 지칭됨을 유의해야 한다. 공통 전극에 인가된 전압은 △V+ 및△V- 로 설정되며, 이는 영상 신호의 진폭이 중간톤 (halftone) 에 대응할 때에, 화소 전극 전압의 양과 음의 프레임의 진폭이 상호 동일함을 나타낸다.
단위 소자내 전하의 흐름 및 액정의 광 스위칭에 대하여 설명하기로 한다. 도 1 의 공통 전극 (106) 과 동일층에 제공되는 주사선 (502) 상의 ON/OFF 신호에 의해, 박막 트랜지스터 (503) 가 스위칭된다. 박막 트랜지스터 (503) 가 ON 일 때에, 전하는 신호선 (103) 으로부터 화소 전극 (104) 으로 흐른다. 도 5 를 참조하여 설명한 바와 같이, 항상, 일정한 직류 전압이 공통 전극 (106) 에 인가된다. 전기 회로적으로는, 도 4 에 나타낸 바와 같이, 화소 전극 (104) 및 공통 전극 (106) 은 액정 (107), TFT 측 유리 기판 (102) 및 층간 절연막 (130) 에 각각 걸쳐서, 커패시턴스 (CLC, CGL및 CSC) 를 형성한다.
그 후, 박막 트랜지스터 (503) 가 OFF 된 후에도, 전하는 커패시턴스에 의해 유지된다. 유지된 전하에 의해 화소 전극 (104) 과 공통 전극 (106) 간 전위차가 발생하고, 유리 기판에 평행한 수평 전계가 발생함으로써, 액정 (107) 의 디렉터가 회전되어, 액정 디스플레이 패널 (300) 에 대한 리타데이션 (retardation) 을 변화시킨다. 이 변화된 리타데이션이, 차광막 (203), 화소 전극 (104), 공통 전극 (106), 주사선 (502) 및 박막 트랜지스터 (503) 가 제공되지 않는 부분에서, 도 3 에 나타낸 백라이트 (400) 로부터 방출된 입사광의 패널 투과율을 변화시키게 된다. 도 6 은 공통 전극과 화소 전극간 전위차와 패널 투과율 사이의 관계를 나타낸 것이다.
상기 종래 기술의 액정 디스플레이 장치에는 후술되는 2 가지 문제점이 있다.
제 1 문제점은 전하 유지 시간이 감소됨에 따라서, 패널 투과율이 저하되고 불균일한 표시가 발생된다는 것이다. 그 이유는 이후, 설명하기로 한다.
특히, 상기 종래 기술의 액정 디스플레이 장치에서는, 박막 트랜지스터 (503) 가 OFF 될 때, 커패시턴스 (CLC, CGL및 CSC) 에 의해 유지된 전하가 완벽하게 유지되는 것이 바람직하나, 실제, 전하량은 전기 회로적으로 어떠한 시간 상수에 따라서 감쇄된다. 시간 상수 (τoff) 는 대략 하기 수학식 1,
로 표현된다. 여기서, Roff 는 OFF 시의 박막 트랜지스터 (503) 의 저항을 나타내고, CGS는 도 7 에 나타낸 박막 트랜지스터 (503) 의 게이트-소오스 커패시턴스를 나타낸다.
수평 전계 방식의 액정 디스플레이 장치에서, CLC및 CGL은 프린지 커패시턴스 (fringe capacitance) 이므로, 수직 전계 방식의 액정 디스플레이 장치에 비해 작다. Roff 는 박막 트랜지스터의 프로세스 한계에 의해 결정되는 일정한 값이고, CGS는 박막 트랜지스터의 크기에 의해 결정되는 값으로서, 이들 두 값 모두는 자유도 (flexibility) 가 낮다. 또한, CSC는 화소 전극 (104) 과 공통 전극 (106) 사이의 중첩부에 대응하므로, 중첩부의 면적 증가로 인해, 개구비가감소된다.
백라이트에 대한 광강도를 높게 설정할 경우, 도 7 에 나타낸 바와 같이, 박막 트랜지스터의 백채널 (back channel) 상의 광입사와 n-i-n 기생 저항부의 홀 형성으로 인해, 광누설 전류가 증가된다. 화소 전하의 누설은 공통 전극과 화소 전극간 전위차의 감소를 야기시켜, 도 6 의 곡선에 따른 패널 투과율을 저하시킨다. 또, 광누설 전류량이 박막 트랜지스터의 제조 편차에 의존하여 변화하므로, 표시 표면 상부의 광누설 전류의 편차로 인해, 불균일한 휘도가 발생하기 쉽다.
전하가 박막 트랜지스터를 통해 누설되는 경우 외에, 저항율이 낮은 액정 재료를 사용할 경우, 즉, 많은 이온들을 함유한 액정 재료를 사용할 경우, 액정내에 이온들은 화소 전극에 전하를 기입한 후 잠시 전기 이중층을 형성하므로 CLC를 외견상 증대시킨다. 박막 트랜지스터가 OFF 된 후에, 화소 전극에 유지된 전하는 일정하다고 간주될 수 있기 때문에, 이의 감소는 화소 전극과 공통 전극간에 전압 강하를 야기시킨다. 이 전압 강하는 화소 커패시턴스비 (pixel capacitance ratio) 라 지칭하는 하기 패러미터 (x) 에
대략 비례한다.
CSC를 충분히 높게 설정할 수 없는 경우에, 이 모델에서는 전압 강하가 증대될 것이 예상되며, 이 경우에도, 패널 투과율이 감소하게 된다.
이런 방식으로, 수평 전계 방식의 액티브 매트릭스형 액정 디스플레이 장치는, 개구비를 유지하면서 수직 전계 방식의 액티브 매트릭스형 액정 디스플레이 장치와 유사한 유지 특성을 얻기가 곤란하여, 패널 투과율의 감소와 불균일한 표시의 발생을 억제시키기 어렵다는 문제점을 야기한다.
제 2 문제점은 장기간 연속 사용 후에, 에나멜링 (enameling) 및 이미지 블롯칭 (image blotching) 이 발생하는 것이다. 그 이유는 이후, 설명하기로 한다.
좀더 자세하게 설명하면, 박막 트랜지스터의 피드스루 전압은 대략 수학식 3 으로 표현된다. 수평 전계 방식의 액정 디스플레이 장치에서는, 수학식 3 의 분모가 작기 때문에, Vfd 의 증가를 나타낸다. 또한, 전체 커패시턴스에서 CLC의 비율이 수직 전계 방식에 대한 비율보다 커진다. 이 때문에, 계조가 변화된다, 즉, CLC가 변화할 경우, Vfd 는 수직 전계 방식에 비해 크게 변화한다. 이 Vfd 의 증가는, 주사 신호 파형이 대형 패널 등에서 지연될 경우에, 표시부의 좌우 Vfd 에 있어서 차이가 발생함을 의미한다.
상술한 바와 같이, 표시 표면 상부의 공통 전극에 균일하고 일정한 직류 전압이 인가되므로, 상기 현상에 의해, 화소 전극과 공통 전극간 전압의 직류 성분의 면내 편차와 계조간 편차가 증가하게 된다. 이로 인해, 액정 재료에 인가한 직류 전압에 의해 야기된 재료의 열화로 인한 에나멜링과 이미지 블롯칭의 발생, 및 표시면내에서 액정에 인가한 유효 전압의 차이로 인한 표시면내의 불균일한 휘도 발생의 문제점이 발생하게 된다.
도 8 은 또 다른 종래 기술의 단위 화소를 나타낸 평면도이고, 도 9 는 도 8 의 선 b-b' 을 따라서 취한 단면도이다.
도 8 및 도 9 에 나타낸 단위 화소는 화소 전극 (104) 의 단부가 연장되어 공통 전극 (106) 과 중첩하는 것을 제외하면, 도 1 및 도 2 의 액티브 매트릭스형 액정 디스플레이 장치의 단위 화소와 유사하다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 주목적은 개구비를 유지하면서, 우수한 표시의 균일성 및 신뢰도뿐만 아니라 적합한 유지 특성 및 감소된 피드스루 전압을 제공하는 액티브 매트릭스형 액정 디스플레이 장치를 제공하는 것이다.
본 발명에 따른 액티브 매트릭스형 액정 디스플레이 장치는, 2 개의 대향하는 투명 절연성 기판 및 그 대향하는 기판 사이에 개재된 액정을 갖는다. 제 1 기판 상에는, 상호 직교하는 복수의 주사선과 복수의 신호선, 박막 트랜지스터, 공통 전극, 화소 전극 및 제 1 배향막이 제공된다.
박막 트랜지스터는 주사선과 신호선의 각 교점 근방에 형성된다. 공통 전극은 실질적으로 주사선에 평행하게 연장되고, 각각은 주사선 방향으로 연장된 복수의 빗살형 돌출부를 갖는다. 기판을 법선 방향으로부터 볼 때, 화소 전극은 공통 전극의 인접한 빗살형 돌출부간 간격에서, 빗살형 돌출부에 실질적으로 평행하게 형성되고, 화소 전극의 일부는 층간 절연막이 끼워져, 공통 전극에 대향한다. 제 1 배향막은 공통 전극 상부에 보호 절연막이 끼워져 형성된다.
제 2 기판 상에는, 화소 전극에 대향하는 영역의 개구가 제공된 블랙 매트릭스와 제 2 배향막이 제공된다.
화소 전극과 공통 전극 사이에 인가된 전압을 갖는 액정층에 실질적으로 평행한 전기장을 발생시켜, 액정을 제어한다.
본 발명에 따른 액티브 매트릭스형 액정 디스플레이 장치는, 층간 절연막이 균일한 두께를 갖고 평탄한 구조로 된 경우에 발생되는 축적 커패시턴스보다 더 큰, 화소 전극과 공통 전극간 축적 커패시턴스를 얻기 위한 축적 커패시턴스 증대 수단을 더 구비한다.
또, 본 발명에서, 축적 커패시턴스 증대 수단은 다음 구조중 적어도 하나 이상으로 이루어질 수 있다.
(1) 기판을 법선 방향으로부터 볼 때, 공통 전극의 빗살형 돌출부와 화소 전극 사이에 끼워진 제 1 기판 영역에 소정의 유전율을 갖는 유전체를 배치한 구조;
(2) 기판을 법선 방향으로부터 볼 때, 공통 전극과 화소 전극이 중첩하는제 1 기판의 상부 표면 영역의 적어도 일부분에, 리세스를 형성하고, 그 리세스의 벽면 상의 공통 전극과 화소 전극 사이에 층간 절연막이 끼워진 구조;
(3) 공통 전극과 화소 전극이 중첩하는 적어도 일부 영역에서, 공통 전극과 화소 전극 사이에 개재된 층간 절연막을 그외 영역보다 얇게 형성한 구조; 및
(4) 공통 전극과 화소 전극 사이에 개재된 층간 절연막을, 공통 전극과 화소 전극이 중첩하는 적어도 일부 영역에서, 소정의 유전율을 갖는 유전체로 형성한 구조.
또한, 본 발명에서, 층간 절연막이나 소정의 유전율을 갖는 유전체는, 제 1 기판과 그 제 1 기판 상에 형성된 절연막들보다 더 큰 유전율을 갖는 투명한 유전체로 형성할 수 있으며, 바람직하기로는, 티타늄 산화물로 형성할 수도 있다.
본 발명의 바람직한 실시예의 예들을 도시한 첨부 도면을 참조한 다음의 설명으로부터, 이하 본 발명의 상기 및 그외 목적, 특징과 장점을 명확하게 이해하기로 한다.
도 1 은 종래 기술의 액정 디스플레이 장치의 단위 화소를 나타낸 평면도.
도 2 는 종래 기술의 액정 디스플레이 장치의 단위 화소를 나타낸 단면도.
도 3 은 종래 기술의 투과형 액정 디스플레이 장치의 구성을 나타낸 개략도.
도 4 는 종래 기술의 수평 전계 방식 액정 디스플레이 패널의 등가 회로를 나타낸 회로도.
도 5 는 종래 기술의 액티브 매트릭스형 액정 디스플레이 장치의 신호 파형을 나타낸 타이밍도.
도 6 은 종래 기술의 액정 디스플레이 장치의 전압-휘도 특성을 나타낸 그래프.
도 7 은 종래 기술의 역스태거드형 박막 트랜지스터의 구조를 나타낸 단면도.
도 8 은 종래 기술의 다른 단위 화소를 나타낸 평면도.
도 9 는 종래 기술의 다른 단위 화소를 나타낸 단면도.
도 10 은 본 발명의 제 1 실시예에 따른 액정 디스플레이 장치의 단위 화소를 나타낸 평면도.
도 11 은 도 10 의 선 c-c' 를 따라서 취하여, 액정 디스플레이 장치의 단위 화소를 나타낸 단면도.
도 12 는 본 발명의 제 1 실시예에 따른 액정 디스플레이 장치의 유지 특성을 나타낸 그래프.
도 13 은 본 발명의 제 1 실시예에 따른 액정 디스플레이 장치의 표시면내의 피드스루 전압 분포를 나타낸 그래프.
도 14 는 본 발명의 제 1 실시예에 따른 액정 디스플레이 장치의 신호 전압 진폭에 대한 피드스루 전압의 의존성을 나타낸 그래프.
도 15 는 본 발명의 제 2 실시예에 따른 액정 디스플레이 장치의 단위 화소를 나타낸 평면도.
도 16 은 도 15 의 선 d-d' 를 따라서 취하여, 액정 디스플레이 장치의 단위 화소를 나타낸 단면도.
도 17 은 본 발명의 제 3 실시예에 따른 액정 디스플레이 장치의 단위 화소를 나타낸 평면도.
도 18 은 도 17 의 선 d-d' 를 따라서 취하여, 액정 디스플레이 장치의 단위 화소를 나타낸 단면도.
도 19 는 본 발명의 제 4 실시예에 따른 액정 디스플레이 장치의 단위 화소를 나타낸 평면도.
도 20 은 도 19 의 선 d-d' 를 따라서 취하여, 액정 디스플레이 장치의 단위 화소를 나타낸 단면도.
※도면의 주요 부분에 대한 부호의 설명※
103 : 신호선
104 : 화소 전극
106 : 공통 전극
230 : 고유전율 절연막
502 : 주사선
503 : 박막 트랜지스터
본 발명에 따른 액티브 매트릭스형 액정 디스플레이 장치의 제 1 실시예를, 도 10 을 참조하여, 설명하기로 한다.
본 발명에 따른 액티브 매트릭스형 액정 디스플레이 장치는 수평 전계 방식을 사용하며, 2 개의 대향하는 투명 절연성 기판을 구비한다.
제 1 기판에는, 상호 직교하는 복수의 주사선 (502) 과 복수의 신호선 (103), 박막 트랜지스터 (503), 공통 전극 (106), 화소 전극 (104), 공통 전극(106) 과 화소 전극 (104) 을 분리시키는 층간 절연막 (130), 그 상부에, 보호 절연막 (110) 이 끼워져 형성된 제 1 배향막 (도시하지 않음) 이 제공된다. 박막 트랜지스터 (503) 는 주사선 (502) 과 신호선 (103) 의 각 교점 근방에 형성된다. 공통 전극 (106) 은 주사선 (502) 에 평행하게 연장되고, 복수의 빗살형 돌출부를 갖는다. 화소 전극 (104) 은 공통 전극 (106) 의 인접한 빗살형 돌출부 사이의 간격에 형성된다.
종래 기술에 대한 도 2 에서 설명한 바와 같이, 제 2 기판에는, 화소 전극에 대향하는 영역에 개구를 갖는 블랙 매트릭스를 형성하는 차광막, 평탄화막 및 제 2 배향막이 제공된다.
또한, 기판에 대해 수직 방향으로부터 볼 때, 본 발명에 따른 수평 전계 방식의 액티브 매트릭스형 액정 디스플레이 장치에는, 공통 전극 (106) 의 빗살형 돌출부와 화소 전극 (104) 사이에 있는 TFT 측 유리 기판 (제 1 기판) 의 영역에, 소정의 유전율을 갖는 투명 유전체로 이루어진 고유전율 절연막 (230) 이 제공된다.
도 10 내지 도 14 를 참조하여, 본 발명의 제 1 실시예를 더 상세하게 설명하기로 한다.
도 11 을 참조하면, 공통 전극 (106) 과 화소 전극 (104) 사이에 있는 TFT 측 유리 기판 (100) 의 영역을 에칭시켜 홈을 형성한다. 그 후, 그 홈에 비유전율이 높은 투명 유전체막, 예를 들어, 티타늄 산화물 (TiO2, 비유전율 ε85) 을 증착한다. 이 절연막을 고유전율 절연막 (230) 이라 지칭한다. 하층 배선 (주사선 (502), 공통 전극 (106)) 과 상층 배선 (신호선 (103)) 사이에 동일한 크로스 커패시턴스를 얻고 종래 기술에서와 동일한 박막 트랜지스터의 전기적 특성을 얻기 위해, 박막 트랜지스터의 게이트 절연막용으로, 층간 절연막 (130) 을 종래 기술과 유사하게 증착한다. 그외 제조 공정 및 구성은 종래 기술과 유사하다.
상술한 바와 같이 형성된 액정 디스플레이 장치에서는, 도 10 에 나타낸 바와 같이, 개구비는 감소되지 않고, 신호선 (103) 으로부터 화소 전극 (104) 으로 박막 트랜지스터 (503) 를 통해 흐르는 전하가 화소 전극 (104), 공통 전극 (106) 및 절연층으로 이루어진 축적 커패시턴스에 유지된다. 이 축적 커패시턴스는 홈에 형성된 고유전율 절연막 (230) 으로 인해, 종래 기술에 비해서 증가된다. 그 결과, 종래 기술에서 설명한 메카니즘에 따라서, 유지 특성이 향상되고 피드스루 전압이 감소하게 된다.
상기 제 1 실시예의 효과를, 도 12 내지 도 14 를 참조하여, 설명하기로 한다. 도 12 는 1 프레임 시간, 즉, 유지 시간이 변화할 때의 패널 투과율을 측정한 결과를 나타낸 그래프이다. 도 13 은 표시면내의 피드스루 전압 변화를 나타낸 그래프이다. 도 14 는 피드스루 전압의 신호 전압에 대한 의존성을 나타낸 그래프이다. 도 12 는 박막 트랜지스터가 항상 ON 일 때, 패널 투과율이 100 % 임을 가정한 결과를 나타낸 것이다.
도 12 에 나타낸 바와 같이, 이 실시예에서는 유지 시간이 더 길어져도, 종래 기술에 비해, 휘도가 거의 감소되지 않음을 알 수 있다. 또, 도 13 및도 14 에 나타낸 바와 같이, 피드스루 전압은 표시면내의 변화량과 각종 신호 전압에 대한 변화량이 종래 기술에서의 변화량보다 적음을 나타낸다. 즉, 이 실시예에서는, 표시면내의 모든 위치에서 그리고 전체 계조에 대해, 화소 전극 (104) 과 공통 전극 (106) 간 직류 전압 성분을 무시할 수 있다. 이 때문에, 이 실시예는 표시면내의 휘도 불균일성과 같은 초기 디스플레이 특성의 문제와 불균일한 표시나 이미지 블롯칭과 같은 신뢰도의 문제를 제거할 수 있다. 또한, 이 실시예에서는, 개구비가 감소되지 않으므로, 액정 디스플레이 장치의 휘도가 감소되지 않는다.
상술한 바와 같이, 본 발명의 제 1 실시예에서는, TFT 측 유리 기판 (100) 상의 비유전율이 높은 투명 유전체의 형성에 의해, 화소 전극 (104) 및 공통 전극 (106) 으로 이루어진 축적 커패시턴스를 증가시킬 수 있다. 따라서, 유지 특성이 적합하고 피드스루 전압이 낮은 액정 디스플레이 패널을 얻을 수 있게 된다. 또한, 이 실시예는, 종래 개구비를 유지하면서, 액티브 매트릭스형 액정 디스플레이 장치에 우수한 표시의 균일성 및 신뢰도를 제공할 수 있다.
계속하여, 본 발명의 제 2 실시예를, 도 15 및 도 16 을 참조하여, 설명한다.
제 2 실시예에서는, 상기 제 1 실시예와는 달리, 화소 전극 (104) 은 공통 전극 (106) 과 중첩하도록 연장된 단부를 갖는다. 층간 절연막 (130) 을 형성할 때에, TFT 측 유리 기판 (100) 에 대하여 법선 방향으로부터 볼 경우에, 슬릿은 화소 전극 (104) 과 공통 전극 (106) 간 중첩부 내측의 층간 절연막 (130) 에만들어진다. 또, 박막 트랜지스터 (503) 용 반도체막의 증착과 동시에, 패터닝을 실시하여, 슬릿 부분에 반도체막 (504) 을 잔존시킨다. 그외 구성은 상기 제 1 실시예와 유사하다.
제 2 실시예에서, 화소 전극 (104) 과 공통 전극 (106) 사이의 비교적 높은 유전율 (유전율 ε12) 을 갖는 a-Si 의 형성에 의해, 종래 기술에 비해서, 축적 커패시턴스를 증가시킬 수 있다. a-Si 는, TFT 측 기판의 패터닝시에, 종래 기술과 동일한 횟수의 노광에 의해 제조할 수 있다. 이는 높은 휘도와 우수한 표시의 균일성 및 신뢰도를 갖는 액티브 매트릭스형 액정 디스플레이 장치뿐만 아니라, 개구비, 적합한 유지 특성 및 낮은 피드스루 전압의 감소가 현저하지 않은 액정 패널을 가능하게 한다.
이 실시예에서는, 층간 절연막 (130) 의 슬릿 부분에, 반도체막 (504) 을 형성하지만, 본 발명은 상기 구조에 한정되지는 않는다. 반도체막 (504) 대신에, 상기 제 1 실시예와 유사하게 비유전율을 갖는 투명 유전체를 형성할 수도 있다.
다음으로, 본 발명의 제 3 실시예를, 도 17 및 도 18 을 참조하여, 설명하기로 한다.
상기 제 2 실시예와는 달리, 이 실시예는, 공통 전극 (106) 을 형성하기 전에, 화소 전극 (104) 과 공통 전극 (106) 간 중첩부 하부의 TFT 측 유리 기판 (100) 의 일부분에, 슬릿 형상의 홈 (505) 을 에칭에 의해 형성하는 것을 특징으로 한다. 그외 공정은 종래 기술의 공정과 유사하다.
이 실시예에서는, 상기 구조에 의해, 화소 전극 (104), 층간 절연막 (130) 및 공통 전극 (106) 을 도 18 에 나타낸 바와 같이, 홈 (505) 의 벽면 상에 형성할 수 있다. 이에 의해, 화소 전극 (104) 과 공통 전극 (106) 사이의 중첩부 면적을 증가시킴으로써, 화소 전극 (104) 과 공통 전극 (106) 으로 이루어지는 유지 커패시턴스를 증가시킬 수 있다. 따라서, 상기 제 1 실시예와 유사한 효과를 얻을 수 있게 된다.
이 실시예에서는, 화소 전극 (104) 과 공통 전극 (106) 간 중첩부 하부의 TFT 측 유리 기판 (100) 의 일부분에, 슬릿 형상의 홈 (505) 을 형성하고 있으나, 본 발명은 상기 구조에 한정되지는 않는다. 대신, 본 발명은, 화소 전극 (104) 과 공통 전극 (106) 간 중첩부의 면적이 증가하도록, TFT 측 유리 기판 (100) 에 요철을 갖는 구조를 이용할 수도 있다.
다음으로, 본 발명의 제 4 실시예를, 도 19 및 도 20 을 참조하여, 설명한다.
이 실시예에서는, 도 20 에 나타낸 바와 같이, 에칭 레이트 비율이 큰 2 종류의 막, 즉, 제 1 층간 절연막 (601) 과 제 2 층간 절연막 (602) 을 적층시켜, 층간 절연막으로서 기능하게 한다. 화소 전극 (104) 과 공통 전극 (106) 간 중첩부에서는, 제 2 층간 절연막 (602) 만을 에칭시켜 다른 영역보다 얇은 층간 절연막을 형성한다.
상기 구조는 화소 전극 (104) 과 공통 전극 (106) 간 중첩부의 층간 절연막의 막두께를 종래 기술에 비해 감소시킴으로써, 화소 전극 (104) 과 공통 전극(106) 으로 이루어진 유지 커패시턴스를 증가시켜, 상기 제 1 실시예와 동일한 효과를 얻을 수 있다.
이 실시예에서, 층간 절연막은 에칭 레이트가 서로 다른 제 1 층간 절연막 (601) 과 제 2 층간 절연막 (602) 으로 형성된 2 층 구조를 갖고 있으나, 본 발명이 상기 구조에 한정되지는 않는다. 대신, 화소 전극 (104) 과 공통 전극 (106) 간 중첩부의 층간 절연막의 막두께를 감소시킬 수만 있다면, 어떠한 구조도 이용할 수 있으며, 예를 들면, 3 층 이상의 적층 구조를 이용할 수도 있다.
상술한 바와 같이, 본 발명에 따르면, 화소 전극에 기입된 전하의 유지 특성을 향상시키고, 개구비의 현저한 감소 없이 피드스루 전압을 감소시킬 수 있어, 디스플레이 특성 및 신뢰도를 향상시키는 효과가 있다.
이의 이유는 상기 방식들중 어떠한 것 또는 이 방식들의 결합을 이용하여, 공통 전극, 화소 전극 및 절연층을 형성함으로써, 액정의 유전율에 의존하지 않는 축적 커패시턴스를 증가시킬 수 있다는데 있다.
이상, 본 발명의 특징 및 장점을 설명하였지만, 이의 설명은 단지 예시적인 것으로서, 본 발명은 첨부된 청구범위의 범주내에서, 일부 배열을 변경할 수 있는 것으로 이해하여야 한다.
이상 설명한 바와 같이, 본 발명에 따르면, 개구비를 유지하면서, 우수한 표시의 균일성 및 신뢰도뿐만 아니라 적합한 유지 특성과 감소된 피드스루 전압을 제공하는 액티브 매트릭스형 액정 디스플레이 장치를 얻을 수 있다.

Claims (16)

  1. 2 개의 대향하는 투명 절연성 기판 및 그 사이에 개재된 액정을 구비하되,
    상기 기판 중 제 1 기판 상에 모두 배치된 화소 전극과 공통 전극 사이에 전압을 인가하여, 액정층에 실질적으로 평행한 전기장을 발생시킴으로써, 상기 액정을 제어하는 액티브 매트릭스형 액정 디스플레이 장치로서,
    상기 제 1 기판 상에는:
    상호 직교하는 복수의 주사선과 복수의 신호선;
    주사선과 신호선의 각 교점 근방에 제공된 박막 트랜지스터;
    상기 주사선에 실질적으로 평행하게 연장되며, 상기 주사선 방향으로 연장된 복수의 빗살형 돌출부를 갖는 공통 전극;
    상기 기판을 법선 방향으로부터 볼 때, 상기 공통 전극의 인접한 빗살형 돌출부들 사이의 간격에, 상기 빗살형 돌출부에 실질적으로 평행하게 형성된 화소 전극으로서, 상기 각 화소 전극의 적어도 일부분은 층간 절연막이 끼워져 공통 전극에 대향하는 화소 전극;
    상기 공통 전극과 상기 화소 전극 사이에 배치된 층간 절연막; 및
    상기 화소 전극 상부에 보호 절연막이 끼워져 형성된 제 1 배향막을 더 구비하고,
    상기 제 2 기판 상에는:
    각각의 상기 화소 전극에 대향하는 영역에 개구가 제공된 블랙 매트릭스;및
    제 2 배향막을 더 구비하며,
    상기 층간 절연막이 균일한 두께와 평탄한 구조체인 경우에 생성되는 축적 커패시턴스보다 더욱 큰, 상기 화소 전극과 상기 공통 전극간의 축적 커패시턴스를 얻기 위한 축적 커패시턴스 증대 수단을 더 구비하는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 축적 커패시턴스 증대 수단은, 상기 기판을 법선 방향으로부터 볼 때, 상기 공통 전극의 빗살형 돌출부와 상기 화소 전극간의 상기 제 1 기판 영역에 제공되는, 소정의 유전율을 갖는 유전체인 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 기판을 법선 방향으로부터 볼 때, 상기 공통 전극과 상기 화소 전극이 중첩되는 상기 제 1 기판의 상부 표면의 적어도 일부분에 리세스를 형성하고, 상기 축적 커패시턴스 증대 수단은 상기 리세스의 벽면 상의 상기 공통 전극과 상기 화소 전극 사이에 개재된 층간 절연막인 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 축적 커패시턴스 증대 수단은, 상기 기판을 법선 방향으로부터 볼 때, 공통 전극과 화소 전극이 중첩하는 영역의 적어도 일부분에 얇게 형성된, 상기 공통 전극과 상기 화소 전극을 분리시키는 층간 절연막인 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 축적 커패시턴스 증대 수단은, 상기 기판을 법선 방향으로부터 볼 때, 공통 전극과 화소 전극이 중첩하는 영역의 적어도 일부분에 소정의 유전율을 갖는 유전체로 형성된, 상기 공통 전극과 상기 화소 전극을 분리시키는 층간 절연막인 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  6. 제 2 항에 있어서,
    상기 층간 절연막은 상기 보호 절연막과 상기 제 1 기판 중의 어느 하나보다 높은 유전율을 갖는 투명 유전체로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  7. 제 3 항에 있어서,
    상기 층간 절연막은 상기 보호 절연막과 상기 제 1 기판 중의 어느 하나보다 높은 유전율을 갖는 투명 유전체로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  8. 제 4 항에 있어서,
    상기 층간 절연막은 상기 보호 절연막과 상기 제 1 기판 중의 어느 하나보다 높은 유전율을 갖는 투명 유전체로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  9. 제 4 항에 있어서,
    상기 층간 절연막은 2 층 이상의 구조로서, 상기 층중 하나 이상의 층을 제거함으로써, 그 이외의 영역보다 얇게 형성된 2 층 이상의 구조인 것을 특징으로 액티브 매트릭스형 액정 디스플레이 장치.
  10. 제 5 항에 있어서,
    소정의 유전율을 갖는 유전체는 상기 층간 절연막, 상기 보호 절연막 및 상기 제 1 기판보다 더 큰 유전율을 갖는 투명 유전체로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  11. 제 6 항에 있어서,
    상기 투명 유전체는 티타늄 산화물로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  12. 제 7 항에 있어서,
    상기 투명 유전체는 티타늄 산화물로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  13. 제 8 항에 있어서,
    상기 투명 유전체는 티타늄 산화물로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  14. 제 10 항에 있어서,
    상기 투명 유전체는 티타늄 산화물로 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  15. 제 10 항에 있어서,
    상기 투명 유전체는 상기 박막 트랜지스터를 형성하기 위한 반도체층으로부터 형성되는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
  16. 제 1 항에 있어서,
    상기 축적 커패시턴스 증대 수단은 제 2 항 내지 제 5 항의 축적 커패시턴스 증대 수단 중에서 2 개 이상의 수단으로 이루어지는 것을 특징으로 하는 액티브 매트릭스형 액정 디스플레이 장치.
KR1019990030005A 1998-07-24 1999-07-23 액티브 매트릭스형 액정 디스플레이 장치 KR100313726B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-209148 1998-07-24
JP10209148A JP3127894B2 (ja) 1998-07-24 1998-07-24 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
KR20000011930A KR20000011930A (ko) 2000-02-25
KR100313726B1 true KR100313726B1 (ko) 2001-11-26

Family

ID=16568114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030005A KR100313726B1 (ko) 1998-07-24 1999-07-23 액티브 매트릭스형 액정 디스플레이 장치

Country Status (6)

Country Link
US (1) US6404474B1 (ko)
JP (1) JP3127894B2 (ko)
KR (1) KR100313726B1 (ko)
CN (1) CN1103062C (ko)
NL (1) NL1012470C2 (ko)
TW (1) TW557384B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336900B1 (ko) * 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치
KR100492325B1 (ko) * 1999-12-31 2005-05-31 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
CN1180302C (zh) * 2000-04-24 2004-12-15 松下电器产业株式会社 显示装置及其驱动方法
JP4986351B2 (ja) * 2000-09-06 2012-07-25 株式会社半導体エネルギー研究所 半導体装置
US6720577B2 (en) 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4401551B2 (ja) * 2000-09-21 2010-01-20 エーユー オプトロニクス コーポレイション 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
US6801267B2 (en) * 2000-11-10 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100835975B1 (ko) * 2001-12-28 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
US7072012B2 (en) * 2003-05-12 2006-07-04 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including data line divided into first and second branch lines and method of fabricating the same
CN1324384C (zh) * 2003-06-02 2007-07-04 友达光电股份有限公司 液晶显示器及其内部的取样电路
JP4174428B2 (ja) * 2004-01-08 2008-10-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP4193792B2 (ja) * 2004-11-30 2008-12-10 エプソンイメージングデバイス株式会社 液晶表示パネル
CN100356261C (zh) * 2004-12-01 2007-12-19 鸿富锦精密工业（深圳）有限公司 液晶显示器
TWI263834B (en) 2005-04-29 2006-10-11 Au Optronics Corp Liquid crystal display panel
TWI290658B (en) 2006-10-16 2007-12-01 Au Optronics Corp Transflective liquid crystal display
CN100460970C (zh) * 2006-11-07 2009-02-11 友达光电股份有限公司 半穿透半反射显示器
JP5079448B2 (ja) * 2007-10-24 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶装置及びそれを備えた電子機器
CN101924122B (zh) * 2010-05-20 2012-07-18 昆山工研院新型平板显示技术中心有限公司 一种有源矩阵有机发光显示器及其制造方法
JP5775357B2 (ja) * 2010-05-21 2015-09-09 株式会社半導体エネルギー研究所 液晶表示装置
CN105589242B (zh) * 2012-04-12 2019-07-05 群康科技(深圳)有限公司 像素结构基板及应用其的液晶显示面板
TWI630445B (zh) * 2017-08-21 2018-07-21 友達光電股份有限公司 主動元件基板
JP2022024476A (ja) 2020-07-28 2022-02-09 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628072B2 (ja) * 1988-07-22 1997-07-09 株式会社日立製作所 液晶表示装置およびその製造方法
JPH0244317A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 補助容量を有する液晶表示装置
JP2870072B2 (ja) 1989-12-25 1999-03-10 カシオ計算機株式会社 液晶表示装置
JP3133140B2 (ja) * 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
JPH0667207A (ja) * 1992-08-20 1994-03-11 Seiko Epson Corp 液晶表示装置
JP3084981B2 (ja) 1992-11-20 2000-09-04 セイコーエプソン株式会社 液晶表示装置及びその製造方法
JPH0713196A (ja) 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
JP3214202B2 (ja) * 1993-11-24 2001-10-02 ソニー株式会社 表示素子基板用半導体装置
JPH07270821A (ja) 1994-03-28 1995-10-20 Sanyo Electric Co Ltd アクティブマトリックス方式ｔｆｔ−ｌｃｄおよびその製造方法
JP3294748B2 (ja) * 1995-12-04 2002-06-24 株式会社日立製作所 アクティブマトリックス型液晶表示パネル
KR100206929B1 (ko) 1996-08-06 1999-07-01 구본준 반도체 메모리 장치의 가변 지연 회로
JPH1073823A (ja) * 1996-09-02 1998-03-17 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
JP3602279B2 (ja) * 1996-11-04 2004-12-15 株式会社半導体エネルギー研究所 アクティブマトリクス型表示回路およびその作製方法
JP3019819B2 (ja) * 1997-10-09 2000-03-13 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその表示方法
JP3267224B2 (ja) * 1997-12-26 2002-03-18 日本電気株式会社 アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
KR20000011930A (ko) 2000-02-25
NL1012470C2 (nl) 2005-02-07
JP3127894B2 (ja) 2001-01-29
TW557384B (en) 2003-10-11
NL1012470A1 (nl) 2000-01-25
US6404474B1 (en) 2002-06-11
JP2000039626A (ja) 2000-02-08
CN1246639A (zh) 2000-03-08
CN1103062C (zh) 2003-03-12

Similar Documents

Publication Publication Date Title
KR100313726B1 (ko) 액티브 매트릭스형 액정 디스플레이 장치
KR100327613B1 (ko) 액정표시장치
US5610739A (en) Liquid crystal display unit with a plurality of subpixels
US20060012741A1 (en) Vertical alignment liquid crystal display device
US20070200990A1 (en) Liquid crystal display device
JPH06160878A (ja) 液晶表示装置
KR20020040544A (ko) 공통 전극 기판 및 그것을 구비한 액정 표시 장치
JP3264270B2 (ja) 液晶表示装置
KR100350598B1 (ko) 액티브 매트릭스형 액정 표시 장치
US20130069855A1 (en) Liquid crystal display device
KR100355403B1 (ko) 액정 표시 장치
KR100430376B1 (ko) 액정디스플레이
KR19980077802A (ko) 액정표시장치 및 그 제조방법
KR100623443B1 (ko) 멀티 도메인 액정 표시소자
US8325307B2 (en) Crystal display and electronic apparatus
KR19980072227A (ko) 액정표시소자
JP3658089B2 (ja) 液晶表示パネル及び液晶表示装置
JPH09230364A (ja) 液晶表示装置
KR20060114561A (ko) 횡전계형 액정 표시 장치
JP3441999B2 (ja) 液晶表示装置
JP2001255524A (ja) 液晶表示素子
JPH04362923A (ja) 液晶表示素子
KR100361333B1 (ko) 액정표시소자
JP3811695B2 (ja) 液晶表示装置
JP2002082350A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181012

Year of fee payment: 18

EXPY Expiration of term