KR20020031178A - 유전 기층 상의 전도성 패턴의 제조 방법 - Google Patents

유전 기층 상의 전도성 패턴의 제조 방법 Download PDF

Info

Publication number
KR20020031178A
KR20020031178A KR1020027003188A KR20027003188A KR20020031178A KR 20020031178 A KR20020031178 A KR 20020031178A KR 1020027003188 A KR1020027003188 A KR 1020027003188A KR 20027003188 A KR20027003188 A KR 20027003188A KR 20020031178 A KR20020031178 A KR 20020031178A
Authority
KR
South Korea
Prior art keywords
layer
protective layer
acid
metal film
solution
Prior art date
Application number
KR1020027003188A
Other languages
English (en)
Inventor
구게모스미카엘
콘레프란쯔
Original Assignee
그레고루 후렝크, 디터 베크베르트
아토테크 도이칠란드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그레고루 후렝크, 디터 베크베르트, 아토테크 도이칠란드 게엠베하 filed Critical 그레고루 후렝크, 디터 베크베르트
Publication of KR20020031178A publication Critical patent/KR20020031178A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Insulating Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명의 목적은 유전 기층 상에 전도성 패턴을 제조하는 것이다. 본 발명은 하기를 포함한다: a) 질소 함유 하나 이상의 화합물을 함유하는 용액으로 금속 층을 처리하여 형성한 보호 층으로 기층을 코팅하고, b) 그 다음, 금속 층이 노출되는 방식으로, 형성될 전도성 패턴에 해당하지 않는 구역에서 적어도 부분적으로 UV 조사에 의해 상기 보호 층을 박리하고, c) 노출된 금속 층을 에칭으로 제거한다. 초미세 전도성 패턴은 본 발명의 방법으로 재생성 방식으로 유전 기층 상에서 제조될 수 있다.

Description

유전 기층 상의 전도성 패턴의 제조 방법 {METHOD FOR PRODUCING A CONDUCTOR PATTERN ON A DIELECTRIC SUBSTRATE}
본 발명은 금속 필름, 바람직하게는 구리 층으로 피복된 유전(誘電) 기층 상에 전도성 패턴을 형성하는 방법에 관한 것이다.
전기 회로 캐리어 상에 전도성 패턴을 제조하기 위해 많은 상이한 방법이 과거에 제안되었다. 패널 플레이팅(panel plating)법에서, 무엇보다도 모든 면 상에 천공된 인쇄 회로 기판 재료를 둘러싸는 구리 층은 전도체 구조물에 필요한 두께로 제조된다. 그 다음, 제조될 전도체 구조물에 상응하는 인쇄 회로 기판의 외부 면의 구역은 레지스트 층으로 덮여있고, 이들 층은 차후의 에칭 공정 동안에 보존된다. 패턴 플레이팅법에서, 무엇보다도 얇은 구리 층은 인쇄 회로 기판 재료 상에 형성된다. 그 다음, 이것에 포토레지스트층을 적용하고, 형성될 전도체 구조물에 상응하는 이들 위치에서 광구조화하여 구리 층을 다시 노출한다. 노출된 구리 구역에 금속 필름을 적용한다. 그 다음, 포토레지스트 층을 제거하고 노출된 구리 층을 에칭한다. 금속 레지스트법을 사용하면, 금속 레지스트 층, 예를 들면 주석/납 층을 전기플레이팅 레지스트로서 적용한다.
이들 방법은 상당한 불리한 점이 있다. 특히, 100 ㎛ 미만의 구조 폭을 갖는 전도체 구조물을, 재생법으로 제조 조건 하에서 제조할 수 없다. 명백하게는,상기 목적을 달성하기 위한 시도는 없었다. 상기 종류의 회로는 일부 고가의 방법 및 초기 재료를 사용하여 성공적으로 제조되었다. 그러나, 상기 종류의 방법이 대량 생산에 고려되지 않는 것은 너무 고가이고 낭비스럽고/거나 아주 고가의 초기 제품을 필요로 하기 때문이다. 그러나, 이 방법은 50 ㎛ 미만의 전도체 트랙의 구조 폭을 갖는 회로를 제조하는데 적합하지 않다.
대안적인 에칭 레지스트 필름으로서, 이미다졸 또는 벤즈이미다졸 유도체로 부터 형성된 층이 제안되었다. 예를 들면, EP 0 178 864 A2 는 동(銅)도통홀 (through-hole) 도금 인쇄 회로 기판을 제조하는 방법을 개시하고 있는데, 이 방법은 하기로 이루어진다: 먼저 알칼리 용해성 레지스트로 구리 코팅물 상에 목적 회로 패턴을 형성하고, 노출된 위치에서 상기 기판은 알킬이미다졸 수용액과 접촉시켜서 에칭 레지스트 필름을 형성하고, 그 다음 기판을 건조시키고 알칼리성 에칭 용액으로 에칭하여 노출된 구리를 계속해서 제거한다.
EP 0 364 132 A1 은 흐려지지 않도록 하기 위해 보호 층을 형성하는데 적합한 용액을 에칭 레지스트로서 사용하는 것을 언급하고 있다. 이러한 종류의 용액은 구리 또는 아연 이온에 추가하여 C5-21알킬 사슬을 갖는 이미다졸 화합물을 함유한다.
EP 0 619 333 A2 는 전도체 구조물을 제조하는 방법을 개시하고 있는데, 상기 방법에서 질소 함유 화합물을 사용하여 에칭 레지스트 필름을 형성한다. 질소 함유 화합물로서, 3개 이상의 탄소 원자를 갖는 알킬 사슬로 치환된 화합물을사용하는데, 그 화합물의 예는 이미다졸, 벤즈이미다졸, 트리아졸 피롤, 피라졸, 옥사졸, 이속사졸, 티아졸, 벤조티아졸, 인돌, 아데닌, 퓨린, 퀴놀린, 피라진, 퀴나졸린, 구아닌, 크산틴, 히포크산틴, 인다졸, 크레아티닌, 페나진 및 쿠페론이다.전도체 구조물을 제조하기 위해, 먼저 음화를, 알칼리 용액에서 제거할 수 있는 표준 레지스트로 형성한 다음, 노출 구역에서 기판을 질소 화합물 함유 에칭 레지스트 필름으로 덮고, 그 후 네거티브 레지스트를 다시 제거한다. 그 다음, 전도체 구조물을 에칭으로 형성할 수 있다.
DE 43 39 019 A1 은 이미다졸 및/또는 벤즈이미다졸로부터 제조된 보호 층을 사용하는 또 다른 방법을 개시하고 있다. 이 경우에, 보호 층은, 다른 층이 천공의 가장자리까지 인쇄 회로 기판의 외부 사이드 상에 형성된 후, 천공 벽 상에서만 형성되는데, 상기 층은 보호 층의 형성을 방지한다. 감광성 래커를 이 외부층에 사용한다면, 전도체 구조물화는 광구조화에 의해 제조될 수 있다.
DE 37 32 249 A1 은 절연 기층 상에 이미지 이동으로 서브트랙티브/세미애디티브 기술로 3차원 인쇄 회로 기판의 제조 방법을 개시하고 있는데, 이 방법에서 구리 층으로 덮힌 기층은 무전해 방법으로 및/또는 전기 침착으로 침착될 수 있는 주석-금속 레지스트로 먼저 모든 면에 피복되고, 그 다음, 금속 레지스트는 어떤 마스크없이 레이저 조사로 선택적으로 조사되어 전도성 패턴이 네거티브로서 제조된다. 그 다음, 노출된 구리 구역은 에칭으로 제거될 수 있다.
DE 41 31 065 A1 은 인쇄 회로 기판의 제조 방법을 개시하고 있는데, 이 방법에서 금속 층 및 에칭 레지스트 필름은 전기 절연 기층에 연속하여 적용되고, 에칭 레지스트 필름은 차후의 전도체 트랙 패턴에 바로 인접한 구역에서 전자선으로 제거되고 금속 층의 노출 구역은, 금속 층의 전도체 트랙 패턴 및 아일랜드(island) 구역 (이는 에칭 피트에 의해 절연됨) 이 기층 상에 남아 있는 방식으로, 기층의 표면 아래에 떨어져서 에칭된다. 바람직하게는 에칭 레지스트 필름은 무전해 금속 침착에 의해 형성된다. 이에 대한 대안으로서, 유기 물질, 예를 들어 전착 페인트를 사용할 수 있다. 전자선을 생성하기 위해, 레이저, 특히 Nd-YAG 레이저를 사용하는 것이 바람직하다. 에칭 피트의 폭은 150 ㎛ 이다. 금속 필름의 에칭 동안에, 바람직하게는 각각 35 ㎛ 의 언더 에칭 (under-etching) 한 구리 층은 에칭 피트의 모서리에서 검출된다.
EP 0 757 885 B1 은 땜질성 및/또는 결합성 연결 구역을 갖는 금속 전도성 패턴을 전기 절연 기층 상에 형성하는 방법을 개시하고 있는데, 상기 방법에서 먼저 금속화가 기층에 적용된 다음, 유기성 전기플레이팅성 및 내에칭성 보호 층은 전기 디핑 배스에서 금속화에 침착되고; 그 후, 보호 층은 레이저 조사로 차후의 연결 구역에서 다시 제거된 다음, 내에칭성, 땜질성 및/또는 결합성 말단 표면은 금속화의 노출 구역 상에서 전착되고, 보호 층은 적어도 차후의 전도성 패턴에 직접 인접한 구역에서 레이저 조사로 제거되고, 마지막으로 금속화의 노출 구역은 기층의 표면에 다시 에칭된다. 이 경우에도, Nd-YAG 레이저는 조사원으로서 사용된다. 형성된 에칭 피트는 폭 150 ㎛ 를 갖는다.
공지된 방법은 아주 낭비스러워서 고가이거나, 구조 폭 50㎛ 이하, 특히 20㎛ 이하를 갖는 초미세 구조를 재생한 방식으로 제조할 수 있다는 것은 증명되지않는다. 유일한 공지된 가능성은 두께 5㎛ 이상인 구리 층을 갖는 재료로부터 진행하는 것이다. 그러나, 이러한 종류의 재료를 제조하는 것은 공정 기술 측면에서 아주 낭비적이고 고가이다. 두꺼운 구리 층을 갖는 표준 재료가 사용될 때, 전도체 구조물은 사소한 언더 에칭이 아니기 때문에 직사각형 단면을 갖지 않는 문제가 생겼고, 따라서, 기층 상의 유지 표면은 아주 작고 따라서 전도체 트랙의 목적 부착 강도는 달성될 수 없다.
따라서, 본 발명의 기초를 이루는 것은 공지된 방법의 불리한 점을 피하고, 특히 간단한 구조화가 대량 생산에서도 수행될 수 있는 수단에 의한 방법을 발견하는 문제인데, 구조화로 인해 구조 폭 50㎛ 이하, 특히 20㎛ 이하를 갖는 초미세 구조를 재생성 방식으로 제조할 수 있다. 더욱이, 마무리된 전도성 패턴의 또 다른 기공성 측면에서 공지된 방법에 존재하는 문제는 일어나지 않아야 한다. 전도체 트랙의 형상은 재생될 수 있어야 하고, 단면은 가능한한 직사각형에 가까워야 한다. 이러한 수단으로, 소위 "랜드리스 디자인 (landless design)"에서 고집적 회로를 제조하기 위한 홈에서 전도체 트랙괴 금속 필름 사이에 믿을 수 있는 접촉이 있다는 것을 보장하기 위한 것이다. "랜드리스 디자인"에서, 구리 고리는 다수의 전도체 트랙 평면의 전기적인 접속에 기여하기 위해 존재하는 홈 주위에 형성되지 않는다. 더욱이, 전도체 트랙은 홈의 벽의 금속화로 넓히지 않고 녹아든다.
이러한 문제는 청구항 1 에 따른 방법으로 해결된다. 본 발명의 바람직한 구현예는 종속하는 청구항에서 인용된다.
본 발명에 따른 방법으로 유전 기층 상에 전도성 패턴을 형성할 수 있다.
특히, 상기 방법은 마이크로전자공학용 고집적 회로 캐리어를 제조하기 위해 사용된다. 또한, 상기 방법은 당연히 장식 효과를 위해 플라스틱 재료 상에 다른 제품, 예를 들어 마이크로 반응기, 저장 매체, 태양 콜렉터 및 금속성 패턴의 제조에 사용될 수 있다.
본 발명에 따른 방법을 달성하기 위해, 금속 필름, 바람직하게는 구리 층으로 피복된 기층을 사용하고, 금속 필름은 본 발명의 구조에 따른 에칭으로 제거되어, 목적 전도성 패턴을 제조한다. 금속 필름을 구조화 하기 위해,
a) 질소 함유 하나 이상의 화합물을 함유하는 용액으로 금속 필름을 처리하여 형성한 보호 층으로 금속 필름으로 덮힌 기층을 코팅한다.
b) 그 다음, 금속 필름이 노출되는 방식으로, 형성될 전도성 패턴에 해당하지 않는 구역에서 적어도 부분적으로 UV 조사에 의해 상기 보호 층을 박리한다.
c) 노출된 금속 필름을 에칭으로 제거한다.
에너지 조사로서, 바람직하게는 레이저 조사를 사용하는 것은 이러한 조사가 초미세 구조를 제조할 수 있는 필요한 성질을 가지며 레이저 조사에서 충분한 고에너지 밀도는 보호 층을 박리하기 위해 달성되기 때문이다.
노출될 금속 층 구역에서 보호 층은 선택적으로 제거하기 위해, 바람직하게는 특히 펄스를 발생할 수 있는 엑시머 레이저를 사용한다. 이러한 조사원은 어떤 잔류물을 남기지 않고 유기 재료로 이루어진 얇은 보호 층을 박리 제거하는데 특히 적합하다. 원칙적으로 다른 유형의 레이저도 사용할 수 있다. 그러나, 이들 레이저 유형을 사용할 때, 보호 층이 어떤 잔류물을 남기지 않고 사용된다는 것을 보장 할 수 없다.
본 발명에 따른 방법으로, 전도체 트랙의 구조 폭 50㎛ 이하, 특히 20㎛ 이하를 갖는 전도성 패턴을 형성할 수 있다. 예를 들어, 베이스 폭 50㎛ 를 갖는 실제적으로 직사각형인 단면을 갖는 전도체 트랙을 형성할 수 있다. 전도체 트랙 단면의 형태는 실질적으로 사다리꼴에 상응하고, 유전체에 인접하는 전도체 트랙의 베이스 면적은 표면 보다 더 넓다는 것에 주의한다. 이러한 방식으로, 기층 상의 유전성 및 최적의 부착 강도에 대한 전도체 트랙의 큰 접촉 표면이 달성된다. 언더 에칭(under-etching)으로 알려진, 폭 약 20 ㎛ 및 높이 약 20 ㎛ 인 전도체 트랙을 갖는 전도체 트랙 모서리의 함침은 범위 2.5㎛ 이다. 이는 전도체 트랙의 각 모서리에서 베이스 표면이 전도체 트랙의 표면 아래에 인용된 거리에 의해 돌출된다는 것을 의미한다. 예를 들어 베이스 표면 폭 15㎛을 갖는 전도체 트랙이 제조된다면, 전도체 트랙의 표면의 폭은 약 11㎛ 이다.
전도체 트랙 폭은 재생성 방식으로 설정될 수 있다. 예를 들면, 실질적으로 일정한 구조 폭 약 20㎛ 또는 그 미만 (예를 들어 10㎛)를 갖는 전도체 트랙을 얻을 수 있다. 그러나, 폭의 변동은 약 ±1㎛ 이내이다. 이러한 수단으로 총 전기 회로의 전기적 무결성을 보장하고, 이는 예를 들어 회로의 재생성 임피던스가 보장된다는 것을 의미한다.
특히, DE 37 32 249 A1 에 개시된 방법으로 괸찰된 문제는, 본 발명에 따른 방법을 사용할 때, 일어나지 않는다. 노출된 구리 층의 차후의 에칭에서의 결점은 관찰되지 않았다. 가공될 회로의 모든 표면 구역 (이 구역에서 보호 층은 레이저 처리에 의해 제거됨) 은 잔류물이 남지 않고 문제없이 에칭될 수 있다. 한편, DE 37 32 249 A1 에 개시된 방법을 사용할 때, 레이저 박리 후에도 상당한 양의 주석이 사실상 이전에 주석이 없었던 구리 표면 구역에서 발견되어, 에칭 결과는 만족스럽지 못하다. 기본적으로 상기 방법은 최소 폭 약 120㎛를 갖는 전도체 트랙을 제조하는데 적합하다. 50㎛ 미만의 전도체 트랙의 구조 폭을 갖는 회로 캐리어를 상기 방법으로 제조할려고 시도한다면, 더 이상 재현할 수 있는 결과를 얻지 못한다. 전도체 트랙의 형상 및 폭은 아주 넓은 한도 이내에서 변동한다. 전도체 트랙 사이에서 틈은 부분적으로 서로 연결되거나 전도체 트랙에서의 파손이 관찰된다, 또한, 부분적으로, 전도체 패턴의 에칭 시의 홈과 같은 부식은, 구리 층이 에칭에 의해 제거된 후, 관찰되었다.
더욱이, 상기 방법으로 제조된 전도성 패턴은 차후의 공정, 예를 들어 솔더링 스탑 마스크 (soldering stop mask) 의 적용에서 및 니켈/금 층 조합이 말단 층으로서 침착되는 방법에서 문제를 일으킨다. 첫 번째 경우에, 마스크는 전도체 구조물에 충분히 부착하지 않고, 두 번째 경우에, 주석 층이 없는 구리 구조는 니켈/금 층을 형성하기 위해 완전하게 에칭될 수 없다. 더욱이 에칭 후 미세 구멍으로부터 주석 층을 쉽게 제거할 수 없다. 특히, 블라인드(blind) 구멍을 갖는 기층의 가공으로, 상당한 문제가 구멍으로부터 주석 층의 제거시에 일어난다. 더욱이, 폐수 기술의 견지에서 분명치 않은 고가의 에칭 용액이 주석 층을 제거하기 위해 사용되어야 한다.
DE 41 31 065 A1 및 EP 0 757 885 B1 에 기재된 방법을 사용할 때, 약 75㎛미만의 전도체 트랙의 폭을 갖는 회로 캐리어의 제조 시에 얻은 결과는 만족스럽지 못하다. 이 경우에, 전도체 트랙의 모서리는 정확히 한정되지 않아서, 폭 50㎛이하를 갖는 전도체 트랙을 제조하려는 계속적인 시도는 완전히 실패했다. 더욱이, 이 경우에, 유기 보호 층이 레이저 조사에 의해 박리될 때, 잔류물은 금속 표면 상에 남아 있어서 차후의 에칭에서 문제를 일으킨다는 것을 주목한다.
본 발명에 따른 방법으로, 어떤 문제없이 소위 "랜드리스 디자인"에서 회로 캐리어를 제조할 수 있다. 재생성 방식으로 형성된 전도체 트랙의 단면에 의해, 상기 기술의 실현화에 어떤 문제도 없다. 전도성 패턴에서의 홈과 같은 부식은 구리 층의 에칭 후에 관찰되지 않는다.
또한, 구리 층의 에칭 후에 보호 층의 제거 시에 문제는 없다. 이에 추가하여, 공지된 방법과는 반대로, 보호 층은 희석된 무기산으로 좁은 홈 및 블라인드 구멍으로부터 제거될 수 있다.
본 발명에 따른 방법을 사용하면 에칭된 회로 캐리어의 또 다른 가공 시에 어떠한 문제도 없다. 공지된 방법과는 반대로, 이 경우에 솔더 스탑 마스크를 적용하면 니켈/금 말단 층의 차후의 침착과 같은 어려움은 거의 없다. 본 발명에 따른 방법을 사용하면, 전도체 트랙 상의 솔더 스탑 마스크의 부착 강도는 충분히 높고; 한편, 공지된 방법을 사용하면, 전도체 트랙의 표면은, 말단 층이 적용되기 전에, 만족스럽게 에칭될 수 없다.
본 발명에 따른 방법을 사용하면, 보호 층이 제거될 때 일어나는 액체의 폐수 처리에 어떠한 문제도 없다.
광- 또는 스크린 프린팅 레지스트를 사용하면 종래의 구조화 기술과 비교하여, 본 발명에 따른 박리법은 실질적으로 짧고 소수의 방법 단계를 필요로 한다. 특히, 현상 단계는 보호 층에 필요하지 않다.
보호 층을 제조하기 위해, 구리 층을 산 용액과 접촉시키는데, 이 용액은 바람직하게는 물 또는 다른 것과 혼합하여 용매로서 물, 가능하게는 물 이외의 다른 용매를 함유한다. 상기 용액은 질소 함유 하나 이상의 화합물, 예를 들어 특히 알킬 측쇄로 치환된, 고리형, 바람직하게는 헤테로고리형 및/또는 방향족 화합물, 또는 고리형 화합물의 올리고머 또는 중합체 및 다른 성분을 함유한다.
질소 함유 화합물로서, 바람직하게는 알킬, 아릴 및/또는 아르알킬 기로 치환된 고리형 화합물, 예를 들어 하기 부류의 화합물을 사용하고: 이미다졸, 벤즈이미다졸, 트리아졸, 벤조트리아졸, 피롤, 피라졸, 옥사졸, 이속사졸, 티아졸, 벤조티아졸, 인돌, 아데닌, 퓨린, 퀴놀린, 피라진, 퀴나졸린, 구아닌, 크산틴, 히포크산틴, 인다졸, 크레아티닌, 페나진, 쿠페론, 테트라졸, 티아디아졸, 티아트리아졸, 이소티아졸, 및 이들의 유도체; 상기 알킬기는 3개 이상의 탄소 원자를 갖는다.
대안적으로, 올리고머 또는 폴리머 사슬 함유 화합물이 질소 함유 화합물로서 사용될 수 있으며, 상기 언급한 화합물들이 이에 연결된다. 예를 들어, 폴리비닐 이미다졸은 초(超)내에칭성 에칭 층을 형성한다.
용액 중 이들 물질의 농도는 예를 들어 0.001 g/ℓ내지 400 g/ℓ, 바람직하게는 1 g/ℓ내지 50 g/ℓ의 범위로 사용될 수 있다.
더욱이, 질소 화합물 함유 용액은 하나 이상의 산, 예를 들어 인산, 황산,염산, 아인산, 포름산, 에탄산, 글리콜산, 옥살산, 숙신산, 말레산, 타르타르산, 아디프산 또는 락트산을 함유한다.
용액의 pH 는 7 미만, 바람직하게는 2 내지 5 의 범위이어야 한다.
용액은 층을 경화하기 위해 또 다른 성분, 예를 들어 pH 를 안정화하는 (버퍼링) 염기성 물질, 구리 및/또는 다른 중금속 염을 함유할 수 있다. 염기성 물질로서, 바람직하게는 지방족 아민, 예를 들어 에틸렌 디아민, 모노-알킬아민, 디알킬아민 및 에탄올아민, 예컨대 모노-, 디- 및 트리에탄올아민을 사용할 수 있다.
보호 층을 형성하기 위해, 용액을 바람직하게는 30 내지 95℃로 가열하고, 약 2 내지 10분 동안 기층과 접촉시킨다.
상이한 방법에서, 용액과 접촉시키는 동안, 기층은 외부 전원 및 카운터 전극 (이는 용액과 접촉함) 과 전기적으로 연결되거나 처리 용액과 접촉한 제2 전극과 직접 연결된다. 여기서, 보호 층은, 구리 층이 질소 함유 화합물을 함유하는 용액과 접촉하는 동안에, 전압이 구리 층과 전극 사이에 적어도 간헐적으로 적용되거나 구리 층과 전극의 표준 포텐셜 차이의 결과로서 구리 층이 애노드로서 극성이 부여되고 전극이 캐소드으로서 극성이 부여되는 방식으로 발생하는 전기화학적 반응에 의해 형성된다. 이러한 방식으로 전류는 구리 층과 전극 사이에서 흐른다.
제2 전극 또는 카운터 전극과 기층 사이의 전압은 바람직하게는 0.5 V 내지 1.5 V 의 범위에서 설정된다. 발생 전류는 바람직하게는 0.1 A/dm2내지 1 A/dm2의 범위이다.
외부 전원을 사용하지 않고 기층을 직접 제2 전극에 연결하면, 구리 보다 더 귀한 금속, 예를 들어 스테인레스 강철 또는 금으로서 작용하는 전극용 재료로서 금속을 사용한다.
보호 층이 형성된 후, 기층을 건조하여 보호 층을 고형화시킨다. 이러한 목적을 위해, 기층을 예를 들어 순환 드라이어에서 또는 이러한 방법과 함께 적외선 가열 장치에서 건조시킨다. 연속 드라이어 및 적외선 가열 장치 또는 열풍(熱風)공정을 조합하여 사용할 수 있다.
그 후, 기층을 UV 조사, 바람직하게는 레이저 조사에 노출시킨다. 보호 층은 보호 층 위로 움직이는 레이저 빔으로 제거할 수 있다. 형성될 전도성 패턴에 해당하지 않는 보호 층의 구역을 상기 수단으로 제거한다. 레이저는 보호 층의 유기 물질을 분리하고 기상(氣相)으로 이동시킨다. 레이저로서, 펄스가 발생된 엑시머 레이저가 적합하고 이것에 의해 유기 분자 중의 결합은 분리될 수 있다 (광분해). 제조된 기체 생성물은 재생 층 형성을 방지하기 위해 기층의 즉각적인 환경으로부터 적합한 펌프 시스템을 통해 추출될 수 있다.
전도성 패턴을 금속 필름으로 피복된 기층 상에 카피하기 위해, 특히 이를 통해 UV 가 조사된 마스크를 사용할 수 있다.
기층으로부터의 간격에서 레이저의 평행 빔 경로로 마스크를 유도하는 이미지화 배열이 특히 바람직하다 (오프 접촉 공정). 그 다음, 마스크의 패턴은 직접 기층으로 이동된다. 마스크를 제조하기 위해, 바람직하게는 전도체 트랙 패턴으로 구조화된 얇은 크롬 층은 석영 캐리어 상에 사용된다. 이러한 종류의 마스크는 약 0.2 ㎛의 해상도로 제조될 수 있다. 또한, 이미지화 렌즈 시스템은 마스크와 기층 사이의 빔 경로에 도입될 수 있는데, 그의 시스템으로 보호 층상의 마스크 이미지가 확대 또는 감소로 카피될 수 있다. 그 다음, 기층은 이미지화 렌즈 시스템의 초점에 있지 않다. 마스크가 레이저 빔에 의해 완전히 비추어지지 않는다면, 레이저 빔은 알맞게 큰 빔 단면을 갖지 않기 때문에 마스크는 레이저 빔에 수직으로 이동될 수 있거나 레이저 빔은 마스크 상에 이동될 수 있어서, 레이저 빔은 모든 구역의 마스크를 계속해서 커버한다. 이러한 수단으로, 마스크의 패턴은 스캔될 수 있다. 마스크가 이동된다면, 기층은 동일배치의 움직임으로 이동된다.
대안적인 배열에서, 마스크를 보호 층 표면과 직접 접촉시킬 수 있다. 이러한 수단으로, 언더 조사 (under-radiation) 효과를 오프 접촉에서 보다 용이하게 피할 수 있다는 것은 명백하다. 그러나, 이러한 배열은 마스크 이미지를 확대하거나 감소시키기 위한 이미지화 렌즈를 사용할 수 없다는 불리한 점이 있다. 더욱이, 마스크의 패턴은 기층에 대해서 마스크의 적합한 동일배치 움직임에 의해 보호 층 표면 상에서 몇회 재생될 수 없다. 오프 접촉법을 사용할 때, 언더 조사 문제는 모서리에서 빗나간 조사를 차단하기 위해 사용될 적합한 추가적인 스크린 시스템에 의해 크게 제거될 수 있다.
원칙적으로, 전도체 구조물은 마스크 없이 초점 맞춘 레이저 빔으로 보호 층 표면상에 "쓰여질" 수 있다 (레이저 직접 이미지화). 주요 빔 주위의 빗나간 조사가 제거되었고 보호 층 표면 상에서 이동된 아주 정확하게 초점 맞춘 레이저 빔을 사용함에 의해, 아주 미세한 구조물은 보호 층(50㎛)에서 형성될 수 있다.
그 다음, 노출된 구리 구역은 에칭 공정에서 제거된다. 이러한 목적을 위해, 바람직하게는 알칼리성 구리 에칭 용액 (암모니아 구리 ( П) 클로라이드 에칭 용액) 을 사용한다. 따라서, 전도성 패턴이 형성된다.
그 후, 보호 층은 형성된 구리 구조물로부터 제거된다. 산 용액은 목적을 위해 사용된다. 무엇보다도, 무기산의 수용액, 예를 들어 묽은 염산 또는 황산 용액을 사용할 수 있다.
생성된 구리 패턴은 가파르고 직선인 모서리를 갖는, 모서리가 날카로운 초미세 구리 구조를 갖는다.
구리 층은 상이한 방법 기술로 처리될 수 있다. 예를 들어, 구리 층이 제공된 기층은 탱크에 함유된 배스 내로 낮게 함으로써 처리 용액에 함침될 수 있다. 기층을 처리 용액과 접촉시키는 바람직한 방법은 보호 층을 형성하고 노출된 구리 층을 제거하기 위해 수평 연속 공정을 사용하는 것이다. 이러한 방법은 기층을 운반의 수평 방향으로 그와 같은 시스템에 통과시키는 것이다. 여기서, 기층은 수직 또는 수평으로 유지한다. 기층은 다시 수평 또는 수직 운반 평면 각각에 안내될 수 있다. 용액은 적당한 노즐, 예를 들어 서지(surge), 스프레이 또는 분무 노즐로 기층 표면에 적용될 수 있. 노즐로, 가장 미세한 홈의 강제 범람이 보장된다.
고집적 회로 캐리어를 제조하기 위해, 구리 층으로 한면 또는 양면 상에 제공된 유전물을 포함하는 기재 물질을 사용할 수 있다. 이러한 종류의 기재 물질은 먼저 아직 경화되지 않은 수지 포화된 유리 섬유 직물로 구리 포일을 적층하거나 적합한 캐리어 기층 상에 수지를 붓거나 적층하고 수지를 경화하여 종래의 방법으로 제조될 수 있다. 캐리어 기층은 바람직하게는 예를 들어 접지, 전류 공급 또는 감싸기 위해, 조(粗) 회로 구조를 갖는 다층 회로 캐리어로서 종래의 방법으로 형성되는데, 상기 구조는 적합한 형식으로 도통 홀 도금 홈을 통해 서로에 및/또는 추가적으로 적용된 유전 층 상의 신호 와이어 레벨로 연결된다. 와이어 밀도의 필요에 상응하여, 유전 층은 한면 또는 양면 상에 캐리어 기층에 적용될 수 있다.
또한, 새로운 층의 전도성 패턴의 각각의 형성과 함께 다중 코팅의 가능성은 믿을 만하다. 이러한 수단으로, 신호 와이어링 밀도는 실제적으로 임의 방식으로 증가될 수 있다. 추가적인 유전 층이 형성되기 전에 각 전도성 패턴이 완결되어야 하는 것은 분명하다.
각 층에서의 구리 층은 유전체의 금속화로 제조될 수 있다. 구리 층과 유전체 사이의 충분한 부착성 결합이 달성될 수 있는 금속화 방법은 공지되어 있다. 예를 들어, 수지는 적합한 에칭 예비처리 후에 화학적인 방법으로 금속화될 수 있다. 이러한 목적으로, 유전체는 먼저 예를 들어 희금속 염으로 활성화된 다음, 무전해 방식으로 및 가능하면 전기분해적으로 구리 도금한다. 또 다른 유형의 방법에서, 유전체는 플라즈마법으로 금속화될 수 있다. 이러한 목적으로, 유전체는 먼저 글로우(glow) 방전으로 에칭되고, 그 후, 또한 글로우 방전으로 희금속 염으로 코팅되어 (PECVD 법, 물리적인 적용법, 예컨대 스퍼터링 등), 그 다음, 구리는 무전류 및 필요하다면 전기분해법으로 안전하게 부착하면서 침착될 수 있게 한다.
구리를 유전체에 적용하는 전기분해법은 직류를 갖는 종래의 방식으로 침착될 수 있지만, 유익하게는 펄스법 (펄스 플레이팅) 으로 침착되는데, 이 방법에서 단일 극성 또는 2극성 전류 또는 전압 펄스를 사용한다. 전형적으로 약 10 내지 20 ㎛ 두께의 구리 층을 형성한다.
하기의 실시예로 본 발명은 더욱 상세히 설명한다:
실시예 1:
두께 17.5㎛ 인 구리 포일로 한 면 상에 코팅된 절연 재료판 (FR4 재료: 플레임 억제 수지로 포화된 유리 섬유 매트, 경화됨) 은 전기플레이팅 황산 구리 배스 (황산 구리로서 20 g/ℓCu2+, H2SO4200 g/ℓ, NaCl 로서 Cl-50 mg/ℓ, 증백제, 균염제(均染劑)) 에서 두께 20㎛ 로 강화되었다.
그 다음, 구리 도금판을 코팅 용액에 함침하여 보호 층을 형성한다. 이 용액은 하기 조성을 갖는다 :
2-n-펜틸 벤즈이미다졸10 g
포름산32 g
염화구리 ( П)1.0 g
물로 채워서 1ℓ를 만듦.
상기 도금판을 40℃ 로 가열된 용액에서 5분 동안 처리한 후, 물로 헹구고, 그 후 130℃에서 10분 동안 순환 드라이어에서 건조하였다.
용액에 의한 처리를 통해, 얇은 유기 필름 (두께 약 1 ~ 10㎛) 은 구리 층상에 보호 층으로서 형성되었다.
또 다른 테스트에서, 2-n-펜틸 벤즈이미다졸 대신에, 화합물 2-n-헵틸 벤즈이미다졸을 사용했다. 동일한 결과를 얻었다.
구조 폭 20㎛ 를 갖는 전도체 구조물을 형성하기 위해, 그 후 보호 층은 초기 레이저 출력 50 W 및 에너지 밀도 150 ~ 200 mJ/cm2를 갖는 펄스 발생 액시머 레이저로 구조화되었다. 결국, (석영 플레이트 상에 전도성 패턴을 갖는 구조화된 크롬층) 마스크를 레이저 빔 경로에 위치시켰다. 마스크와 절연 재료 기판 사이에서, 이미지화 렌즈 시스템을 위치시켜 절연 재료 기판을 렌즈 시스템으로부터 보여진 빔의 초점의 반대 편 상에 위치시켰다. 마스크의 전도성 패턴은 보호 층 상의 선형 인자 2로 카피되었다. 레이저 빔은 단지 작은 부분의 마스크를 비추기 때문에, 마스크와 절연 재료 기판은 빔 축에 수직으로 동일 배치 방식으로 및 반대 방향으로 이동되어, 전체 전도성 패턴은 보호 층에 계속해서 카피되도록 한다.
그 다음, 레이저 구조화 동안에 노출된 구리는 암모니아성 CuCl2에칭 용액과 함께 제거되었다.
그 후, 유기 층은 3 중량/% HCl 용액으로 다시 제거되었다.
구리 전도체 트랙으로 이루어진 패턴을 형성하는데, 전도체 트랙은 (기재에서) 폭 약 20㎛ 및 두께 20㎛를 갖는다.
에칭 결과는 주사 전자 현미경에 의해 입증된다: 전도체 트랙은 배열된 사다리꼴형인 매우 규칙적인 단면을 갖는다. FR4 물질 상에 전도체 트랙의 유지 표면은 전도체 트랙의 표면보다 더 크다. 전도체 트랙의 모서리는 규칙적으로 및 수직으로 형성되고, 언더 에칭이 2.5㎛ 일 정도로 가파르다.
톱니꼴 모양, 깔대기형 부식 및 다른 불규칙성은 감지되지 않는다.
이들 결과는 2-n-펜틸 벤즈이미다졸 함유 코팅 용액 및 2-n-헵틸 벤즈이미다졸 함유 코팅 용액 모두 대해에 얻는다.
실시예 2:
실시예 1 의 테스트를 반복하고, 보호 층을 형성하기 위해 벤즈이미다졸 용액에서의 처리를 전류 흐름에서 수행했다. 이러한 목적을 위해, 백금 플레이팅된 티타늄 금속망으로부터 형성된 추가적인 전극은 용액과 접촉되고 구리 층과 전극 사이에서 전압은 (구리 층과 관련하여) 전류 약 0.2 A/dm2이 흐르도록 설정되었다.
상기 용액을 사용하여 실시예 1 에서와 같이 보호 층을 형성하고 동일한 배 열을 사용하여 엑시머 레이저로 보호 층에서 전도성 패턴을 형성했다.
에칭 결과는 실시예 1 과 동일하였다.
실시예 3:
실시예 2 를 반복하지만, 염화 구리 ( П)를 함유하지 않는 용액을 사용하여 구리 층을 형성했다.
에칭 결과는 실시예 1 과 동일하였다.

Claims (13)

  1. 유전 기층 상에 전도성 패턴을 형성하는 방법으로서, 하기를 포함하는 방법:
    a) 질소 함유 하나 이상의 화합물을 함유하는 용액으로 금속 필름을 처리하여 형성한 보호 층으로 금속 필름으로 덮힌 기층을 코팅하고,
    b) 그 다음, 금속 필름이 노출되는 방식으로, 형성될 전도성 패턴에 해당하지 않는 구역에서 적어도 부분적으로 UV 조사에 의해 상기 보호 층을 박리하고,
    c) 노출된 금속 필름을 에칭으로 제거한다.
  2. 제 1 항에 있어서, 전도성 패턴이 구리 층으로 피복된 기층 상에 형성되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 레이저 조사가 UV 조사로서 사용되는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 보호 층은 방법 단계 b) 에서 노출될 금속 필름 구역에서 펄스 발생 엑시머 레이저를 사용하여 제거되는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, UV 조사가 통과하는 마스크는 금속 필름으로 덮힌 상에 전도성 패턴을 카피하기 위해 사용되는 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 질소 함유 화합물이 3개 이상의 탄소 원자를 갖는 알킬, 아릴 및/또는 아르알킬 기로 치환된 하기를 포함하는 화합물의 군으로부터 선택되는 것을 특징으로 하는 방법:
    이미다졸, 벤즈이미다졸, 트리아졸, 벤조트리아졸, 피롤, 피라졸, 옥사졸, 이속사졸, 티아졸, 벤조티아졸, 인돌, 아데닌, 퓨린, 퀴놀린, 피라진, 퀴나졸린, 구아닌, 크산틴, 히포크산틴, 인다졸, 크레아티닌, 페나진, 쿠페론, 테트라졸, 티아디아졸, 티아트리아졸, 이소티아졸, 및 이들의 유도체.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 질소 함유 화합물이 3개 이상의 탄소 원자를 갖는 알킬, 아릴 및/또는 아르알킬 기로 치환된 하기를 포함하는 화합물의 군으로부터 선택되는 화합물이 연결된 올리고머 또는 폴리머 사슬을 함유하는 것을 특징으로 하는 방법:
    이미다졸, 벤즈이미다졸, 트리아졸, 벤조트리아졸, 피롤, 피라졸, 옥사졸, 이속사졸, 티아졸, 벤조티아졸, 인돌, 아데닌, 퓨린, 퀴놀린, 피라진, 퀴나졸린, 구아닌, 크산틴, 히포크산틴, 인다졸, 크레아티닌, 페나진, 쿠페론, 테트라졸, 티아디아졸, 티아트리아졸, 이소티아졸, 및 이들의 유도체.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 보호 층이 금속 층을 하나 이상의 질소 함유 화합물의 산성 수용액과 접촉시킴으로써 형성되는 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 보호 층을 형성하는 용액이 인산, 황산, 염산, 아인산, 포름산, 에탄산, 글리콜산, 옥살산, 숙신산, 말레산, 타르타르산, 아디프산 또는 락트산을 포함하는 군으로부터 선택되는 하나 이상의 산을 함유하는 것을 특징으로 하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 보호 층은, 금속 층이 질소 함유 화합물을 함유하는 용액과 접촉하는 동안에, 전압이 용액과 접촉한 전극과 금속 층 사이에 적어도 간헐적으로 적용되거나 금속 층과 전극의 표준 포텐셜 차이의 결과로서 금속 층이 애노드으로서 극성이 부여되고 전극이 캐소드으로서 극성이 부여되는 방식으로 발생하여 전류가 금속층과 전극 사이에서 흐르는 전기화학적 반응에 의해 형성되는 것을 특징으로 하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 노출된 금속 필름이 알칼리 금속 에칭 용액으로 제거되는 것을 특징으로 하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 수평 연속 방법이 보호 층을 형성하고 노출된 금속 층을 제거하기 위해 사용되는 것을 특징으로 하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 보호 층이 금속 필름이 제거된 후 박리되는 것을 특징으로 하는 방법.
KR1020027003188A 1999-09-10 2000-07-18 유전 기층 상의 전도성 패턴의 제조 방법 KR20020031178A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19944908.2 1999-09-10
DE19944908A DE19944908A1 (de) 1999-09-10 1999-09-10 Verfahren zum Bilden eines Leitermusters auf dielektrischen Substraten
PCT/DE2000/002423 WO2001020059A2 (de) 1999-09-10 2000-07-18 Verfahren zum bilden eines leitermusters auf dielektrischen substraten

Publications (1)

Publication Number Publication Date
KR20020031178A true KR20020031178A (ko) 2002-04-26

Family

ID=7922575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003188A KR20020031178A (ko) 1999-09-10 2000-07-18 유전 기층 상의 전도성 패턴의 제조 방법

Country Status (15)

Country Link
US (1) US6806034B1 (ko)
EP (1) EP1218566B1 (ko)
JP (1) JP2003509590A (ko)
KR (1) KR20020031178A (ko)
CN (1) CN1240874C (ko)
AT (1) ATE233833T1 (ko)
AU (1) AU7267800A (ko)
BR (1) BR0013846B1 (ko)
CA (1) CA2382916A1 (ko)
DE (2) DE19944908A1 (ko)
HK (1) HK1044804B (ko)
MX (1) MXPA02002194A (ko)
MY (1) MY127027A (ko)
TW (1) TW529324B (ko)
WO (1) WO2001020059A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT412094B (de) * 2003-05-13 2004-09-27 Austria Tech & System Tech Verfahren zur beschichtung von rohlingen zur herstellung von gedruckten leiterplatten (pcb)
JP2007173676A (ja) * 2005-12-26 2007-07-05 Sumitomo Metal Mining Co Ltd 回路形成法
US8475924B2 (en) 2007-07-09 2013-07-02 E.I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
US20090017309A1 (en) * 2007-07-09 2009-01-15 E. I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
DE102009032217A1 (de) * 2009-07-06 2011-01-13 Gebr. Schmid Gmbh & Co. Verfahren und Vorrichtung zur Behandlung von Substraten
CN103517566A (zh) * 2012-06-28 2014-01-15 昆山联滔电子有限公司 非导电载体上的导体轨道的制造方法
CN103533764A (zh) * 2012-07-05 2014-01-22 昆山联滔电子有限公司 非导电基板上形成导体线路的制造方法
JP6198384B2 (ja) * 2012-11-28 2017-09-20 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法
CN103731994B (zh) * 2013-12-30 2017-04-19 天津市德中技术发展有限公司 用覆厚导电层基板材料制作厚导电层电路结构电路板的方法
EP3016110A4 (en) 2014-04-16 2016-12-28 Lg Chemical Ltd COMPOSITION FOR FORMING A CONDUCTIVE STRUCTURE, METHOD FOR FORMING A CONDUCTIVE STRUCTURE THEREFOR AND RESIN STRUCTURE WITH CONDUCTIVE STRUCTURE
CN112552079B (zh) * 2019-09-26 2023-09-12 航天特种材料及工艺技术研究所 一种金属化陶瓷基复合材料及曲面金属化的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE732249C (de) 1935-11-27 1943-02-25 Lorenz C Ag Verfahren zur Verstaerkung von in der Spannung stark unterschiedlichen Impulsen grosser Flankensteilheit
US3547629A (en) 1962-09-27 1970-12-15 American Screen Process Equip Photoflash method of transferring information and fabricating printed circuits
JPS6190492A (ja) * 1984-10-11 1986-05-08 四国化成工業株式会社 銅スル−ホ−ルプリント配線板の製造方法
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
EP0364132A1 (en) * 1988-09-29 1990-04-18 Shikoku Chemicals Corporation Method for forming conversion coating on surface of copper or copper alloy
DE3926708A1 (de) * 1989-08-12 1991-02-14 Basf Ag Photopolymerisierbares schichtuebertragungsmaterial
JPH0465184A (ja) 1990-07-05 1992-03-02 Kansai Paint Co Ltd 電着前処理方法
DE4131065A1 (de) * 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
DE4222968A1 (de) * 1992-07-13 1994-01-20 Hoechst Ag Positiv-arbeitendes strahlungsempfindliches Gemisch und damit hergestelltes Aufzeichnungsmaterial
DE4311807C2 (de) * 1993-04-03 1998-03-19 Atotech Deutschland Gmbh Verfahren zur Beschichtung von Metallen und Anwendung des Verfahrens in der Leiterplattentechnik
DE4339019A1 (de) * 1993-11-10 1995-05-11 Atotech Deutschland Gmbh Verfahren zur Herstellung von Leiterplatten
EP0757885B1 (de) * 1994-04-25 1998-08-12 Siemens S.A. Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
WO1997015173A1 (en) * 1995-10-17 1997-04-24 Minnesota Mining And Manufacturing Company Method for radiation-induced thermal transfer of resist for flexible printed circuitry
AU6268198A (en) * 1997-01-31 1998-08-25 James M. Taylor Composition and method for priming substrate materials
DE10112023A1 (de) * 2001-03-07 2002-10-02 Atotech Deutschland Gmbh Verfahren zum Bilden eines Metallmusters auf einen dielektrischen Substrat

Also Published As

Publication number Publication date
JP2003509590A (ja) 2003-03-11
WO2001020059A3 (de) 2001-09-27
CN1373817A (zh) 2002-10-09
HK1044804A1 (en) 2002-11-01
BR0013846B1 (pt) 2010-06-15
BR0013846A (pt) 2002-05-14
EP1218566A2 (de) 2002-07-03
DE19944908A1 (de) 2001-04-12
MXPA02002194A (es) 2002-12-16
EP1218566B1 (de) 2003-03-05
TW529324B (en) 2003-04-21
HK1044804B (zh) 2003-08-01
ATE233833T1 (de) 2003-03-15
CN1240874C (zh) 2006-02-08
AU7267800A (en) 2001-04-17
US6806034B1 (en) 2004-10-19
MY127027A (en) 2006-11-30
CA2382916A1 (en) 2001-03-22
DE50001425D1 (de) 2003-04-10
WO2001020059A2 (de) 2001-03-22

Similar Documents

Publication Publication Date Title
US4870751A (en) Method of manufacturing printed circuit boards
US5593739A (en) Method of patterned metallization of substrate surfaces
JP2004510061A (ja) 誘電体を選択的に金属化する方法
KR20020031178A (ko) 유전 기층 상의 전도성 패턴의 제조 방법
US5374346A (en) Electroplating process and composition
WO2013030007A1 (en) Direct plating method
EP0231795A2 (en) Method for making printed circuit boards
US4678545A (en) Printed circuit board fine line plating
JPS6257120B2 (ko)
WO2002023962A2 (en) Method for the formation of a pattern on an insulating substrate
CA2137823C (en) Method of making a printed circuit board
JP2871828B2 (ja) 印刷回路板の直接金属化法
JPH09148715A (ja) 電子回路を製作する方法
US6436276B1 (en) Cathodic photoresist stripping process
CA2177708C (en) Method of making a printed circuit board
JPH10209607A (ja) 回路板の製造方法
JP3498134B2 (ja) 電解めっきの前処理方法
EP0421347A2 (en) Producing metal patterns on a plastic surface
GB2267784A (en) Method of making a plated through hole printed circuit board
CN115243463A (zh) 一种激光直写全加成制备单面电路板的方法
JPH08288618A (ja) 立体成形回路部品の形成方法と立体成形回路部品
JPH0250196B2 (ko)
JPH02285696A (ja) プリント配線板の製造方法
JPS63293193A (ja) 電気メッキ方法
JPH04250690A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid