KR20020024653A - 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지 - Google Patents

Abstract

본 발명에 따르면, 반도체 칩; 상기 반도체 칩의 저면에 부착되는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸고, 상기 리이드 프레임의 일부가 그 저면에 노출되도록 상기 리이드 프레임을 감싸며, 상기 리이드 프레임의 각 리이드로부터 그 상면에 이르기까지 연장되는 통공을 가지는 엔캡슐레이션; 및, 상기 엔캡슐레이션에 충전됨으로써 상기 리이드와 접촉하는 솔더 페이스트의 충전부와, 상기 솔러 페이스트의 충전부의 상부에 형성된 패드;를 구비하는 적층형 반도체 팩키지의 유니트가 제공된다.

Description

적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지{Unit for stacking type semiconductor package and semiconductor package }

본 발명은 적층형 반도체 팩키지 유니트 및, 그것을 이용한 반도체 팩키지에 관한 것으로서, 보다 상세하게는 엔캡슐레이션에 형성된 구멍을 솔더 페이스트로 충전시켜서 상하부 팩키지 유니트 간의 전기적인 연결이 가능하도록 형성된 적층형 반도체 팩키지의 유니트 및, 그것을 이용한 반도체 팩키지에 관한 것이다.

반도체 팩키지 제조 분야에서, 마이크로 리이드 프레임을 이용한 반도체 팩키지가 공지되어 있다. 마이크로 리이드 프레임 반도체 팩키지는 하프 에칭된 리이드 프레임에 반도체 칩을 와이어 본딩시킨 후에 엔캡슐레이션(encapsulation)시킨 것이다. 이러한 마이크로 리이드 프레임 반도체 팩키지는 제조가 용이하고 취급이 편리하다는 장점을 가지고 있으며, 특히 적층형으로 제작됨으로써 대용량으로 제작될 수 있다는 장점을 가진다.

도 1에 도시된 것은 일반적인 적층형 반도체 팩키지의 유니트에 대한 개략적인 단면도이다.

도면을 참조하면, 반도체 팩키지 유니트는 반도체 칩(12)과, 상기 반도체 칩(12)의 저면에 부착된 리이드 프레임(11)과, 상기 리이드 프레임(11)의 이너 리이드와 상기 반도체 칩(12)의 전극을 상호 연결하는 본딩 와이어(14)와, 상기 반도체 칩, 본딩 와이어 및, 리이드 프레임의 일부를 감싸는 엔캡슐레이션(13)을 구비한다. 리이드 프레임(11)은 도면에 도시된 바와 같이 소정의 절곡 형상을 가짐으로써, 그 일단부는 반도체 칩(12)의 저면에 부착되고, 그 타단부는 엔캡슐레이션(13)의 상부 표면으로 연장된다. 리이드 프레임(11)이 상기와 같이 연장되기 위해서는 최소한 3번의 90도 각도의 절곡을 거쳐야만 하는데, 이러한 절곡부는 도면 번호 15로 표시된 부분에 해당한다. 한편 도면 번호 17로 표시된 것은 리이드 프레임(11)을 90도 미만의 각도로, 예를 들면 약 45도의 각도로 절곡한 부분을 나타낸다. 또한 리이드 프레임(11)은 엔캡슐레이션(13)의 저면과 상면에 노출됨으로써 패드(16,18)를 각각 형성하는데, 이러한 패드(16,18)는 반도체 팩키지 유니트의 적층시에 전기적인 연결을 위한 단자 기능을 가진다.

도 2를 참조하면, 도 1에 도시된 적층형 반도체 팩키지의 유니트를 적층시킨 반도체 팩키지가 도시되어 있다. 도면에 도시된 예에서는 세개의 유니트를 적층시킴으로써 하나의 반도체 팩키지가 구성된 것을 알 수 있다. 즉, 반도체 팩키지 유니트(21,22,23)는 그 각각에 형성된 패드들이 다른 유니트의 패드들에 용접됨으로써 적층되는 것을 알 수 있다.

도 1 및, 도 2에 설명된 적층형 반도체 팩키지는 리이드 프레임(11)을 90도 각도로 절곡하기 때문에 여러 가지 문제점이 발생할 수 있다. 예를 들면, 절곡부(17)를 형성하기 위해서 벤딩 성형을 수행해야 하는데, 이러한 벤딩 성형은 리이드 프레임(11)의 도금면을 파손시키기 쉬우며, 그에 따라 부식이 발생하기 쉽다. 또한 리이드 프레임 소재 내부의 잔류 응력에 의해서 모든 리드에 균일한 성형각을 형성하기 곤란하며, 그 결과로써 패드(16,18)의 평탄도를 맞추기 곤란하다. 또한 열응력이 불균일하게 발생하므로, 적층시의 계면에서 박리 현상이 발생할 가능성이 높으며, 따라서 신뢰성이 저하된다는 문제점이 있다.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 개선된 구조 및, 신뢰도를 가지는 적층형 반도체 팩키지 유니트를 제공하는 것이다.

본 발명의 다른 목적은 개선된 구조 및, 신뢰도를 가지는 적층형 반도체 팩키지를 제공하는 것이다.

도 1은 일반적인 적층형 반도체 팩키지 유니트에 대한 개략적인 단면도.

도 2는 도 1에 도시된 반도체 팩키지 유니트를 적층시킨 상태를 나타내는 개략적인 단면도.

도 3은 본 발명에 따른 적층형 반도체 팩키지 유니트에 대한 개략적인 단면도.

도 4는 도 3의 평면도.

도 5a 내지 도 5d는 적층형 반도체 팩키지에 대한 제조 방법을 나타내는 단면도.

< 도면의 주요 부호에 대한 간단한 설명 >

11. 리이드 프레임 12. 반도체 칩

13. 엔캡슐레이션 14. 본딩 와이어

15. 절곡부 16. 패드

31. 반도체 칩 32. 리이드 프레임

33. 엔캡슐레이션 34. 본딩 와이어

35. 솔더 페이스트 36. 패드

상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면, 반도체 칩; 상기 반도체 칩의 저면에 부착되는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸고, 상기 리이드 프레임의 일부가 그 저면에 노출되도록 상기 리이드 프레임을 감싸며, 상기 리이드 프레임의 각 리이드로부터 그 상면에 이르기까지 연장되는 통공을 가지는 엔캡슐레이션; 및, 상기 엔캡슐레이션에 충전됨으로써 상기 리이드와 접촉하는 솔더 페이스트의 충전부;를 구비하는 적층형 반도체 팩키지의 유니트가 제공된다.

본 발명의 일 특징에 따르면, 상기 충전부의 상부에 형성된 패드가 더 구비된다.

또한 본 발명에 따르면, 반도체 칩; 상기 반도체 칩의 저면에 부착되는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸고, 상기 리이드 프레임의 일부가 그 저면에 노출되도록 상기 리이드 프레임을 감싸며, 상기 리이드 프레임의 각 리이드로부터 그 상면에 이르기까지 연장되는 통공을 가지는 엔캡슐레이션; 및, 상기 엔캡슐레이션에 충전됨으로써 상기 리이드와 접촉하는 솔더 페이스트의 충전부와, 상기 솔러 페이스트의 충전부의 상부에 형성된 패드;를 구비하는 적층형 반도체 팩키지의 유니트를 두개 이상 구비하고, 상기 하나의 반도체 팩키지 유니트의 엔캡슐레이션 저부에 노출된 리이드가 다른 반도체 팩키지 유니트의 상부 표면에 형성된 패드에 접촉되어 고정됨으로써 구성되는 반도체 팩키지가 제공된다.

이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 설명하기로 한다.

도 3에 도시된 것은 본 발명에 따른 적층형 반도체 팩키지의 유니트에 대한 개략적인 단면도이다.

도면을 참조하면, 반도체 팩키지 유니트는 반도체 칩(31)과, 상기 반도체 칩(31)의 저면에 일 단부가 부착된 리이드 프레임(32)과, 상기 리이드 프레임(32)과 상기 반도체 칩(31)의 전극을 상호 연결하는 본딩 와이어(34)와, 상기 반도체 칩, 리이드 프레임 및, 본딩 와이어를 감싸고 있는 엔캡슐레이션(33)을 구비한다.

본 발명의 특징에 따르면, 상기 엔캡슐레이션(33)에는 각 리이드에 연결되는 통공이 엔캡슐레이션의 상부 표면으로부터 연장 형성되고, 그러한 통공에는 도전성 솔더 페이스트(35)가 충전된다. 도전성 솔더 페이스트(35)의 상부 표면에는 패드(36)가 형성된 것이 도시되어 있다. 상기 솔더 페이스트(35)는 리이드를 외부회로와 전기적으로 연결시키는 역할을 한다. 즉, 상기 솔더 페이스트(35)의 상부에 형성된 패드(36)는 다른 반도체 팩키지 유니트의 엔캡슐레이션의 저부에 노출된 리이드에 접촉함으로써, 상하로 적층된 반도체 팩키지 유니트를 전기적으로 연결할 수 있는 것이다.

도 4에 도시된 것은 도 3의 단위 반도체 팩키지 유니트에 대한 평면도로서, 도면을 참조하면 다수의 패드(36)들이 엔캡슐레이션(33)의 표면에 노출된 것을 알 수 있다.

도 5a 내지 도 5d에 도시된 것은 본 발명에 따른 적층형 반도체 팩키지를 제조하는 방법을 개략적으로 나타낸 것이다.

도 5a를 참조하면, 반도체 팩키지(31)의 저면에 리이드 프레임(33)이 부착되고, 리이드 프레임과 반도체 팩키지의 전극 사이에 본딩 와이어(34)로 와이어 본딩된 것이 도시되어 있다. 리이드 프레임(33)은 도시된 바와 같이 90도 미만의 각도로 두번 절곡되어 있으며, 이러한 절곡에 의해서는 리이드 프레임 표면의 도금이 손상 받을 가능성이 적어진다. 와이어 본딩 작업 및, 리이드 프레임 부착 작업은 공지된 방식으로 이루어질 수 있다.

도 5b를 참조하면, 상기 반도체 칩(31)과 본딩 와이어(34)와 리이드 프레임(33)의 일부를 감싸도록 엔캡슐레이션 작업이 수행된 것이 도시되어 있다. 엔캡슐레이션은 몰딩용 합성 수지 재료를 사용하여 통상적인 방식으로 수행될 수 있으며, 이때 엔캡슐레이션의 저면으로 리이드 프레임의 일부가 노출됨으로써 적층시의 패드 역할을 하게 된다. 또한 이후의 솔더 페이스트 충전을 위해서 통공(35a)이 엔캡슐레이션(33)의 상부 표면으로부터 리이드 프레임의 리이드에 이르기까지 연장되어야만 한다.

도 5c를 참조하면, 상기 엔캡슐레이션(33)에 형성된 통공(35a)내에 솔더 페이스트(35)가 충전된 것이 도시되어 있다. 솔더 페이스트(35)는 스크린 프린팅 방식을 이용하여 용이하게 충전될 수 있으며, 솔더 페이스트(35)의 하단부는 상기 리이드 프레임(33)의 리이드와 각각 접촉하여야 한다. 도 5c에 도시된 것은 적층형 반도체 팩키지의 완성된 단면이다.

도 5d를 참조하면, 두개의 반도체 팩키지 유니트가 적층됨으로써 반도체 팩키지가 구성된 것이 도시되어 있다. 각 반도체 팩키지 유니트(51,52)는 하나가 다른 하나의 상부에 적층되어 있으며, 이때 유니트(51)의 엔캡슐레이션 상부에 형성된 패드는 다른 유니트(52)의 엔캡슐레이션 저부에 노출된 리이드 프레임과 접촉하여 고정됨으로써 적층 구조를 형성한다. 다른 반도체 팩키지 유니트가 상기 2층으로 적층된 반도체 팩키지의 상부 또는 저부에 더 적층될 수 있을 것이다.

본 발명에 따른 적층형 반도체 팩키지 유니트 및, 상기 유니트에 의해서 구성된 적층형 반도체 팩키지는 리이드 프레임이 90도 각도로 절곡되지 아니하므로 리이드 프레임의 도금층이 손상될 가능성이 적어진다. 따라서 리이드 프레임의 부식이 방지될 수 있으며, 리이드 프레임의 제조가 용이해진다. 한편 리이드 프레임의 구조상 편평도를 설정하기가 용이하며, 반도체 팩키지의 신뢰도가 향상될 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 알 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (3)

1. 반도체 칩;

   상기 반도체 칩의 저면에 부착되는 리이드 프레임;

   상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어;

   상기 반도체 칩과 와이어를 감싸고, 상기 리이드 프레임의 일부가 그 저면에 노출되도록 상기 리이드 프레임을 감싸며, 상기 리이드 프레임의 각 리이드로부터 그 상면에 이르기까지 연장되는 통공을 가지는 엔캡슐레이션; 및,

   상기 엔캡슐레이션에 충전됨으로써 상기 리이드와 접촉하는 솔더 페이스트의 충전부;를 구비하는 적층형 반도체 팩키지의 유니트.
2. 제1항에 있어서, 상기 솔러 페이스트의 충전부의 상부에 형성된 패드를 더 구비하는 적층형 반도체 팩키지의 유니트.
3. 반도체 칩;

   상기 반도체 칩의 저면에 부착되는 리이드 프레임;

   상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어;

   상기 반도체 칩과 와이어를 감싸고, 상기 리이드 프레임의 일부가 그 저면에 노출되도록 상기 리이드 프레임을 감싸며, 상기 리이드 프레임의 각 리이드로부터 그 상면에 이르기까지 연장되는 통공을 가지는 엔캡슐레이션; 및,

   상기 엔캡슐레이션에 충전됨으로써 상기 리이드와 접촉하는 솔더 페이스트의 충전부와, 상기 솔더 페이스트의 충전부의 상부에 형성된 패드;를 구비하는 적층형 반도체 팩키지의 유니트를 두개 이상 구비하고,

   상기 하나의 반도체 팩키지 유니트의 엔캡슐레이션 저부에 노출된 리이드가 다른 반도체 팩키지 유니트의 상부 표면에 형성된 패드에 접촉되어 고정됨으로써 구성되는 반도체 팩키지.