CN111540724A - 基架、信号传递板以及相关芯片封装方法和半导体封装芯片 - Google Patents

基架、信号传递板以及相关芯片封装方法和半导体封装芯片 Download PDF

Info

Publication number
CN111540724A
CN111540724A CN202010377889.0A CN202010377889A CN111540724A CN 111540724 A CN111540724 A CN 111540724A CN 202010377889 A CN202010377889 A CN 202010377889A CN 111540724 A CN111540724 A CN 111540724A
Authority
CN
China
Prior art keywords
chip
base frame
outer frame
signal transfer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010377889.0A
Other languages
English (en)
Inventor
廖弘昌
陈晓林
田亚南
刘振东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyueguang Semiconductor Weihai Co ltd
Original Assignee
Riyueguang Semiconductor Weihai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riyueguang Semiconductor Weihai Co ltd filed Critical Riyueguang Semiconductor Weihai Co ltd
Priority to CN202010377889.0A priority Critical patent/CN111540724A/zh
Publication of CN111540724A publication Critical patent/CN111540724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

一种用于容置芯片的基架，包括槽部、自所述槽部沿第一方向延伸的平面部、通过支撑件与所述槽部连接的外框部，其中所述槽部用于容置半导体芯片，所述平面部包括用于与封装件固定的孔洞，所述外框部环绕所述槽部与所述平面部。所述基架另包括自所述外框部沿着所述第一方向向所述槽部延伸的管脚部，所述管脚部包括位于第一位面的第一延伸部、位于第二位面的第二延伸部以及连接于所述第一延伸部与所述第二延伸部之间的转折部，其中所述第二延伸部与所述外框部连接。本申请所提出的基架可避免冲切作业后，额外弯折管脚部时所产生的外力对封装件造成的破损、破裂的风险。

Description

基架、信号传递板以及相关芯片封装方法和半导体封装芯片
技术领域
本申请涉及半导体封装领域，详细来说，是一种用于容置芯片的基架、信号传递板以及相关芯片封装方法和半导体封装芯片。
背景技术
现有技术中，当要对半导体芯片进行封装时，会先将芯片以焊料黏接于具有多个管脚的基架之上，接着，将导线以焊锡的方式连接至芯片与管脚，之后封上封装件，并对基架进行冲切。冲切完的基架会另外对多个管脚进行弯折作业以完成半导体封装芯片。然而，在弯折管脚时容易对封装体产生额外外力，进而造成封装体破碎或者焊料因外力产生形变破碎等不利因素，降低工艺良率。并且，以导线连接芯片与管脚时，由于导线宽度较细，其阻抗较高，会导致在导线上传递的信号强度降低；另外，以导线连接芯片与管脚时，由于导线并非刚体，导线的弧高将会使得封装体必须加高。如此一来，将会造成封装体的制造成本上升。
发明内容
本申请的目的之一在于提供一种用于容置芯片的基架、信号传递板以及相关芯片封装方法和半导体封装芯片来解决背景技术中的问题，例如对冲切完的基架的多个管脚进行弯折作业造成封装体破碎的问题，以及以导线连接芯片与管脚时，信号强度降低与封装体高制造成本的问题。
依据本申请的一实施例，揭露一种用于容置芯片的基架，包括槽部、自所述槽部沿第一方向延伸的平面部、通过支撑件与所述槽部连接的外框部，其中所述槽部用于容置半导体芯片，所述平面部包括用于与封装件固定的孔洞，所述外框部环绕所述槽部与所述平面部。所述基架另包括自所述外框部沿着所述第一方向向所述槽部延伸的管脚部，所述管脚部包括位于第一位面的第一延伸部、位于第二位面的第二延伸部以及连接于所述第一延伸部与所述第二延伸部之间的转折部，其中所述第一位面高于所述第二位面，且所述第二延伸部与所述外框部连接。
依据本申请的一实施例，揭露一种用于容置芯片的基架，包括槽部、自所述槽部沿第一方向延伸的平面部、通过支撑件与所述槽部连接的外框部，其中所述槽部用于容置半导体芯片，所述平面部包括用于与封装件固定的孔洞，所述外框部环绕所述槽部、所述平面部以及所述管脚部。所述基架另包括自所述槽部沿与所述第一方向相反的第二方向延伸的管脚部，所述管脚部包括位于第一位面的第一延伸部、位于第二位面的第二延伸部以及连接于所述第一延伸部与所述第二延伸部之间的转折部，其中所述第一位面高于所述第二位面，且所述第一延伸部与所述槽部连接。
本申请所揭露的基架在冲切前即先对管脚进行弯折，如此一来即可避免在芯片封装后才对管脚进行弯折，进而对封装体造成损伤的风险。
依据本申请的一实施例，揭露一种信号传递板，所述信号传递板是一体成型，包括:第一连接部、第二连接部以及转折部。所述第一连接部于第一位面上延伸，并用于连接基架中的芯片；所述第二连接部于第二位面上延伸，并用于连接所述基架的管脚；所述转折部连接于所述第一连接部与所述第二连接部之间；其中所述第二位面高于所述第一位面，且所述信号传递板用于在所述芯片与所述管脚之间传递信号。
依据本申请的一实施例，揭露一种信号传递板，所述信号传递板是一体成型，包括:第一连接部、第二连接部以及转折部。所述第一连接部于第一位面上延伸，并用于连接基架中的芯片；所述第二连接部于所述第一位面上延伸，并用于连接所述基架的管脚；所述转折部连接于所述第一连接部与所述第二连接部之间；其中所述信号传递板用于在所述芯片与所述管脚之间传递信号。
本申请所揭露的信号传递板为一体成型板，由于是以信号板的整体连接于芯片与管脚之间，宽度较单一导线大，因此信号于芯片与管脚间的传递所遭遇的阻抗较低。另外，由于是以信号板作为芯片与管脚间的连接，将可有效地降低连线后的弧高，进而降低封装体的高度，藉此降低封装体的制造成本。
依据本申请的一实施例，揭露一种芯片封装方法，包括:提供用于容置半导体芯片的基架，其中所述基架包括槽部、管脚部以及外框部；将半导体芯片放置于位于第一位面的所述槽部之中；将所述半导体芯片连接至位于第二位面的所述管脚部，其中所述第一位面与所述第二位面相异；将封装件与所述基架固定以封装所述半导体芯片；进行冲切作业以将所述槽部和所述管脚部与所述外框部分离以得到半导体封装芯片。另外，依据本申请的一实施例，揭露一种依据上述芯片封装方法所获得的半导体封装芯片。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是依据本申请一实施例之基架的示意图。
图2A是依据本申请一实施例之管脚部的示意图。
图2B是依据本申请另一实施例之管脚部的示意图。
图2C是依据本申请另一实施例之管脚部的示意图。
图3是依据本申请一实施例之基架结构的侧视图。
图4是依据本申请另一实施例之基架的示意图。
图5是依据本申请另一实施例之基架结构的侧视图。
图6是依据本申请另一实施例之基架的示意图。
图7是依据本申请另一实施例之基架结构的侧视图。
图8是依据本申请另一实施例之基架的示意图。
图9是依据本申请另一实施例之基架结构的侧视图。
图10是依据本申请另一实施例之管脚部的示意图。
图11是依据本申请一实施例之信号传递板的示意图。
图12是依据本申请一实施例之信号传递板搭配基架的示意图。
图13是依据本申请另一实施例之信号传递板的示意图。
图14是依据本申请另一实施例之信号传递板搭配基架的示意图。
图15A至15E是依据本申请一实施例之芯片封装方法的步骤流程图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
图1是依据本申请一实施例之用于容置芯片的基架1的示意图。在本实施例中，基架1是一体成型的设计，并且是用于半导体芯片的封装作业。在某些实施例中，基架1是由导电材料所制成。优选地，基架1是由铜制成。如图1所示，基架1包括槽部11、平面部12、外框部13以及管脚部14。槽部11包括用于容置半导体芯片的凹槽。在某些实施例中，半导体芯片是通过焊料黏着于槽部11的凹槽内，据此，凹槽除了容置半导体芯片的作用外，还可防止焊料无规则的扩散，避免焊料沾黏基架1的其他部件。平面部12自槽部11沿着第一方向A延伸，平面部12包括用于与封装件连接的孔洞121。详细来说，当进行半导体芯片的封装作业时，封装件将会与孔洞121通过卡接的方式固定。然而，封装件与孔洞121的固定方式并非本申请的一限制。
外框部13通过支撑件131和132与槽部11相连接，并环绕槽部11、平面部12以及管脚部14。在本实施例中，外框部13用于在封装作业时支撑槽部11，当封装作业完成后，会进行冲切作业将外框部13与槽部11进行分离。需注意的是，矩形结构的外框部13方便工厂大量生产基架1时，可以紧邻排列，方便进行作业。然而，外框部13的形状并非本申请的一限制。
管脚部14自外框部13沿第一方向A向槽部11延伸，管脚部14包括多根管脚。详细来说，当半导体芯片放置于槽部11后会进行接线作业，其用于将半导体芯片中的输出端、输入端连接至管脚部14的多根管脚，使得半导体芯片的信号通过管脚进行传递。
图2A至图2C是管脚部14的各种结构的实施例。参考图2A，管脚部14包括第一延伸部141、第二延伸部142以及转折部143。第一延伸部141位于第一位面P1，并且邻近槽部11。第二延伸部142位于第二位面P2，并且邻近外框部13，其中第一位面P1高于第二位面P2。转折部143连接于第一延伸部141以及第二延伸部142之间。如图2A所示，转折部143为平直斜面，其中转折部143与第一位面P1的夹角θ1以及转折部143与第二位面P2的夹角θ2相等。在本实施例中，夹角θ1和θ2介于30度至80度。实际角度取决于设计上的需要。需注意的是，本申请并不限定转折部143为平直斜面。
参考图2B，在图2B的实施例中，转折部143包括一个转角，其中转折部143与第一位面P1的夹角θ1以及转折部143与第二位面P2的夹角θ2相异。在本实施例中，夹角θ1介于30度至80度，夹角θ2介于30度至80度。参考图2C，在图2C的实施例中，转折部143包括两个转角，其中转折部143与第一位面P1的夹角θ1以及转折部143与第二位面P2的夹角θ2不限定相等或相异。在本实施例中，夹角θ1介于30度至80度，夹角θ2介于30度至80度。本申请并不限定转折部143的详细结构。
再次参考图1并搭配图3，图3是自图1中B-B'连线所视的侧视图。在图3的实施例中，以图2A所示的结构作为管脚部14的范例说明，然而，本技术领域人员应能理解图2B或图2C的结构可同样衍伸至图3实施例的内容。管脚部14的第二延伸部142与外框部13连接，并且，管脚部14自外框部13沿第一方向A向槽部11延伸。在本实施例中，槽部11与第二延伸部142共平面于第二位面P2。在如此设置下，位于第一位面P1的第一延伸部141在垂直方向上较槽部11高。
在图1的实施例中，管脚部14的每根管脚皆具有转折。如此一来，当封装作业完成并进行冲切作业以将外框部13与槽部11进行分离后，不需要再另外将管脚部14弯折，藉此，可避免弯折管脚部14时所产生的外力对封装件造成的破损、破裂的风险，同时也可避免焊料的破碎变形的风险。
图4是依据本申请一实施例之用于容置芯片的基架2的示意图。在本实施例中，基架2是一体成型的设计，并且是用于半导体芯片的封装作业。在某些实施例中，基架2是由导电材料所制成。优选地，基架2是由铜制成。如图4所示，基架2包括槽部21、平面部22、外框部23以及管脚部24。基架2与基架1相似，槽部21包括用于容置半导体芯片的凹槽。平面部22自槽部21沿着第一方向A延伸，平面部22包括用于与封装件连接的孔洞221。外框部23通过支撑件231和232与槽部21相连接，并环绕槽部21、平面部22以及管脚部24。在本实施例中，图2A至图2C所示的结构可用于实现管脚部24。
图4所示实施例与图1的差异仅在于外框部23并非矩形。详细来说，图4的外框部23具有向下转折处H1及H2，使得外框部23连接管脚部24的部分相较于图1的外框部13连接管脚部14的部分低。
同时参考图4并搭配图5，图5是自图4中B-B'连线所视的侧视图。在图5的实施例中，以图2A所示的结构作为管脚部24的范例说明，然而，本技术领域人员应能理解图2B或图2C的结构可同样衍伸至图5实施例的内容。管脚部24的第二延伸部242与外框部23连接，并且，管脚部24自外框部23沿第一方向A向槽部21延伸。由于转折处H1与H2的关系，图4的第一延伸部241与槽部21的距离相对于图3的第一延伸部141与槽部11的距离小。在图5的实施例中，槽部21与第一延伸部241共平面于第一位面P1。然而，此并非本申请的一限制，本领域技术人员应能轻易理解，通过调整转折处H1与H2的在外框部23的位置、长度，即可调整槽部21与管脚部24的相对位置。
图6是依据本申请一实施例之用于容置芯片的基架3的示意图。在本实施例中，基架3是一体成型的设计，并且是用于半导体芯片的封装作业。在某些实施例中，基架3是由导电材料所制成。优选地，基架3是由铜制成。如图6所示，基架3包括槽部31、平面部32、外框部33以及管脚部34。基架3与基架1相似，槽部31包括用于容置半导体芯片的凹槽。平面部32自槽部31沿着第一方向A延伸，平面部32包括用于与封装件连接的孔洞321。外框部33通过支撑件331和332与槽部31相连接，并环绕槽部31、平面部32以及管脚部34。在本实施例中，图2A至图2C所示的结构可用于实现管脚部34。
图6所示实施例与图1的差异仅在于管脚部34是自槽部31沿第二方向A'延伸。详细来说，管脚部34与槽部31连接，并且并未连接至外框部33。
同时参考图6并搭配图7，图7是自图6中B-B'连线所视的侧视图。在图7的实施例中，以图2A所示的结构作为管脚部34的范例说明，然而，本技术领域人员应能理解图2B或图2C的结构可同样衍伸至图7实施例的内容。管脚部34的第一延伸部341与槽部31连接，并且，管脚部34自槽部31沿第二方向A'向外框部33延伸。在图7的实施例中，外框部33高于管脚部34的第二延伸部342。
图8是依据本申请一实施例之用于容置芯片的基架4的示意图。在本实施例中，基架4是一体成型的设计，并且是用于半导体芯片的封装作业。在某些实施例中，基架4是由导电材料所制成。优选地，基架4是由铜制成。如图8所示，基架4包括槽部41、平面部42、外框部43以及管脚部44。基架4与基架1相似，槽部41包括用于容置半导体芯片的凹槽。平面部42自槽部41沿着第一方向A延伸，平面部42包括用于与封装件连接的孔洞421。外框部43通过支撑件431和432与槽部41相连接，并环绕槽部41、平面部42以及管脚部44。在本实施例中，图2A至图2C所示的结构可用于实现管脚部44。
图8所示实施例与图6的差异仅在于外框部43并非矩形。详细来说，外框部43具有向下转折处H3及H4，使得外框部43与管脚部44可以连接。
同时参考图8并搭配图9，图9是自图8中B-B'连线所视的侧视图。在图9的实施例中，以图2A所示的结构作为管脚部44的范例说明，然而，本技术领域人员应能理解图2B或图2C的结构可同样衍伸至图9实施例的内容。管脚部44的第一延伸部441与槽部41连接，并且，管脚部44自槽部41沿第二方向A'向外框部43延伸。另外，由于外框部43具有向下转折处H3与H4，使得第二延伸部442与外框部43连接。
在上述的实施例中，管脚部具有邻近槽部的第一延伸部以及邻近外框部的第二延伸部，其中位于第一位面的第一延伸部高于位于第二位面的第二延伸部。因此，若外框部没有相应的变化设计，管脚部将与槽部或外框部的其中之一连接，如图1、图6的实施例。然而，在本申请的其他实施例中，管脚部可具有其他结构。
图10是依据本申请一实施例之管脚部54的示意图。如图10所示，管脚部54具有第一延伸部541、第二延伸部542以及连接于第一延伸部541与第二延伸部542之间的转折部543。不同于图2A至2C的结构，第一延伸部541与第二延伸部542位于同一位面，如此一来，在外框部没有相应的变化设计的情况下，管脚部仍可与槽部以及外框部连接，并且管脚部54的每根管脚皆具有转折。如此一来，当封装作业完成并进行冲切作业以将外框部与槽部进行分离后，不需要再另外将管脚部54弯折，同样可避免弯折管脚部54时所产生的外力对封装件造成的破损、破裂的风险，同时也可避免焊料的破碎变形的风险。
本领域技术人员应能理解，在第一延伸部541与第二延伸部542位于同一位面的情况下，参考图2A至2C的实施例可知，转折部543同样可具有其他变化。关于转折部543的其他结构变化在此省略以省篇幅。
如上所述，当进行封装作业时，会将半导体芯片放置于基架(如上述实施例的基架)之中；接着，进行接线作业将半导体芯片的输出端、输入端连接至管脚部的多根管脚，使得半导体芯片的信号通过管脚进行传递。然而，若以导线连接芯片与管脚时，由于导线宽度较细，其阻抗较高，会导致在导线上传递的信号强度降低；另外，以导线连接芯片与管脚时，由于导线并非刚体，导线的弧高将会使得封装体必须加高。本申请另外提出一种信号传递板解决上述问题。
图11是依据本申请一实施例的信号传递板60的示意图。在本实施例中，信号传递板60是一体成型的设计，并且是用于在半导体芯片与管脚之间传递信号。在某些实施例中，信号传递板60是由导电材料所制成。优选地，信号传递板60是由铜制成。如图11所示，信号传递板60包括第一连接部61、第二连接部62以及连接于第一连接部61与第二连接部62之间的转折部63。第一连接部61在第一位面P1'上延伸，其用于连接放置于基架中的半导体芯片。第二连接部62在第二位面P2'上延伸，其用于连接基架的管脚。
在本实施例中，第一位面P1'低于第二位面P2'，因此，信号传递板60可搭配图1实施例中的基架1的结构来进行封装作业。参考图12，当半导体芯片IC1放置于槽部11后，接着进行接线作业，信号传递板60连接于半导体芯片IC1与管脚部14之间以进行信号传递。详细来说，第一连接部61连接至半导体芯片IC1，而第二连接部62连接至第一延伸部141。
相较于使用导线进行信号传递的先前技术，信号传递板60和芯片表面接触面积大。在本实施例中，信号传递板60的阻抗相较于使用导线低30～60％，因此，导电性较优；另外，使用信号传递板60的弧高可以相较于使用导线低20％～50％，如此一来，可以降低半导体芯片封装件的厚度，并达到成本节约、空间节约、损耗节约的效果。另外，对于封装设备而言，由于导线需要一根一根焊接，而使用信号传递板可以一组一组安装，因此，制作效率不及使用信号传递板速度快。
需注意的是，在图12的实施例中，转折部63是一平直斜面，其连接于第一连接部61与第二连接部62之间。然而，本领域技术人员参考图2A至2C的实施例可知，转折部63也可具有其他结构。举例来说，为求连接芯片与管脚，转折部63可包括至少一个转角。本申请并不以此为限。关于转折部63的其他结构变化在此省略以省篇幅。
在图12的实施例中，第一连接部61所在的第一位面P1'低于第二连接部62所在的第二位面P2'，因此，信号传递板60可搭配基架1的结构来进行封装作业。然而，本领域技术人员应能轻易理解，根据不同的基架的结构，信号传递板的结构也可同样做出相应修改。
图13是依据本申请一实施例之信号传递板70的侧视图。在本实施例中，信号传递板70是一体成型的设计，并且是用于在半导体芯片与管脚之间传递信号。在某些实施例中，信号传递板70是由导电材料所制成。优选地，信号传递板70是由铜制成。如图13所示，信号传递板70包括第一连接部71、第二连接部72以及连接于第一连接部71与第二连接部72之间的转折部73。第一连接部71与第二连接部72位在同一位面，其中第一连接部71用于连接放置于基架中的半导体芯片，而第二连接部72用于连接基架的管脚。
在本实施例中，第一连接部71与第二连接部72共平面于平面P1”，因此，信号传递板70可搭配图4或6实施例中的基架3的结构来进行封装作业。以图6为例，参考图14，当半导体芯片IC2放置于槽部31后，接着进行接线作业，信号传递板70连接于半导体芯片IC2与管脚部34之间以进行信号传递。详细来说，第一连接部71连接至半导体芯片IC2，而第二连接部72连接至第一延伸部341。
图15A至15E描绘芯片封装方法的流程步骤81-85。倘若大致上能得到相同的结果，本申请并不限定完全依照图15A至15E所示的步骤流程来执行。芯片封装方法的步骤流程为:
步骤81:提供用于容置半导体芯片的基架，其中所述基架包括槽部、管脚部以及外框部。需注意的是，图15A所示的基架1501可以是上述实施例中的基架。
步骤82:将半导体芯片放置于位于第一位面的槽部之中。如图15B所示，半导体芯片1502放置于基架1501的槽部之中。详细来说，半导体芯片1502可通过焊料1503黏着于基架1501之中。在本实施例中，焊料1503可为锡、银等混和物，帮助半导体芯片1502的热量传导至基架上。
步骤83:将半导体芯片连接至位于第二位面的管脚部，其中所述第一位面与所述第二位面相异。如图15C所示，进行接线作业将接线1504连接于半导体芯片1502与管脚部之间。在本实施例中，接线1504可以为上述实施例的信号传递板，其通过焊料1505黏着于半导体芯片1502与管脚部上。
步骤84:将封装件与基架固定以封装半导体芯片。在图15D的实施例中，封装件1506可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。在其他实施例中，封装件1506亦可包括适当的填充剂，例如是粉状的二氧化硅。另外，封装件1506可以通过不同的技术来封装半导体芯片1502，例如压缩成型(compression molding)、注射成型(injection molding)或转注成型(transfer molding)等等，此并非本申请的一限制。
步骤85:进行冲切作业以将槽部和管脚部与外框部分离以得到半导体封装芯片。如图15E所示，进行冲切作业后，不需要再进行管脚折弯作业即可获得半导体封装芯片。如此一来，即可避免弯折管脚部时所产生的外力对封装件造成的破损、破裂的风险，同时也可避免焊料的破碎变形的风险。
简单归纳本申请，本申请所提出的基架的管脚部已事先折弯，如此一来，即可避免冲切作业后，额外弯折管脚部时所产生的外力对封装件造成的破损、破裂的风险；并且，通过不同的管脚部、外框部的设计，提供不同的基架结构，使用者可依据设计、工艺等等因素选择适当的基架结构来完成封装作业；另外，本申请所提出的信号传递板相较于使用导线进行连接的先前技术，其阻抗较低，并且弧高较低，如此一来，即可降低封装件的高度，进而降低成本。

Claims (20)

1.一种用于容置芯片的基架，包括槽部、自所述槽部沿第一方向延伸的平面部、通过支撑件与所述槽部连接的外框部，其中所述槽部用于容置半导体芯片，所述平面部包括用于与封装件固定的孔洞，所述外框部环绕所述槽部与所述平面部，其特征在于，所述基架另包括自所述外框部沿着所述第一方向向所述槽部延伸的管脚部，所述管脚部包括位于第一位面的第一延伸部、位于第二位面的第二延伸部以及连接于所述第一延伸部与所述第二延伸部之间的转折部，其中所述第一位面高于所述第二位面，且所述第二延伸部与所述外框部连接。
2.如权利要求1所述的基架，其特征在于，所述转折部为平直斜面。
3.如权利要求1所述的基架，其特征在于，所述转折部包括至少一个转角。
4.如权利要求2或3所述的基架，其特征在于，所述转折部与所述第一位面的夹角介于30度至80度，且所述转折部与所述第二位面的夹角介于30度至80度。
5.如权利要求1所述的基架，其特征在于，其中所述槽部与所述第二延伸部共平面于所述第二位面。
6.如权利要求1所述的基架，其特征在于，其中所述槽部与所述第一延伸部共平面于所述第一位面。
7.一种用于容置芯片的基架，包括槽部、自所述槽部沿第一方向延伸的平面部、通过支撑件与所述槽部连接的外框部，其中所述槽部用于容置半导体芯片，所述平面部包括用于与封装件固定的孔洞，所述外框部环绕所述槽部、所述平面部以及所述管脚部，其特征在于，所述基架另包括自所述槽部沿与所述第一方向相反的第二方向延伸的管脚部，所述管脚部包括位于第一位面的第一延伸部、位于第二位面的第二延伸部以及连接于所述第一延伸部与所述第二延伸部之间的转折部，其中所述第一位面高于所述第二位面，且所述第一延伸部与所述槽部连接。
8.如权利要求7所述的基架，其特征在于，所述转折部为平直斜面。
9.如权利要求7所述的基架，其特征在于，所述转折部包括至少一个转角。
10.如权利要求8或9所述的基架，其特征在于，所述转折部与所述第一位面的夹角介于30度至80度，且所述转折部与所述第二位面的夹角介于30度至80度。
11.如权利要求7所述的基架，其特征在于，所述第二延伸部与所述外框部连接。
12.一种信号传递板，其特征在于，所述信号传递板是一体成型，包括:
第一连接部，于第一位面上延伸，所述第一连接部用于连接基架中的芯片；
第二连接部，于第二位面上延伸，用于连接所述基架的管脚；以及
转折部，连接于所述第一连接部与所述第二连接部之间；
其中所述第二位面高于所述第一位面，且所述信号传递板用于在所述芯片与所述管脚之间传递信号。
13.如权利要求12所述的信号传递板，其特征在于，所述转折部为平直斜面。
14.如权利要求12所述的信号传递板，其特征在于，所述转折部包括至少一个转角。
15.如权利要求12所述的信号传递板，其特征在于，所述信号传递板以铜制成。
16.一种信号传递板，其特征在于，所述信号传递板是一体成型，包括:
第一连接部，于第一位面上延伸，所述第一连接部用于连接基架中的芯片；
第二连接部，于所述第一位面上延伸，用于连接所述基架的管脚；以及
转折部，连接于所述第一连接部与所述第二连接部之间；
其中所述信号传递板用于在所述芯片与所述管脚之间传递信号。
17.如权利要求16所述的信号传递板，其特征在于，所述转折部包括至少一个转角。
18.如权利要求16所述的信号传递板，其特征在于，所述信号传递板以铜制成。
19.一种芯片封装方法，其特征在于，包括:
提供用于容置半导体芯片的基架，其中所述基架包括槽部、管脚部以及外框部；
将半导体芯片放置于位于第一位面的所述槽部之中；
将所述半导体芯片连接至位于第二位面的所述管脚部，其中所述第一位面与所述第二位面相异；
将封装件与所述基架固定以封装所述半导体芯片；
进行冲切作业以将所述槽部和所述管脚部与所述外框部分离以得到半导体封装芯片。
20.一种以权利要求19所述的方法制造的半导体封装芯片。
CN202010377889.0A 2020-05-07 2020-05-07 基架、信号传递板以及相关芯片封装方法和半导体封装芯片 Pending CN111540724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010377889.0A CN111540724A (zh) 2020-05-07 2020-05-07 基架、信号传递板以及相关芯片封装方法和半导体封装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010377889.0A CN111540724A (zh) 2020-05-07 2020-05-07 基架、信号传递板以及相关芯片封装方法和半导体封装芯片

Publications (1)

Publication Number Publication Date
CN111540724A true CN111540724A (zh) 2020-08-14

Family

ID=71980580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010377889.0A Pending CN111540724A (zh) 2020-05-07 2020-05-07 基架、信号传递板以及相关芯片封装方法和半导体封装芯片

Country Status (1)

Country Link
CN (1) CN111540724A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295510A (zh) * 2022-09-06 2022-11-04 日月新半导体(威海)有限公司 半导体分立器件封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295510A (zh) * 2022-09-06 2022-11-04 日月新半导体(威海)有限公司 半导体分立器件封装件

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
KR102041645B1 (ko) 전력반도체 모듈
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
CN211150513U (zh) 封装体
CN212648235U (zh) 导线架以及相关信号传递板
CN111540724A (zh) 基架、信号传递板以及相关芯片封装方法和半导体封装芯片
TW381326B (en) Semiconductor device and lead frame therefor
CN112216666B (zh) 元器件电性连接方法及芯片封装
CN105374759A (zh) 集成电路封装用陶瓷四边无引线扁平封装外壳
US9252086B2 (en) Connector and resin-sealed semiconductor device
CN214848611U (zh) 导线架管脚与导线架
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
CN212113711U (zh) 一种引线框架及to封装结构
CN2911961Y (zh) 芯片倒装型封装件
CN219534522U (zh) 封装结构、电路结构及用于制造封装结构的框架结构
CN213304123U (zh) 一种半导体芯片封装结构
US7309918B2 (en) Chip package structure
CN210120131U (zh) 一种新型to系列分立器件
CN215578514U (zh) 具有顶面散热的封装结构的电子装置
CN219267648U (zh) 一种半导体芯片封装结构
CN214956865U (zh) 瞬态电压抑制器
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
JPH02181956A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 264205 no.16-1 Hainan Road, export processing zone, Weihai Economic Development Zone, Shandong Province

Applicant after: Riyuexin semiconductor (Weihai) Co.,Ltd.

Address before: 264205 no.16-1 Hainan Road, export processing zone, Weihai Economic Development Zone, Shandong Province

Applicant before: RIYUEGUANG SEMICONDUCTOR(WEIHAI) Co.,Ltd.