CN213304123U - 一种半导体芯片封装结构 - Google Patents
一种半导体芯片封装结构 Download PDFInfo
- Publication number
- CN213304123U CN213304123U CN202022247499.XU CN202022247499U CN213304123U CN 213304123 U CN213304123 U CN 213304123U CN 202022247499 U CN202022247499 U CN 202022247499U CN 213304123 U CN213304123 U CN 213304123U
- Authority
- CN
- China
- Prior art keywords
- chip
- area
- boss
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及器件封装技术领域,尤其涉及一种半导体芯片封装结构。通过在芯片与第一贴片电极之间设置过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触,实现减小芯片与贴片电极之间的接合面积,由于热应力的量与芯片和贴片电极的之间的接合表面面积成正比,从而有效减少了芯片的热应力,避免芯片开裂或器件故障。
Description
技术领域
本实用新型涉及器件封装技术领域,尤其涉及一种半导体芯片封装结构。
背景技术
现有的半导体芯片封装通常为:半导体芯片通过焊料合金回流、导电环氧树脂等安装在铜衬底上,安装好的半导体芯片包封于环氧化合物等材料中。
随着对半导体器件的功率要求提高,半导体芯片的面积也逐渐增大。例如TVS二极管,一般采用多个大面积的TVS芯片层叠串联,以提供足够的基础电压。而对于大面积半导体芯片,很容易出现由于热应力而开裂或导致器件故障。
实用新型内容
本实用新型所要解决的技术问题是:提供一种能够有效减少芯片热应力的半导体芯片封装结构。
为了解决上述技术问题,本实用新型采用的技术方案为:
一种半导体芯片封装结构,包括依次层叠的第一贴片电极、芯片以及第二贴片电极,在芯片与第一贴片电极之间还设有过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触。
进一步的,所述第一凸台的接触面的面积不大于芯片的安装面的面积的80%。
进一步的,所述第一凸台的接触面的面积不大于芯片的安装面的面积的50%。
进一步的,所述第一凸台的厚度小于底座的厚度。
进一步的,所述底座另一端面上设有凹陷部。
进一步的,所述凹陷部的宽度为第一凸台的宽度的0.8~1.5倍。
进一步的,所述凹陷部的宽度与第一凸台的宽度相等,所述凹陷部的深度与第一凸台的厚度相等。
进一步的,所述底座另一端面上设有第二凸台,所述第二凸台与第一贴片电极接触,第二凸台与底座接触的面积小于底座在与第二凸台接触面方向上的截面积。
进一步的,所述第二凸台的接触面的面积大于12.5mm2。
进一步的,所述底座在芯片的安装面方向上的截面积小于芯片的安装面的面积。
本实用新型的有益效果在于:
本实用新型提供的一种半导体芯片封装结构,通过在芯片与第一贴片电极之间设置过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触,实现减小芯片与贴片电极之间的接合面积,由于热应力的量与芯片和贴片电极的之间的接合表面面积成正比,从而有效减少了芯片的热应力,避免芯片开裂或器件故障。
附图说明
图1为本实用新型实施例一的半导体芯片封装结构的结构示意图;
图2为本实用新型实施例二的半导体芯片封装结构的结构示意图;
图3为本实用新型实施例三的半导体芯片封装结构的结构示意图;
标号说明:
1、第一贴片电极;2、芯片;3、第二贴片电极;4、过渡电极;41、底座;411、凹陷部;412、第二凸台;42、第一凸台;5、壳体。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果,以下结合实施方式并配合附图予以说明。
请参照图1-图3,本实用新型提供的一种半导体芯片封装结构,包括依次层叠的第一贴片电极、芯片以及第二贴片电极,在芯片与第一贴片电极之间还设有过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触。
从上述描述可知,本实用新型的有益效果在于:
本实用新型提供的一种半导体芯片封装结构,通过在芯片与第一贴片电极之间设置过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触,实现减小芯片与贴片电极之间的接合面积,由于热应力的量与芯片和贴片电极的之间的接合表面面积成正比,从而有效减少了芯片的热应力,避免芯片开裂或器件故障。
进一步的,所述第一凸台的接触面的面积不大于芯片的安装面的面积的80%。
由上述描述可知,根据大量实验证明,第一凸台的接触面的面积不大于芯片的安装面的面积的80%时,效果较好。
进一步的,所述第一凸台的接触面的面积不大于芯片的安装面的面积的50%。
由上述描述可知,第一凸台的接触面的面积不大于芯片的安装面的面积的50%时,效果更好。
进一步的,所述第一凸台的厚度小于底座的厚度。
由上述描述可知,所述第一凸台的厚度小于底座的厚度可降低过渡电极成型工艺难度。
进一步的,所述底座另一端面上设有凹陷部。
由上述描述可知,在上述基础上,进一步在底座另一端面上设有凹陷部,可进一步减少芯片的加工应力、挤压应力以及焊接应力。
进一步的,所述凹陷部的宽度为第一凸台的宽度的0.8~1.5倍。
由上述描述可知,当所述凹陷部的宽度为第一凸台的宽度的0.8~1.5倍时,效果较好。
进一步的,所述凹陷部的宽度与第一凸台的宽度相等,所述凹陷部的深度与第一凸台的厚度相等。
由上述描述可知,通过上述具体设计,使得热应力较为均衡。
进一步的,所述底座另一端面上设有第二凸台,所述第二凸台与第一贴片电极接触,第二凸台与底座接触的面积小于底座在与第二凸台接触面方向上的截面积。
由上述描述可知,通过上述结构设计,可进一步减少芯片的挤压应力、焊接应力和电流通量。
进一步的,所述第二凸台的接触面的面积大于12.5mm2。
由上述描述可知,根据大量实验可得,当第二凸台的接触面的面积大于12.5mm2时,可得到较佳的电流通量,此时电流通量大于10KA。
进一步的,所述底座在芯片的安装面方向上的截面积小于芯片的安装面的面积。
请参照图1,本实用新型的实施例一为:
本实用新型提供的一种半导体芯片封装结构,包括依次层叠的第一贴片电极1、芯片2以及第二贴片电极3,在芯片2与第一贴片电极1之间还设有过渡电极4,所述过渡电极4包括一底座41和一体成型于底座41一端面上的第一凸台42,所述第一凸台42与芯片2接触且所述第一凸台42的接触面的面积小于芯片2的安装面的面积,所述底座41另一端面与第一贴片电极1接触。在本实施例中,第一凸台位于底座一端面中间位置上。
在本实施例中,所述第一凸台的接触面的面积不大于芯片的安装面的面积的80%。例如70%。优选为:所述第一凸台的接触面的面积不大于芯片的安装面的面积的50%,效果更好。
在本实施例中,所述第一凸台的厚度小于底座的厚度,可降低过渡电极成型工艺难度。所述底座在芯片的安装面方向上的截面积小于芯片的安装面的面积。
在本实施例中,第一凸台的形状包括但不限于方形、圆形、椭圆形、三角形。第一贴片电极设有限位孔,用于注塑定位。限位孔可设在边缘,也可设在中间。芯片的数量可以是一个,也可以是多个层叠串联。半导体芯片封装结构被设置在同一壳体5内。
请参照图2,本实用新型的实施例二为:
与上述实施例一的区别在于,进一步对底座进行结构改进,具体为:在所述底座41另一端面上设有凹陷部411。所述凹陷部的宽度为第一凸台的宽度的0.8~1.5倍。当然,优选为所述凹陷部的宽度与第一凸台的宽度相等,所述凹陷部的深度与第一凸台的厚度相等。
与实施例一相比,可进一步减少芯片的加工应力、挤压应力以及焊接应力。
请参照图3,本实用新型的实施例三为:
与上述实施例一的区别在于,进一步对底座进行结构改进,具体为:在所述底座41另一端面上设有第二凸台412,所述第二凸台412与第一贴片电极1接触,第二凸台与底座接触的面积小于底座在与第二凸台接触面方向上的截面积。所述第二凸台的接触面的面积大于12.5mm2。第二凸台的厚度大于第一凸台的厚度。第二凸台的厚度小于底座的厚度,可降低工艺难度。
与实施例一相比,可进一步减少芯片的挤压应力、焊接应力和电流通量。其中当第二凸台的接触面的面积大于12.5mm2时,可得到较佳的电流通量,此时电流通量大于10KA。在本实施例中,第二凸台的接触面的面积可根据实际生产需要进行相应的调整以达到适配不同产品、不同应用场景的特定要求。
需要说明的是:第一凸台、第二凸台、凹陷部的形状可相同,也可不同,但优选为相同。
综上所述,本实用新型提供的一种半导体芯片封装结构,通过在芯片与第一贴片电极之间设置过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触,实现减小芯片与贴片电极之间的接合面积,由于热应力的量与芯片和贴片电极的之间的接合表面面积成正比,从而有效减少了芯片的热应力,避免芯片开裂或器件故障。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (10)
1.一种半导体芯片封装结构,包括依次层叠的第一贴片电极、芯片以及第二贴片电极,其特征在于,在芯片与第一贴片电极之间还设有过渡电极,所述过渡电极包括一底座和一体成型于底座一端面上的第一凸台,所述第一凸台与芯片接触且所述第一凸台的接触面的面积小于芯片的安装面的面积,所述底座另一端面与第一贴片电极接触。
2.根据权利要求1所述的一种半导体芯片封装结构,其特征在于,所述第一凸台的接触面的面积不大于芯片的安装面的面积的80%。
3.根据权利要求2所述的一种半导体芯片封装结构,其特征在于,所述第一凸台的接触面的面积不大于芯片的安装面的面积的50%。
4.根据权利要求1所述的一种半导体芯片封装结构,其特征在于,所述第一凸台的厚度小于底座的厚度。
5.根据权利要求1所述的一种半导体芯片封装结构,其特征在于,所述底座另一端面上设有凹陷部。
6.根据权利要求5所述的一种半导体芯片封装结构,其特征在于,所述凹陷部的宽度为第一凸台的宽度的0.8~1.5倍。
7.根据权利要求6所述的一种半导体芯片封装结构,其特征在于,所述凹陷部的宽度与第一凸台的宽度相等,所述凹陷部的深度与第一凸台的厚度相等。
8.根据权利要求1所述的一种半导体芯片封装结构,其特征在于,所述底座另一端面上设有第二凸台,所述第二凸台与第一贴片电极接触,第二凸台与底座接触的面积小于底座在与第二凸台接触面方向上的截面积。
9.根据权利要求8所述的一种半导体芯片封装结构,其特征在于,所述第二凸台的接触面的面积大于12.5mm2。
10.根据权利要求1所述的一种半导体芯片封装结构,其特征在于,所述底座在芯片的安装面方向上的截面积小于芯片的安装面的面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022247499.XU CN213304123U (zh) | 2020-10-10 | 2020-10-10 | 一种半导体芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022247499.XU CN213304123U (zh) | 2020-10-10 | 2020-10-10 | 一种半导体芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213304123U true CN213304123U (zh) | 2021-05-28 |
Family
ID=76012479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022247499.XU Active CN213304123U (zh) | 2020-10-10 | 2020-10-10 | 一种半导体芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213304123U (zh) |
-
2020
- 2020-10-10 CN CN202022247499.XU patent/CN213304123U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2526565B1 (en) | Semiconductor packaging method | |
CN211150513U (zh) | 封装体 | |
CN205177808U (zh) | 芯片封装结构 | |
EP4020547A3 (en) | Packaged electronic device with high thermal dissipation and manufacturing process thereof | |
CN213304123U (zh) | 一种半导体芯片封装结构 | |
JP2022051530A (ja) | 低容量tvsのためのパッケージ構造 | |
CN219066818U (zh) | 一种可控制焊料厚度的功率模块引线框架及功率模块结构 | |
CN204516751U (zh) | 一种四方扁平无引脚型态封装的引线框结构与封装体结构 | |
CN212648235U (zh) | 导线架以及相关信号传递板 | |
CN111540724A (zh) | 基架、信号传递板以及相关芯片封装方法和半导体封装芯片 | |
CN210245487U (zh) | 二极管及其电极连接片 | |
CN210245488U (zh) | 非接触式上下芯片封装结构 | |
CN215220708U (zh) | 一种半导体芯片封装结构 | |
CN215869371U (zh) | 一种半导体芯片封装结构 | |
CN215118893U (zh) | 一种预折弯引脚和包含该预折弯引脚的贴片式保护器 | |
CN104471705B (zh) | 用于大面积半导体芯片的低热应力封装 | |
CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
CN213340380U (zh) | 一种半导体器件封装结构 | |
CN217035616U (zh) | 小型功率半导体器件 | |
CN213401176U (zh) | 一种焊接牢固的贴片式半导体器件 | |
CN219534522U (zh) | 封装结构、电路结构及用于制造封装结构的框架结构 | |
US7309918B2 (en) | Chip package structure | |
CN213583808U (zh) | 一种高温漏电特小的肖特基二极管 | |
CN215578512U (zh) | 高良率大功率器件 | |
CN204809215U (zh) | 一种封装框架结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |