CN215220708U - 一种半导体芯片封装结构 - Google Patents

一种半导体芯片封装结构 Download PDF

Info

Publication number
CN215220708U
CN215220708U CN202120937023.0U CN202120937023U CN215220708U CN 215220708 U CN215220708 U CN 215220708U CN 202120937023 U CN202120937023 U CN 202120937023U CN 215220708 U CN215220708 U CN 215220708U
Authority
CN
China
Prior art keywords
chip
layer
electrode
welding
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120937023.0U
Other languages
English (en)
Inventor
徐忠厚
李希
张祥贵
徐仁庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saiertan Wuxi Electronics Co ltd
Original Assignee
Saiertan Wuxi Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saiertan Wuxi Electronics Co ltd filed Critical Saiertan Wuxi Electronics Co ltd
Priority to CN202120937023.0U priority Critical patent/CN215220708U/zh
Application granted granted Critical
Publication of CN215220708U publication Critical patent/CN215220708U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及半导体技术领域，尤其涉及一种半导体芯片封装结构，包括依次层叠设置的第一贴片电极、芯片和第二贴片电极，所述第一贴片电极和芯片之间具有第一间隙，所述第一间隙内填充有第一连接层，所述第一连接层包括第一焊接层和围绕第一焊接层设置的第一隔离层，所述第一焊接层的两端面分别与第一贴片电极和芯片焊接；在焊接层的外围设置隔离层，可防止焊接材料溢出，有效提升焊接工艺效率，同时，在芯片和第一贴片电极之间采用局部焊接的方式，缩小了芯片与第一贴片电极的焊接面积，从而有效减小了芯片的热应力，防止器件开裂和故障。

Description

一种半导体芯片封装结构
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种半导体芯片封装结构。
背景技术
现有的半导体芯片封装通常为通过焊料合金回流、导电环氧树脂等安装在贴片电极上，安装好的半导体芯片包封于环氧化合物等材料中。随着对半导体器件的功率要求提高，半导体芯片的面积也逐渐增大，而如图1所示，对于大面积半导体芯片，芯片的热应力较高，尤其是靠近第一贴片电极的一侧的热应力过大，因此很容易出现由于热应力而开裂或导致器件故障，因此，本申请旨在提供一种可有效减少芯片热应力的半导体芯片局部封装结构。
实用新型内容
为了克服上述现有技术的缺陷，本实用新型所要解决的技术问题是提供一种有效减少芯片热应力的半导体芯片封装结构。
为了解决上述技术问题，本实用新型采用的技术方案为：一种半导体芯片封装结构，包括依次层叠设置的第一贴片电极、芯片和第二贴片电极，所述芯片与第二贴片电极之间焊接，所述第一贴片电极和芯片之间具有第一间隙，所述第一间隙内填充有第一连接层，所述第一连接层包括第一焊接层和围绕第一焊接层设置的第一隔离层，所述第一焊接层的两端面分别与第一贴片电极和芯片焊接。
进一步的，所述第一隔离层呈回字形结构，所述第一焊接层对应回字形结构的中心位置设置，且所述第一焊接层对应芯片的安装面的中心位置设置。
进一步的，所述第一焊接层与所述第一隔离层的表面齐平。
进一步的，所述第一焊接层与芯片的接触面积小于或等于芯片的安装面的面积的50％。
进一步的，所述第一焊接层的厚度小于100微米。
进一步的，所述第二贴片电极和芯片之间具有第二间隙，所述第二间隙内填充有第二连接层，所述第二连接层包括第二焊接层和围绕第二焊接层设置的第二隔离层，所述第二焊接层的两端面分别与第二贴片电极和芯片焊接。
进一步的，所述第二贴片电极与芯片的接触面积小于所述芯片的安装面的面积。
进一步的，所述第二贴片电极与芯片的接触面上设有凸台，所述凸台远离第二贴片电极的一端面与芯片接触且所述凸台与芯片的接触面积小于所述芯片的安装面的面积。
进一步的，所述第二贴片电极设有弯折部，所述弯折部上设有通孔。
进一步的，还包括壳体，所述壳体包覆芯片、第一贴片电极和第二贴片电极，所述第一贴片电极部分伸出壳体外部且所述第一贴片电极伸出至壳体外部的部分上设有限位孔。
本实用新型的有益效果在于：
一种半导体芯片封装结构，通过设置隔离层将焊接区域缩小，从而实现芯片与第一贴片之间为局部焊接，进而缩小了芯片与第一贴片电极的焊接面积，有效减小了芯片的热应力，防止器件开裂和故障；同时，采用隔离层围绕焊接层的方式，可防止焊接材料溢出，从而有效提升焊接工艺效率。
附图说明
图1所示为现有半导体芯片封装结构示意图；
图2所示为本实用新型实施例一的半导体芯片封装结构示意图；
图3所示为本实用新型实施例二的半导体芯片封装结构示意图；
图4所示为本实用新型实施例二的半导体芯片封装结构俯视图；
图5所示为本实用新型实施例三的半导体芯片封装结构示意图；
图6所示为本实用新型实施例三的半导体芯片封装结构俯视图；
图7所示为本实用新型实施例三的半导体芯片封装结构主视图。
标号说明：
1-第一贴片电极；2-第一焊接层；3-第二焊接层；4-芯片；5-第二贴片电极；6-第一隔离层；7-第一隔离层；8-通孔；9-壳体；10-限位孔。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图2至图7所示，本实用新型的一种半导体芯片封装结构，包括依次层叠设置的第一贴片电极、芯片和第二贴片电极，所述芯片与第二贴片电极之间焊接，所述第一贴片电极和芯片之间具有第一间隙，所述第一间隙内填充有第一连接层，所述第一连接层包括第一焊接层和围绕第一焊接层设置的第一隔离层，所述第一焊接层的两端面分别与第一贴片电极和芯片焊接。
从上述描述可知，本实用新型的有益效果在于：
一种半导体芯片封装结构，在焊接层的外围设置隔离层，可防止焊接材料溢出，有效提升焊接工艺效率，同时，在芯片和第一贴片电极之间采用局部焊接的方式，缩小了芯片与第一贴片电极的焊接面积，从而有效减小了芯片的热应力，防止器件开裂和故障。
进一步的，所述第一隔离层呈回字形结构，所述第一焊接层对应回字形结构的中心位置设置，且所述第一焊接层对应芯片的安装面的中心位置设置。
从上述描述可知，回字形结构的第一隔离层可防止焊接材料溢出，将焊接区域设置在芯片安装面的中央，可以确保芯片与贴片之间导电均匀，结构上可使各部位受到的应力也倾于平衡。
进一步的，所述第一焊接层与所述第一隔离层的表面齐平。
从上述描述可知，第一焊接层与所述第一隔离层的表面齐平，从而保证芯片与第一贴片电极之间没有空隙，实现良好的连接。
进一步的，所述第一焊接层与芯片的接触面积小于或等于芯片的安装面的面积的50％。
从上述描述可知，根据大量实验证明，第一凸台的接触面的面积小于或等于芯片的安装面的面积的50％时，效果较好。
进一步的，所述第一焊接层的厚度小于100微米。
从上述描述可知，根据大量实验证明，焊接层的厚度小于100微米更有利于导电、热传导及方便散热。
进一步的，所述第二贴片电极和芯片之间具有第二间隙，所述第二间隙内填充有第二连接层，所述第二连接层包括第二焊接层和围绕第二焊接层设置的第二隔离层，所述第二焊接层的两端面分别与第二贴片电极和芯片焊接。
从上述描述可知，在第二焊接层的外围设置第二隔离层，在芯片和第二贴片电极之间采用局部焊接的方式，缩小了芯片与第二贴片电极的焊接面积，从而有效减小了芯片的热应力。
所述第一焊接层和第二焊接层的材质可以是锡等焊料，第一隔离层和第二隔离层的材质可以是绝缘胶、阻焊剂等绝缘阻焊材料。
上述半导体芯片封装结构可以采用但不限于以下方式制得：在芯片的一安装面划分焊接区域和围绕该焊接区域的隔离区域，然后在所述隔离区域设置阻焊剂形成第一隔离层，再在焊接区域填充焊料形成第一焊接层，最后将第一贴片电极设于第一隔离层和第一焊接层上并与熔融的焊料接合，实现第一贴片电极和芯片之间局部焊接。第二贴片电极和芯片之间的局部焊接依此类推，此处不在赘述。
进一步的，所述第二贴片电极与芯片的接触面积小于所述芯片的安装面的面积。
从上述描述可知，通过减小第二贴片电极与芯片的接触面积，从而进一步减小芯片的热应力。
进一步的，所述第二贴片电极与芯片的接触面上设有凸台，所述凸台远离第二贴片电极的一端面与芯片接触且所述凸台与芯片的接触面积小于所述芯片的安装面的面积。
从上述描述可知，通过上述结构设计，可进一步减少芯片热应力、焊接应力和电流通量。
进一步的，所述第二贴片电极设有弯折部，所述弯折部上设有通孔。
从上述描述可知，通过在第二贴片电极增加通孔设计，减少了引脚折弯时的机械应力传导，有利于减少应力导致的电性失效及产品可靠性的提高。
进一步的，还包括壳体，所述壳体包覆芯片、第一贴片电极和第二贴片电极，所述第一贴片电极部分伸出壳体外部且所述第一贴片电极伸出至壳体外部的部分上设有限位孔。
从上述描述可知，壳体的设置对于芯片具有一定的保护作用，而在第一贴片电极伸出至壳体外部的部分上设置限位孔，可用于注塑定位。
请参照图2所示，本实用新型的实施例一为：
本实用新型提供的一种半导体芯片封装结构，包括依次层叠设置的第一贴片电极1、芯片4和第二贴片电极5，所述芯片4与第二贴片电极5之间焊接，所述第一贴片电极1和芯片4之间具有第一间隙，所述第一间隙内填充有第一连接层，所述第一连接层包括第一焊接层2和围绕第一焊接层设置的第一隔离层6，第一隔离层6呈回字形结构，所述第一焊接层2对应回字形结构的中心位置设置，第一焊接层2与所述第一隔离层6的表面齐平，且所述第一焊接层2对应芯片4的安装面的中心位置设置，所述第一焊接层2的两端面分别与第一贴片电极1和芯片4焊接。
本实施例中，第一焊接层与芯片的接触面积小于或等于芯片的安装面的面积的50％，第一焊接层的厚度小于100微米。
请参照图3-图4，本实用新型的实施例二为：
与上述实施例一的区别在于，进一步对第二贴片电极5进行结构改进，具体为：所述第二贴片电极5和芯片4之间具有第二间隙，所述第二间隙内填充有第二连接层，所述第二连接层包括第二焊接层3和围绕第二焊接层设置的第二隔离层7，所述第二焊接层3的两端面分别与第二贴片电极5和芯片4焊接。
本实施例中，第二贴片电极5与芯片4的接触面积小于芯片4的安装面的面积，优选的，在第二贴片电极5与芯片4的接触面上设置凸台，凸台远离第二贴片电极5的一端面与芯片4接触且凸台与芯片4的接触面积小于芯片4的安装面的面积
与实施例一相比，第二贴片电极与芯片的接触面积减少，从而进一步减小芯片的热应力。
请参照图5-图7，本实用新型的实施例四为：
与上述实施例一的区别在于，包括壳体9且进一步对第二贴片电极5进行结构改进，具体为：所述壳体9包覆芯片4、第一贴片电极1和第二贴片电极5，所述第一贴片电极1部分伸出壳体8外部且所述第一贴片电极1伸出至壳体9外部的部分上设有限位孔10；第二贴片电极5设有弯折部，所述弯折部上设有通孔8，所述通孔8为应力释放孔，其形状包括但不限于圆形、椭圆形等。
与实施例一相比，壳体对芯片具有一定的保护作用，在第一贴片电极伸出至壳体外部的部分上设置限位孔，可用于注塑定位，同时通过在第二贴片电极增加应力释放孔设计，减少了第二贴片电极与芯片接触区域连接处的电极材料体积，从而达到减少壳体注塑成型合模及黑胶注塑时作用在晶粒上的剪切力。
综上所述，本实用新型提供的一种半导体芯片封装结构，在焊接层的外围设置隔离层，可防止焊接材料溢出，有效提升焊接工艺效率，同时，在芯片和第一贴片电极之间采用局部焊接的方式，缩小了芯片与第一贴片电极的焊接面积，从而有效减小了芯片的热应力，防止器件开裂和故障。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种半导体芯片封装结构，包括依次层叠设置的第一贴片电极、芯片和第二贴片电极，所述芯片与第二贴片电极之间焊接，其特征在于，所述第一贴片电极和芯片之间具有第一间隙，所述第一间隙内填充有第一连接层，所述第一连接层包括第一焊接层和围绕第一焊接层设置的第一隔离层，所述第一焊接层的两端面分别与第一贴片电极和芯片焊接。
2.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第一隔离层呈回字形结构，所述第一焊接层对应回字形结构的中心位置设置，且所述第一焊接层对应芯片的安装面的中心位置设置。
3.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第一焊接层与所述第一隔离层的表面齐平。
4.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第一焊接层与芯片的接触面积小于或等于芯片的安装面的面积的50％。
5.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第一焊接层的厚度小于100微米。
6.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第二贴片电极和芯片之间具有第二间隙，所述第二间隙内填充有第二连接层，所述第二连接层包括第二焊接层和围绕第二焊接层设置的第二隔离层，所述第二焊接层的两端面分别与第二贴片电极和芯片焊接。
7.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第二贴片电极与芯片的接触面积小于所述芯片的安装面的面积。
8.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第二贴片电极与芯片的接触面上设有凸台，所述凸台远离第二贴片电极的一端面与芯片接触且所述凸台与芯片的接触面积小于所述芯片的安装面的面积。
9.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，所述第二贴片电极设有弯折部，所述弯折部上设有通孔。
10.根据权利要求1所述的一种半导体芯片封装结构，其特征在于，还包括壳体，所述壳体包覆芯片、第一贴片电极和第二贴片电极，所述第一贴片电极部分伸出壳体外部且所述第一贴片电极伸出至壳体外部的部分上设有限位孔。
CN202120937023.0U 2021-04-30 2021-04-30 一种半导体芯片封装结构 Active CN215220708U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120937023.0U CN215220708U (zh) 2021-04-30 2021-04-30 一种半导体芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120937023.0U CN215220708U (zh) 2021-04-30 2021-04-30 一种半导体芯片封装结构

Publications (1)

Publication Number Publication Date
CN215220708U true CN215220708U (zh) 2021-12-17

Family

ID=79448091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120937023.0U Active CN215220708U (zh) 2021-04-30 2021-04-30 一种半导体芯片封装结构

Country Status (1)

Country Link
CN (1) CN215220708U (zh)

Similar Documents

Publication Publication Date Title
JP5527330B2 (ja) 半導体装置用ユニットおよび半導体装置
JP4254527B2 (ja) 半導体装置
TW200301007A (en) Semiconductor device and method of fabricating the same
JP4468115B2 (ja) 半導体装置
CN102693963A (zh) 半导体器件及其制造方法
JP3836010B2 (ja) 半導体装置
CN201000882Y (zh) 内嵌导热绝缘体具散热片的新型半导体器件封装结构
CN215220708U (zh) 一种半导体芯片封装结构
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
CN104518066A (zh) 一种具有过渡基板的led器件及其封装方法
CN112992818B (zh) 一种功率器件及其制作方法
CN212084994U (zh) 一种并联封装的器件组
JP4587444B2 (ja) チップ型固体電解コンデンサ及びその製造方法
CN212485342U (zh) 一种结构可靠的贴片式二极管
JP7141453B2 (ja) 半導体装置
CN215869371U (zh) 一种半导体芯片封装结构
CN210245488U (zh) 非接触式上下芯片封装结构
CN213304123U (zh) 一种半导体芯片封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
JP6967335B2 (ja) 半導体装置
CN214280006U (zh) 一种易于焊接的倒装led芯片
CN213424977U (zh) 一种基于倒装焊工艺的芯片封装结构
JP4258391B2 (ja) 半導体装置
CN218482234U (zh) 功率半导体器件封装结构
CN215731681U (zh) 一种提高分立器件可靠性的连桥结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant