JP6967335B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6967335B2
JP6967335B2 JP2016050677A JP2016050677A JP6967335B2 JP 6967335 B2 JP6967335 B2 JP 6967335B2 JP 2016050677 A JP2016050677 A JP 2016050677A JP 2016050677 A JP2016050677 A JP 2016050677A JP 6967335 B2 JP6967335 B2 JP 6967335B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting surface
connecting portion
lead
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016050677A
Other languages
English (en)
Other versions
JP2017168553A (ja
Inventor
克人 山▲崎▼
誠 団迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016050677A priority Critical patent/JP6967335B2/ja
Publication of JP2017168553A publication Critical patent/JP2017168553A/ja
Application granted granted Critical
Publication of JP6967335B2 publication Critical patent/JP6967335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、表面実装型の樹脂パッケージ形式である半導体装置に関する。
半導体素子がダイオードである半導体装置は、従来、電子回路などの整流器として一般的に使用されている。最近では、自動車の電装用(車載ECU(Electronic Control Unit)など)の整流器として、小型化を図り、かつ大電流に対応した半導体装置が要求されている。
特許文献1には、小型化を図った半導体素子がダイオードである半導体装置が掲載されている。当該半導体装置は、アノード端子を半導体素子(ダイオード)のアノード電極に直接、固着させた構成となっている。このような構成をとることによって、アノード端子とアノード電極との導通のために配置されるボンディングワイヤが省略されるため、半導体装置の厚さを薄くすることができる。したがって、半導体装置の小型化を図ることが可能となる。
ただし、特許文献1に掲載されている半導体装置のアノード端子は、半導体素子のアノード電極に固着される部分の表面積が比較的小さいため、現在要求されている大電流に対応した構成にはなっていない。また、当該半導体装置のカソード端子は、表面実装のため絶縁性樹脂(封止樹脂)から露出した構成となっているが、絶縁性樹脂からの露出面積がアノード端子の露出面積と同程度である。よって、当該半導体装置の使用の際、半導体素子から発生する熱が、効率よくカソード端子から外部へ放熱されないという課題がある。
特開2002−231869号公報
本発明は上記事情に鑑み、小型化を図りつつ、大電流に対応するとともに、放熱性の向上を図った半導体装置およびその製造方法を提供することをその課題とする。
本発明の第1の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く第1電極および第2電極が形成された半導体素子と、前記第1電極に導通する素子接続部と、第1実装面を有する端子部と、前記素子接続部と前記端子部とにつながる中間連絡部と、を含む第1リードと、前記半導体素子の厚さ方向において互いに反対側を向く素子搭載面および第2実装面を有し、かつ前記素子搭載面が前記第2電極に導通する第2リードと、前記第1リードおよび前記第2リードのそれぞれ一部ずつと、前記半導体素子とを覆う封止樹脂と、を備える半導体装置であって、前記第1リードは、一体成形された導電性基材からなり、前記第1実装面および前記第2実装面が、ともに前記封止樹脂から露出し、かつ前記第2実装面の面積が、前記第1実装面の面積よりも大であることを特徴としている。
本発明の実施の形態において好ましくは、前記半導体素子の厚さ方向に対して直角である第1方向において、前記第1リードおよび前記第2リードは、ともに前記第1方向に沿って配置されている。
本発明の実施の形態において好ましくは、前記第1実装面および前記第2実装面の前記半導体素子の厚さ方向における位置は、ともに同一である。
本発明の実施の形態において好ましくは、前記中間連絡部は、前記半導体素子に対向する連絡部内面と、前記連絡部内面とは反対側を向く連絡部外面とを有し、前記第1リードにおいて、前記連絡部内面と前記第1実装面との間に段差が形成されている。
本発明の実施の形態において好ましくは、前記中間連絡部には、前記連絡部外面から前記連絡部内面までに至る連絡部貫通孔が形成されている。
本発明の実施の形態において好ましくは、前記半導体素子の厚さ方向および前記第1方向に対していずれも直角である第2方向において、前記端子部には、前記第2方向に沿って突出する突起が形成されている。
本発明の実施の形態において好ましくは、前記端子部は、前記第2方向において両側に突出する一対の前記突起を有する。
本発明の実施の形態において好ましくは、前記第2リードには、前記素子搭載面から窪み、かつ前記第2方向に沿った溝が形成されている。
本発明の実施の形態において好ましくは、前記第2リードには、前記第1方向において前記中間連絡部に対向する部分と、前記第2方向の両端部とに、前記素子搭載面と面一であり、かつ前記第2リードの外側に向かって突出するとともに、前記第2実装面と同方向を向く部分が前記封止樹脂によって覆われた庇が形成されている。
本発明の実施の形態において好ましくは、前記封止樹脂は、前記半導体素子の厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有し、前記第1実装面および前記第2実装面は、ともに前記樹脂裏面と面一である。
本発明の実施の形態において好ましくは、前記封止樹脂は、前記樹脂主面および前記樹脂裏面の双方に交差し、かつ前記第1方向に離間した一対の樹脂第1側面を有し、一方の前記樹脂第1側面から前記端子部の一部が突出し、他方の前記樹脂第1側面から前記第2リードの一部が突出している。
本発明の実施の形態において好ましくは、前記第1リードおよび前記第2リードは、ともに同一の前記導電性基材からなる。
本発明の実施の形態において好ましくは、前記導電性基材は、Cuを主成分とする合金からなる。
本発明の実施の形態において好ましくは、前記端子部は、前記第1実装面とは反対側を向く端子部外面を有し、前記端子部外面および前記素子搭載面の前記半導体素子の厚さ方向における位置は、ともに同一である。
本発明の実施の形態において好ましくは、前記封止樹脂は、電気絶縁性を有する熱硬化性の合成樹脂である。
本発明の実施の形態において好ましくは、前記封止樹脂は、エポキシ樹脂である。
本発明の実施の形態において好ましくは、前記第1電極と前記素子接続部との間に介在し、かつ導電性を有する第1接合層を備える。
本発明の実施の形態において好ましくは、前記第1接合層は、Snを含む。
本発明の実施の形態において好ましくは、前記第2電極と前記素子搭載面との間に介在し、かつ導電性を有する第2接合層を備える。
本発明の実施の形態において好ましくは、前記第2接合層は、Agを含む。
本発明の実施の形態において好ましくは、前記封止樹脂から露出した前記第1実装面および前記第2実装面を覆う外装めっき層を備える。
本発明の実施の形態において好ましくは、前記外装めっき層は、Snを主成分とする合金からなる。
本発明の実施の形態において好ましくは、前記半導体素子は、ダイオードである。
本発明の実施の形態において好ましくは、前記半導体素子は、ショットキーバリアダイオードである。
本発明の第2の側面によって提供される半導体装置の製造方法は、互いに離間し、かつ第1方向に沿って配置された第1導電部および第2導電部と、前記第1方向において、前記第1導電部および前記第2導電部を挟むように配置され、かつ一方が前記第1導電部につながり、他方が前記第2導電部につながる一対のタイバーと、両端が前記一対のタイバーにつながり、かつ前記第1導電部および前記第2導電部に並行して配置されたセクションバーと、を含む導電性基材を準備する工程と、前記第1導電部を成形する工程と、前記第2導電部に半導体素子を搭載する工程と、前記半導体素子に前記第1導電部を接続する工程と、前記第1導電部および前記第2導電部のそれぞれ一部ずつと、前記半導体素子とを覆う封止樹脂を形成する工程と、を備える半導体装置の製造方法であって、前記セクションバーには、前記第1方向に対して直角である第2方向に延出し、かつ前記第1導電部につながる連結部が形成され、前記半導体素子に前記第1導電部を接続する工程では、前記連結部の軸線まわりに前記第1導電部を反転させることを特徴としている。
本発明の実施の形態において好ましくは、前記第1導電部を成形する工程では、プレス加工により前記第1導電部が一体成形される。
本発明の実施の形態において好ましくは、前記第1導電部には、前記セクションバーに向かって突出する第1突起が形成され、前記セクションバーには、前記第1突起および前記連結部に離間し、かつ前記第1導電部に向かって突出する第2突起が形成され、前記半導体素子に前記第1導電部を接続する工程では、前記連結部の軸線まわりに前記第1導電部を反転させたとき、前記第1突起が前記第2突起に当接する。
本発明にかかる半導体装置は、一体成形された導電性基材からなる第1リードが、半導体素子が搭載された第2リードの素子搭載面と同方向を向く、半導体素子の第1電極に接続された構成となっている。よって、第1リードが第1電極に直接接続されているため、ボンディングワイヤが省略されることによって、半導体装置の小型化を図ることができる。また、第1電極への接続に供する第1リードの部分(素子接続部)の表面積が従来技術よりも拡大し、より大きな電流を半導体素子に流すことができる。
さらに、本発明にかかる半導体装置は、第1リードの第1実装面と、第2リードの第2実装面とが、ともに封止樹脂から露出した構成であり、かつ第2実装面の面積が第1実装面の面積よりも大である。よって、半導体装置の使用の際、半導体素子から発生する熱が、カソード端子である第2リードから効率よく外部へ放熱することができる。以上より、本発明にかかる半導体装置によれば、小型化を図りつつ、大電流に対応するとともに、放熱性の向上を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態にかかる半導体装置の平面図である。 図1に示す半導体装置の平面図(封止樹脂を省略)である。 図1に示す半導体装置の右側面図である。 図1に示す半導体装置の右側面図(封止樹脂を省略)である。 図1に示す半導体装置の底面図である。 図2のVI−VI線に沿う断面図である。 図2のVII−VII線に沿う断面図である。 図1に示す半導体装置の製造方法を説明する平面図である。 図1に示す半導体装置の製造方法を説明する平面図である。 図9のX−X線に沿う断面図である。 図1に示す半導体装置の製造方法を説明する平面図である。 図1に示す半導体装置の製造方法を説明する平面図である。 図12のXIII−XIII線に沿う断面図である。 図1に示す半導体装置の製造方法を説明する断面図である。 本発明の第2実施形態にかかる半導体装置の平面図(封止樹脂を省略)である。 図15に示す半導体装置の右側面図(封止樹脂を省略)である。 図15に示す半導体装置の背面図(封止樹脂を省略)である。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
〔第1実施形態〕
図1〜図7に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、半導体素子11、第1接合層12、第2接合層13、第1リード2、第2リード3、封止樹脂4および外装めっき層5を備える。
図1は、半導体装置A10の平面図である。図2は、理解の便宜上、図1に対して封止樹脂4を省略した半導体装置A10の平面図である。図3は、半導体装置A10の右側面図である。図4は、理解の便宜上、図3に対して封止樹脂4を省略した半導体装置A10の右側面図である。図5は、半導体装置A10の底面図である。図6は、図2のVI−VI線に沿う断面図である。図7は、図2のVII−VII線に沿う断面図である。なお、図2および図4において省略した封止樹脂4は、想像線(二点鎖線)で示している。
これらの図に示す半導体装置A10は、たとえば自動車電装の回路基板に表面実装される形式のものである。ここで、説明の便宜上、半導体素子11の厚さ方向Zに対して直角である平面図の左右方向を第1方向Xと、半導体素子11の厚さ方向Zおよび第1方向Xに対していずれも直角である平面図の上下方向を第2方向Yと、それぞれ定義する。本実施形態にかかる半導体装置A10の封止樹脂4に覆われた部分は、半導体素子11の厚さ方向Z視である平面視(以下、単に「平面視」という。)の形状が矩形状である。
半導体素子11は、半導体装置A10の機能の中枢となる部分である。本実施形態にかかる半導体素子11はダイオードであり、具体的にはショットキーバリアダイオードである。図4に示す半導体素子11の上面には、第1電極111が形成されている。第1電極111は、アノード電極である。第1電極111は、たとえばAl層を基に、半導体素子11の外部に向かってNi層およびPd層が互いに積層されたものである。本実施形態においては、半導体素子11の内部と第1電極111との間に金属薄膜が介在することによって、ショットキー障壁が形成されている。当該金属薄膜は、たとえばMoまたはTiからなる。また、図4に示す半導体素子11の下面には、第2電極112が形成されている。第2電極112は、カソード電極である。第2電極112の構成は、第1電極111と同様である。第1電極111および第2電極112は、半導体素子11の厚さ方向Zにおいて互いに反対側を向いている。また、図4に示すように、第2電極112の面積は、第1電極111の面積よりも大である。なお、半導体素子11は、全て封止樹脂4に覆われている。
第1接合層12は、図4、図6および図7に示すように、第1電極111と後述する第1リード2の素子接続部21との間に介在し、かつ導電性を有する部分である。本実施形態にかかる第1接合層12は、Snを含むはんだペースト、たとえば鉛フリーはんだペーストからなる。第1接合層12を介して、第1電極111と第1リード2とが互いに導通している。
第2接合層13は、図4、図6および図7に示すように、第2電極112と後述する第2リード3の素子搭載面32との間に介在し、かつ導電性を有する部分である。本実施形態にかかる第2接合層13は、Agを含むエポキシ樹脂を主剤とした合成樹脂(いわゆるAgペースト)からなる。第2接合層13を介して、第2電極112と第2リード3とが互いに導通している。
第1リード2は、図1〜図5に示すように、導電性を有し、かつ第1電極111に導通することによって半導体装置A10のアノード端子を構成する部材である。第1リード2は、後述する半導体装置A10の製造方法の一例にて示す、一体成形された導電性基材81からなる。本実施形態にかかる導電性基材81は、Cuを主成分とする合金からなる。第1リード2は、第1方向Xに沿って配置されている。第1リード2は、素子接続部21、端子部22および中間連絡部23を含む。素子接続部21、端子部22および中間連絡部23の厚さは、いずれも同一である。当該厚さは、100〜200μmであり、たとえば150μmを標準としている。
図2および図4に示すように、素子接続部21は、第1接合層12を介して第1電極111に導通するとともに、第1リード2を第1電極111に接続するときに供される部分である。素子接続部21は、形状が平たんであり、かつ半導体素子11に対して平行となるように配置されている。素子接続部21は、接続部内面211および接続部外面212を有する。接続部内面211は、図4に示す素子接続部21の下面であり、かつ第1電極111に向かい合う面である。接続部内面211は、第1接合層12に接している。接続部外面212は、図4に示す素子接続部21の上面であり、かつ接続部内面211とは反対側を向く面である。図4および図7に示すように、平面視において、素子接続部21の面積は、第1電極111の面積と略同一である。また、素子接続部21は、全て封止樹脂4に覆われている。
図1〜図5に示すように、端子部22は、第1リード2を実装対象となる回路基板に接続するときに供される部分である。端子部22は、第1実装面221および端子部外面222を有する。第1実装面221は、図4に示す端子部22の下面であり、かつ封止樹脂4から露出している面である。半導体装置A10を実装対象となる回路基板に表面実装する際、第1実装面221にクリームはんだなどが付着する。端子部外面222は、図4に示す端子部22の上面であり、かつ第1実装面221とは反対側を向く面である。図1、図3および図4に示すように、本実施形態にかかる端子部22は、第1実装面221に加え、端子部外面222の一部が封止樹脂4から露出している。
図2および図4に示すように、中間連絡部23は、素子接続部21と端子部22とにつながり、かつ形状が屈曲した部分である。中間連絡部23は、連絡部内面231および連絡部外面232を有する。連絡部内面231は、半導体素子11に対向する面であり、かつ接続部内面211と第1実装面221とにつながる面である。連絡部外面232は、連絡部内面231とは反対側を向く面であり、かつ接続部外面212と端子部外面222とにつながる面である。図4および図6に示すように、厚さ方向Zにおいて、連絡部内面231は、半導体素子11の第1電極111に対して接続部内面211よりも遠くに位置する領域を含む。あわせて、厚さ方向Zにおいて、連絡部外面232は、第1電極111に対して接続部外面212よりも遠くに位置する領域を含む。また、中間連絡部23は、素子接続部21と同じく全て封止樹脂4に覆われている。
第2リード3は、図1〜図5に示すように、導電性を有し、かつ第2電極112に導通することによって半導体装置A10のカソード端子を構成する部材である。第2リード3は、第1リード2とは異なり、形状が平たんである部材である。本実施形態にかかる第2リード3は、第1リード2と同一の導電性基材81からなる。第2リード3は、第1リード2と同じく第1方向Xに沿って配置されている。第2リード3は、第2実装面31および素子搭載面32を有する。また、第2リード3は、パッド部33および帯状部34を含む。パッド部33および帯状部34の厚さは、ともに同一である。当該厚さは、100〜200μmであり、たとえば150μmを標準としている。
図3〜図5に示すように、第2実装面31は、封止樹脂4から露出している面である。第2実装面31は、図4に示す第2リード3の下面である。半導体装置A10を実装対象となる回路基板に表面実装する際、第1実装面221と同じく第2実装面31にクリームはんだなどが付着する。本実施形態においては、第2実装面31の面積は、第1実装面221の面積よりも大である。また、本実施形態においては、第1実装面221および第2実装面31の半導体素子11の厚さ方向Zにおける位置は、ともに同一である。
図4に示すように、素子搭載面32は、半導体素子11を搭載する面である。素子搭載面32は、図4に示す第2リード3の上面である。素子搭載面32は、第2接合層13を介して第2電極112に導通している。半導体素子11の厚さ方向Zにおいて、第2実装面31および素子搭載面32は互いに反対側を向いている。本実施形態においては、素子搭載面32および端子部外面222の半導体素子11の厚さ方向Zにおける位置は、ともに同一である。
図2および図4に示すように、パッド部33は、半導体素子11を搭載する部分である。平面視において、パッド部33の形状は矩形状であり、かつパッド部33の面積は、半導体素子11の面積よりも大である。図2、図4、図6および図7に示すように、パッド部33には、第1方向Xにおいて中間連絡部23に対向する部分と、第2方向Yの両端部とに、素子搭載面32と面一であり、かつ第2リード3の外側に向かって突出する庇331が形成されている。平面視において、庇331の形状はコの字状である。庇331の第2実装面31と同方向を向く部分が、封止樹脂4によって覆われている。庇331の横断面形状は矩形状で、かつ一様である。本実施形態においては、半導体素子11の一部が庇331に搭載されている。
図1〜図5に示すように、帯状部34は、パッド部33に対して第1リード2とは反対側に位置し、かつパッド部33につながる部分である。第2方向Yにおいて、帯状部34の長さはパッド部33の長さよりも短い。本実施形態にかかる帯状部34は、第2実装面31に加え、素子搭載面32の一部が封止樹脂4から露出している。図2、図4および図6に示すように、帯状部34のパッド部33につながる部分には、素子搭載面32から窪み、かつ第2方向Yに沿った溝341が2本形成されている。第2方向Yに対する溝341の断面形状はV字状で、かつ一様である。溝341は、全て封止樹脂4で充填されている。本実施形態にかかる溝341の深さは、30〜70μmである。
封止樹脂4は、図1、図3および図5に示すように、第1リード2および第2リード3のそれぞれ一部ずつと、半導体素子11とを覆う部材である。封止樹脂4は、電気絶縁性を有する熱硬化性の合成樹脂であり、本実施形態にかかる当該合成樹脂は、黒色のエポキシ樹脂である。封止樹脂4は、樹脂主面41、樹脂裏面42、一対の樹脂第1側面431および一対の樹脂第2側面432を有する。
樹脂主面41は、図3に示す封止樹脂4の上面である。樹脂裏面42は、図3に示す封止樹脂4の下面である。樹脂主面41および樹脂裏面42は、半導体素子11の厚さ方向Zにおいて互いに反対側を向いている。図3および図6に示すように、本実施形態においては、第1実装面221および第2実装面31は、ともに樹脂裏面42と面一である。
図1、図3および図5に示すように、一対の樹脂第1側面431は、樹脂主面41および樹脂裏面42の双方に交差し、かつ第1方向Xに離間した一対の面である。一対の樹脂第1側面431は、第1方向Xにおいて互いに反対側を向いている。樹脂第1側面431は、樹脂主面41および樹脂裏面42の双方に対して傾斜している。本実施形態においては、一方の樹脂第1側面431(図3の右側に位置)から端子部22の一部が突出し、他方の樹脂第1側面431(図3の左側に位置)から第2リード3の帯状部34の一部が突出している。
図1、図3および図5に示すように、一対の樹脂第2側面432は、樹脂主面41および樹脂裏面42の双方に交差し、かつ第2方向Yに離間した一対の面である。一対の樹脂第2側面432は、第2方向Yにおいて互いに反対側を向いている。樹脂第2側面432は、樹脂第1側面431と同じく、樹脂主面41および樹脂裏面42の双方に対して傾斜している。本実施形態においては、一対の樹脂第2側面432から第1リード2および第2リード3が、ともに露出していない。
外装めっき層5は、図4、図6および図7に示すように、封止樹脂4から露出した第1実装面221および第2実装面31を覆う部分である。本実施形態においては、さらに封止樹脂4から露出した端子部外面222および素子搭載面32が、外装めっき層5に覆われている。本実施形態にかかる外装めっき層5は、Snを主成分とする合金からなり、たとえばSn−Sb系合金またはSn−Ag合金などの鉛フリーはんだである。
次に、図8〜図14に基づき、半導体装置A10の製造方法の一例について説明する。図8、図9、図11および図12は、半導体装置A10の製造方法を説明する平面図である。図10は、図9のX−X線に沿う断面図である。図13は、図12のXIII−XIII線に沿う断面図である。図14は、半導体装置A10の製造方法を説明する断面図である。図14における断面位置は、図6における断面位置と同一である。なお、図8〜図14において示される半導体素子821の厚さ方向Z、第1方向Xおよび第2方向Yの定義は、図1〜図7においてそれぞれ対応する半導体素子11の厚さ方向Z、第1方向Xおよび第2方向Yの定義と同一である。
最初に、図8に示すように、導電性基材81を準備する。導電性基材81は、第1導電部811、第2導電部812、一対のタイバー813およびセクションバー814を含む。先述のとおり、本実施形態にかかる導電性基材81は、Cuを含む合金からなる。また、本実施形態にかかる導電性基材81の厚さは100〜200μmであり、たとえば150μmを標準としている。
図8に示すように、第1導電部811および第2導電部812は、互いに離間し、かつ第1方向Xに沿って配置された部分である。第1導電部811は、半導体装置A10の第1リード2の基となる部分である。第1導電部811には、セクションバー814に向かって突出する第1突起811aが形成されている。第2導電部812は、半導体装置A10の第2リード3の基となる部分である。第2導電部812には、先述した庇331および溝341が形成されている。
図8に示すように、一対のタイバー813は、第1方向Xにおいて、第1導電部811および第2導電部812を挟むように配置され、かつ一方のタイバー813(図8の右側に位置)が第1導電部811につながり、他方のタイバー813(図8の左側に位置)が第2導電部812につながる部分である。一対のタイバー813は、ともに第2方向Yに延出している。また、図8に示すように、セクションバー814は、両端が一対のタイバー813につながり、かつ第1導電部811および第2導電部812に並行して配置された部分である。セクションバー814には、連結部814aおよび第2突起814bが形成されている。連結部814aは、第2方向Yに延出し、かつ第1導電部811につながるように形成されている。第2突起814bは、第1突起811aおよび連結部814aに離間し、かつ第1導電部811に向かって突出するように形成されている。
次いで、図9および図10に示すように、第1導電部811を成形する。本実施形態においては、プレス加工(スタンピング)により第1導電部811が一体成形される。このとき、第1導電部811の形状は、半導体装置A10の第1リード2の形状に近似したものとなる。また、第1導電部811は、一方のタイバー813(図9の右側に位置)につながった部分が切断され、図10の下方に垂れ下がり、かつ連結部814aを介してセクションバー814に支持された状態となる。
次いで、図11に示すように、第2導電部812に半導体素子821を搭載する。半導体素子821が、半導体装置A10の半導体素子11に相当する。半導体素子821の搭載にあたっては、まず、第1接合材822を第2導電部812に塗布する。本実施形態にかかる第1接合材822は、Agを含むエポキシ樹脂を主剤とした合成樹脂(いわゆるAgペースト)である。次いで、たとえばコレットで吸着した半導体素子821を第2導電部812へ移送して第1接合材822に接着する。最後に、第1接合材822をキュア炉などで熱硬化させる。熱硬化した第1接合材822が、半導体装置A10の第2接合層13に相当する。
次いで、図12および図13に示すように、半導体素子11に第1導電部811を接続する。第1導電部811の接続にあたっては、まず、図12に示す半導体素子11の上面にフラックス(図示略)を塗布する。次いで、当該フラックスに接するように第2接合材823を半導体素子11に塗布する。本実施形態にかかる第2接合材823は、Snを含むはんだペースト、たとえば鉛フリーはんだペーストである。次いで、連結部814aの軸線Nまわりに第1導電部811を反転させる。このとき、第1突起811aが第2突起814bに当接し、第1導電部811が第2接合材823に接着する。最後に、第2接合材823をリフロー炉などで溶融させ、冷却して固化させる。固化した第2接合材823が、半導体装置A10の第1接合層12に相当する。
次いで、図14に示すように、封止樹脂83および外装めっき層84を形成した後、導電性基材81を個片に分割する。まず、第1導電部811および第2導電部812のそれぞれ一部ずつと、半導体素子821を覆う封止樹脂83を形成する。封止樹脂83が、半導体装置A10の封止樹脂4に相当する。本実施形態にかかる封止樹脂83は、電気絶縁性および流動性を有する黒色のエポキシ樹脂を、トランスファモールド成形によって熱硬化させることにより形成される。次いで、封止樹脂83から露出した第1導電部811および第2導電部812を覆うように、外装めっき層84を形成する。外装めっき層84が、半導体装置A10の外装めっき層5に相当する。本実施形態においては、電解めっきにより外装めっき層84が形成される。当該電解めっきの対象となる金属は、Snを主成分とする合金であり、たとえばSn−Sb系合金またはSn−Ag合金などの鉛フリーはんだである。最後に、切断線CLに沿ったダイシングにより、導電性基材81を個片に分割する。以上の工程を経ることによって、半導体装置A10が製造される。
次に、半導体装置A10の作用効果について説明する。
半導体装置A10は、一体成形された導電性基材81からなる第1リード2が、半導体素子11が搭載された素子搭載面32と同方向を向く第1電極111に接続された構成となっている。このような構成をとることによって、第1リード2が第1電極111に直接接続されているため、ボンディングワイヤが省略されることによって、半導体装置A10の小型化を図ることができる。また、第1電極111への接続に供する第1リード2の部分(素子接続部21)の表面積が従来技術よりも拡大し、より大きな電流を半導体素子11へ流すことができる。さらに、半導体素子11の厚さ方向Zにおいて、半導体素子11は第1リード2および第2リード3によって両側から挟まれた構成となるため、第1リード2と第1電極111との間の接合が十分になされ、断線といった信頼性低下の懸念が払拭される。
半導体装置A10は、第1実装面221および第2実装面31が、ともに封止樹脂4から露出した構成であり、かつ第2実装面31の面積が第1実装面221よりも大である。よって、半導体装置A10の使用の際、半導体素子11から発生する熱が、カソード端子である第1リード2から効率よく外部へ放熱することができる。したがって、半導体装置A10によれば、小型化を図りつつ、大電流に対応するとともに、放熱性の向上を図ることが可能となる。
第2リード3のパッド部33には、第1方向Xにおいて中間連絡部23に向かい合う部分と、第2方向Yの両端部とに、素子搭載面32と面一であり、かつ第2リード3の外側に向かって突出するとともに、第2実装面31と同方向を向く部分が封止樹脂4によって覆われた庇331が形成されている。庇331を形成することによって、封止樹脂4に接する第2リード3の表面積が拡大するため、第2リード3と封止樹脂4との間の接合力が向上する。したがって、封止樹脂4から第2リード3が脱落するといった信頼性低下の懸念が払拭される。
第2リード3の帯状部34には、素子搭載面32から窪み、かつ第2方向Yに沿った溝341が形成されている。溝341を形成することによって、先述した庇331と同様に、封止樹脂4に接する第2リード3の表面積が拡大するため、第2リード3と封止樹脂4との間の接合力が向上する。したがって、封止樹脂4から第2リード3が脱落するといった信頼性低下の懸念が払拭される。
半導体装置A10は、封止樹脂4から露出した第1実装面221および第2実装面31を覆う外装めっき層5を備える。はんだ接合によって半導体装置A10を実装対象となる回路基板に表面実装させる際に、外装めっき層5によって、第1実装面221および第2実装面31におけるはんだ付着状態を良好なものにしつつ、はんだ接合に起因した第1リード2および第2リード3の侵食を防止することができる。
半導体装置A10の製造において、導電性基材81を構成する第1導電部811を半導体素子821に接続する工程では、セクションバー814に形成された連結部814aの軸線Nまわりに、第1導電部811を反転させる。このような製造方法をとることによって、第1導電部811および第2導電部812を同一の導電性基材81としつつ、第1導電部811の一体成形が可能となる。したがって、半導体装置A10の製造効率の向上を図ることができる。
また、連結部814aの軸線Nまわりに第1導電部811を反転させたとき、第1突起811aが第2突起814bに当接する。このような製造方法をとることによって、第1導電部811の反転が規制されるため第1導電部811に作用する機械的負荷が抑制され、第1導電部811に意図しない変形が生じることを防止できる。
〔第2実施形態〕
図15〜図17に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図15は、理解の便宜上、封止樹脂4を省略した半導体装置A20の平面図である。図16は、理解の便宜上、封止樹脂4を省略した半導体装置A20の右側面図である。図17は、理解の便宜上、封止樹脂4を省略した半導体装置A20の背面図である。なお、図15〜図17において省略した封止樹脂4は、想像線(二点鎖線)で示している。
本実施形態にかかる半導体装置A20は、第1リード2の封止樹脂4に覆われた部分の構成が、先述した半導体装置A10と異なる。なお、半導体装置A20の外観は、半導体装置A10の外観と同一である。
図15および図17に示すように、第1リード2の端子部22には、第2方向Yに沿って突出する突起223が形成されている。突起223の形状は、直方体状である。本実施形態においては、端子部22は、第2方向Yにおいて両側に突出する一対の突起223を有する。突起223のうち、第1実装面221と同方向を向く面が、封止樹脂4によって覆われている。
図15〜図17に示すように、第1リード2の中間連絡部23には、連絡部外面232から連絡部内面231までに至る連絡部貫通孔233が形成されている。連絡部外面232から視た連絡部貫通孔233の形状は、略矩形状である。図15および図17に示すように、第2方向Yにおいて、連絡部貫通孔233は中間連絡部23の中央に位置する。また、図17に示すように、半導体装置A10から封止樹脂4を除いたとき、連絡部外面232側から視ると、連絡部貫通孔233から半導体素子11が視認できる状態となっている。
図16に示すように、第1リード2において、連絡部内面231と第1実装面221との間に段差Δhが形成されている。よって、連絡部内面231と第1実装面221とは、互いに不連続な面となっている。本実施形態にかかる段差Δhは、第2方向Yにおいて、端子部22につながる中間連絡部23の部分の全体にわたって形成されている。また、本実施形態にかかる段差Δhの高さは、20〜40μmである。
次に、半導体装置A20の作用効果について説明する。
半導体装置A20は、先述した半導体装置A10と同様に、第1リード2が、半導体素子11が搭載された素子搭載面32と同方向を向く第1電極111に接続された構成となっている。また、半導体装置A20は、第1実装面221および第2実装面31が、ともに封止樹脂4から露出した構成であり、かつ第2実装面31の面積が第1実装面221よりも大である。したがって、半導体装置A20によっても、小型化を図りつつ、大電流に対応するとともに、放熱性の向上を図ることが可能となる。
第1リード2の端子部22には、第2方向Yに沿って突出する突起223が形成されている。突起223を形成することによって、先述した庇331と同様に、封止樹脂4に接する端子部22の表面積が拡大するため、端子部22と封止樹脂4との間の接合力が向上する。したがって、封止樹脂4から端子部22が脱落するといった信頼性低下の懸念が払拭される。
第1リード2の中間連絡部23には、連絡部外面232から連絡部内面231までに至る連絡部貫通孔233が形成されている。連絡部貫通孔233を形成することによって、素子接続部21と端子部22とをつなぐ方向に対する中間連絡部23の断面積が縮小される。半導体装置A10の製造において、第1導電部811をプレス加工などにより成形する際、第1導電部811に作用する応力の増加によって、第1導電部811の成形を容易なものとすることができる。
第1リード2において、連絡部内面231と第1実装面221との間に段差Δhが形成されている。段差Δhを形成することによって半導体素子11の厚さ方向Zにおいて、端子部22につながる中間連絡部23の部分の両側が封止樹脂4に挟まれた状態となり、封止樹脂4の厚さが極度に薄くなることが回避される。したがって、封止樹脂4から露出した第1実装面221と封止樹脂4との境界において、樹脂バリの発生を抑制することができる。また、端子部22につながる中間連絡部23の部分の第1方向Xに体する断面積が縮小されるため、先述した連絡部貫通孔233と同様に、半導体装置A10の製造において、第1導電部811の成形を容易なものとすることができる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A10,A20:半導体装置
11:半導体素子(ダイオード)
111:第1電極
112:第2電極
12:第1接合層
13:第2接合層
2:第1リード
21:素子接続部
211:接続部内面
212:接続部外面
22:端子部
221:第1実装面
222:端子部外面
223:突起
23:中間連絡部
231:連絡部内面
232:連絡部外面
233:連絡部貫通孔
3:第2リード
31:第2実装面
32:素子搭載面
33:パッド部
331:庇
34:帯状部
341:溝
4:封止樹脂
41:樹脂主面
42:樹脂裏面
431:樹脂第1側面
432:樹脂第2側面
5:外装めっき層
81:導電性基材
811:第1導電部
811a:第1突起
812:第2導電部
813:タイバー
814:セクションバー
814a:連結部
814b:第2突起
821:半導体素子
822:第1接合材
823:第2接合材
83:封止樹脂
84:外装めっき層
Z:厚さ方向
X:第1方向
Y:第2方向
N:軸線
CL:切断線
Δh:段差

Claims (22)

  1. 厚さ方向において互いに反対側を向く第1電極および第2電極が形成された半導体素子と、
    前記第1電極に導通する素子接続部と、第1実装面を有する端子部と、前記素子接続部と前記端子部とにつながる中間連絡部と、を含む第1リードと、
    前記厚さ方向において互いに反対側を向く素子搭載面および第2実装面を有するとともに、前記素子搭載面が前記第2電極に導通する第2リードと、
    前記第1リードおよび前記第2リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂と、を備える半導体装置であって、
    前記第2電極の面積は、前記第1電極の面積よりも大であり、
    前記半導体素子の前記厚さ方向に対して直交する断面積は、前記第1電極に近づくほど徐々に小であり、
    前記第1リードは、一体成形された導電性基材からなり、
    前記素子接続部は、前記第1電極に対向する接続部内面と、前記接続部内面とは反対側を向く接続部外面と、を有し、
    前記中間連絡部は、前記接続部内面および前記第1実装面につながり、かつ前記半導体素子に対向する連絡部内面と、前記連絡部内面とは反対側を向き、かつ前記接続部外面につながる連絡部外面を有し、
    前記連絡部内面は、前記接続部内面との境界から前記第1実装面に向けて凸状に湾曲した曲面区間と、前記厚さ方向において前記第1電極に対して前記接続部内面よりも遠くに位置する領域と、を含み、
    前記連絡部外面は、前記厚さ方向において前記第1電極に対して前記接続部外面よりも遠くに位置する領域を含み、
    前記厚さ方向において前記第1電極と前記第2電極との間に位置し、かつ前記曲面区間に対向する前記半導体素子の上面は、前記厚さ方向において前記第1電極から前記第2電極に向けて前記曲面区間から徐々に遠ざかりつつ湾曲しており、
    前記第1実装面および前記第2実装面が、前記封止樹脂から露出するとともに、前記第2実装面の面積が、前記第1実装面の面積よりも大である半導体装置。
  2. 前記第1リードおよび前記第2リードは、前記厚さ方向に対して直角である第1方向に沿って配置されている、請求項1に記載の半導体装置。
  3. 前記第1実装面および前記第2実装面の前記厚さ方向における位置は、互いに同一である、請求項2に記載の半導体装置。
  4. 前記第1リードにおいて、前記連絡部内面と前記第1実装面との間に段差が形成されており、
    前記連絡部内面は、前記段差を規定する第1面および第2面を含み、
    前記第1面は、前記第1実装面から前記厚さ方向に起立しており、
    前記第2面は、前記第1面につながり、かつ前記第1実装面に平行であり
    前記厚さ方向に沿って視て、前記第2面は、前記連絡部外面に重なっている、請求項2または3に記載の半導体装置。
  5. 前記中間連絡部には、前記連絡部外面から前記連絡部内面までに至る連絡部貫通孔が形成されている、請求項2ないし4のいずれかに記載の半導体装置。
  6. 前記端子部には、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って突出する突起が形成されている、請求項2ないし5のいずれかに記載の半導体装置。
  7. 前記突起は、前記第2方向において両側に突出する一対の領域を含む、請求項6に記載の半導体装置。
  8. 前記第2リードには、前記素子搭載面から窪み、かつ前記第2方向に沿った溝が形成されている、請求項6または7に記載の半導体装置。
  9. 前記第2リードには、前記第1方向において前記中間連絡部に対向する端部と、前記第2方向の両端部と、に庇が形成され、
    前記庇は、前記素子搭載面と面一であり、かつ前記第2リードの外側に向かって突出するとともに、前記第2実装面と同方向を向く部分が前記封止樹脂に覆われている、請求項6ないし8のいずれかに記載の半導体装置。
  10. 前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有し、
    前記第1実装面および前記第2実装面は、ともに前記樹脂裏面と面一である、請求項2ないし9のいずれかに記載の半導体装置。
  11. 前記封止樹脂は、前記樹脂主面および前記樹脂裏面の双方につながり、かつ前記第1方向に離間した一対の樹脂第1側面を有し、
    前記一対の樹脂第1側面の一方から前記端子部の一部が突出し、
    前記一対の樹脂第1側面の他方から前記第2リードの一部が突出している、請求項10に記載の半導体装置。
  12. 前記第1リードおよび前記第2リードは、互いに同一の前記導電性基材からなる、請求項ないし11のいずれかに記載の半導体装置。
  13. 前記導電性基材は、Cuを主成分とする合金からなる、請求項12に記載の半導体装置。
  14. 前記端子部は、前記第1実装面とは反対側を向く端子部外面を有し、
    前記端子部外面および前記素子搭載面の前記厚さ方向における位置は、互いに同一である、請求項12または13に記載の半導体装置。
  15. 前記封止樹脂は、電気絶縁性を有する熱硬化性の合成樹脂である、請求項1ないし14のいずれかに記載の半導体装置。
  16. 前記第1電極と前記接続部内面との間に介在し、かつ導電性を有する第1接合層をさらに備える、請求項1ないし15のいずれかに記載の半導体装置。
  17. 前記第1接合層は、Snを含む、請求項16に記載の半導体装置。
  18. 前記第2電極と前記素子搭載面との間に介在し、かつ導電性を有する第2接合層をさらに備える、請求項16または17に記載の半導体装置。
  19. 前記第2接合層は、Agを含む、請求項18に記載の半導体装置。
  20. 前記第1実装面および前記第2実装面を覆う外装めっき層をさらに備える、請求項1ないし19のいずれかに記載の半導体装置。
  21. 前記外装めっき層は、Snを主成分とする合金からなる、請求項20に記載の半導体装置。
  22. 前記半導体素子は、ダイオードである、請求項1ないし21のいずれかに記載の半導体装置。
JP2016050677A 2016-03-15 2016-03-15 半導体装置 Active JP6967335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016050677A JP6967335B2 (ja) 2016-03-15 2016-03-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016050677A JP6967335B2 (ja) 2016-03-15 2016-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2017168553A JP2017168553A (ja) 2017-09-21
JP6967335B2 true JP6967335B2 (ja) 2021-11-17

Family

ID=59913995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016050677A Active JP6967335B2 (ja) 2016-03-15 2016-03-15 半導体装置

Country Status (1)

Country Link
JP (1) JP6967335B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174883A (ja) * 2020-04-24 2021-11-01 Jx金属株式会社 金属板、金属樹脂複合体、および半導体ディバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326781A (ja) * 1992-05-18 1993-12-10 Rohm Co Ltd リードフレーム及びそれを用いた半導体装置
JP2752556B2 (ja) * 1992-12-18 1998-05-18 ローム株式会社 電子部品の製造方法
JP2000260908A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 表面実装型半導体装置およびその製造方法
JP4259018B2 (ja) * 2002-01-22 2009-04-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2006060106A (ja) * 2004-08-23 2006-03-02 Origin Electric Co Ltd リード部材及び表面実装型半導体装置
JP4468115B2 (ja) * 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
CN101231982B (zh) * 2008-02-02 2010-07-28 济南晶恒有限责任公司 一种半导体器件封装结构
JP4804497B2 (ja) * 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5580723B2 (ja) * 2010-12-11 2014-08-27 エンゼル工業株式会社 被覆ダイオードと太陽電池モジュール用端子ボックス

Also Published As

Publication number Publication date
JP2017168553A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP4254527B2 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2005191240A (ja) 半導体装置及びその製造方法
JP2007184525A (ja) 電子機器装置
US10985093B2 (en) Semiconductor device and method for producing semiconductor device
WO2019064775A1 (ja) 半導体装置およびその製造方法
US11742279B2 (en) Semiconductor device
JP6744149B2 (ja) 半導体装置およびその製造方法
JP6718754B2 (ja) 半導体装置
JP6967335B2 (ja) 半導体装置
JP2017050441A (ja) 半導体装置
WO2015015850A1 (ja) モジュールおよびその製造方法
JP2009164240A (ja) 半導体装置
JP2011023748A (ja) 電子機器装置
CN112018058B (zh) 一种电力逆变器模块及其制造方法
JP2000049382A (ja) 半導体発光装置及びその製造方法
JPWO2019044177A1 (ja) パワー半導体装置及びその製造方法
JP2017188528A (ja) 半導体装置
JP4329187B2 (ja) 半導体素子
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
JP7023339B1 (ja) 半導体装置
WO2023100754A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200925

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201225

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210105

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210302

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210831

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211005

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211025

R150 Certificate of patent or registration of utility model

Ref document number: 6967335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150