JP6967335B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6967335B2 JP6967335B2 JP2016050677A JP2016050677A JP6967335B2 JP 6967335 B2 JP6967335 B2 JP 6967335B2 JP 2016050677 A JP2016050677 A JP 2016050677A JP 2016050677 A JP2016050677 A JP 2016050677A JP 6967335 B2 JP6967335 B2 JP 6967335B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting surface
- connecting portion
- lead
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1〜図7に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、半導体素子11、第1接合層12、第2接合層13、第1リード2、第2リード3、封止樹脂4および外装めっき層5を備える。
図15〜図17に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
11:半導体素子(ダイオード)
111:第1電極
112:第2電極
12:第1接合層
13:第2接合層
2:第1リード
21:素子接続部
211:接続部内面
212:接続部外面
22:端子部
221:第1実装面
222:端子部外面
223:突起
23:中間連絡部
231:連絡部内面
232:連絡部外面
233:連絡部貫通孔
3:第2リード
31:第2実装面
32:素子搭載面
33:パッド部
331:庇
34:帯状部
341:溝
4:封止樹脂
41:樹脂主面
42:樹脂裏面
431:樹脂第1側面
432:樹脂第2側面
5:外装めっき層
81:導電性基材
811:第1導電部
811a:第1突起
812:第2導電部
813:タイバー
814:セクションバー
814a:連結部
814b:第2突起
821:半導体素子
822:第1接合材
823:第2接合材
83:封止樹脂
84:外装めっき層
Z:厚さ方向
X:第1方向
Y:第2方向
N:軸線
CL:切断線
Δh:段差
Claims (22)
- 厚さ方向において互いに反対側を向く第1電極および第2電極が形成された半導体素子と、
前記第1電極に導通する素子接続部と、第1実装面を有する端子部と、前記素子接続部と前記端子部とにつながる中間連絡部と、を含む第1リードと、
前記厚さ方向において互いに反対側を向く素子搭載面および第2実装面を有するとともに、前記素子搭載面が前記第2電極に導通する第2リードと、
前記第1リードおよび前記第2リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂と、を備える半導体装置であって、
前記第2電極の面積は、前記第1電極の面積よりも大であり、
前記半導体素子の前記厚さ方向に対して直交する断面積は、前記第1電極に近づくほど徐々に小であり、
前記第1リードは、一体成形された導電性基材からなり、
前記素子接続部は、前記第1電極に対向する接続部内面と、前記接続部内面とは反対側を向く接続部外面と、を有し、
前記中間連絡部は、前記接続部内面および前記第1実装面につながり、かつ前記半導体素子に対向する連絡部内面と、前記連絡部内面とは反対側を向き、かつ前記接続部外面につながる連絡部外面を有し、
前記連絡部内面は、前記接続部内面との境界から前記第1実装面に向けて凸状に湾曲した曲面区間と、前記厚さ方向において前記第1電極に対して前記接続部内面よりも遠くに位置する領域と、を含み、
前記連絡部外面は、前記厚さ方向において前記第1電極に対して前記接続部外面よりも遠くに位置する領域を含み、
前記厚さ方向において前記第1電極と前記第2電極との間に位置し、かつ前記曲面区間に対向する前記半導体素子の上面は、前記厚さ方向において前記第1電極から前記第2電極に向けて前記曲面区間から徐々に遠ざかりつつ湾曲しており、
前記第1実装面および前記第2実装面が、前記封止樹脂から露出するとともに、前記第2実装面の面積が、前記第1実装面の面積よりも大である、半導体装置。 - 前記第1リードおよび前記第2リードは、前記厚さ方向に対して直角である第1方向に沿って配置されている、請求項1に記載の半導体装置。
- 前記第1実装面および前記第2実装面の前記厚さ方向における位置は、互いに同一である、請求項2に記載の半導体装置。
- 前記第1リードにおいて、前記連絡部内面と前記第1実装面との間に段差が形成されており、
前記連絡部内面は、前記段差を規定する第1面および第2面を含み、
前記第1面は、前記第1実装面から前記厚さ方向に起立しており、
前記第2面は、前記第1面につながり、かつ前記第1実装面に平行であり、
前記厚さ方向に沿って視て、前記第2面は、前記連絡部外面に重なっている、請求項2または3に記載の半導体装置。 - 前記中間連絡部には、前記連絡部外面から前記連絡部内面までに至る連絡部貫通孔が形成されている、請求項2ないし4のいずれかに記載の半導体装置。
- 前記端子部には、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って突出する突起が形成されている、請求項2ないし5のいずれかに記載の半導体装置。
- 前記突起は、前記第2方向において両側に突出する一対の領域を含む、請求項6に記載の半導体装置。
- 前記第2リードには、前記素子搭載面から窪み、かつ前記第2方向に沿った溝が形成されている、請求項6または7に記載の半導体装置。
- 前記第2リードには、前記第1方向において前記中間連絡部に対向する端部と、前記第2方向の両端部と、に庇が形成され、
前記庇は、前記素子搭載面と面一であり、かつ前記第2リードの外側に向かって突出するとともに、前記第2実装面と同方向を向く部分が前記封止樹脂に覆われている、請求項6ないし8のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面を有し、
前記第1実装面および前記第2実装面は、ともに前記樹脂裏面と面一である、請求項2ないし9のいずれかに記載の半導体装置。 - 前記封止樹脂は、前記樹脂主面および前記樹脂裏面の双方につながり、かつ前記第1方向に離間した一対の樹脂第1側面を有し、
前記一対の樹脂第1側面の一方から前記端子部の一部が突出し、
前記一対の樹脂第1側面の他方から前記第2リードの一部が突出している、請求項10に記載の半導体装置。 - 前記第1リードおよび前記第2リードは、互いに同一の前記導電性基材からなる、請求項1ないし11のいずれかに記載の半導体装置。
- 前記導電性基材は、Cuを主成分とする合金からなる、請求項12に記載の半導体装置。
- 前記端子部は、前記第1実装面とは反対側を向く端子部外面を有し、
前記端子部外面および前記素子搭載面の前記厚さ方向における位置は、互いに同一である、請求項12または13に記載の半導体装置。 - 前記封止樹脂は、電気絶縁性を有する熱硬化性の合成樹脂である、請求項1ないし14のいずれかに記載の半導体装置。
- 前記第1電極と前記接続部内面との間に介在し、かつ導電性を有する第1接合層をさらに備える、請求項1ないし15のいずれかに記載の半導体装置。
- 前記第1接合層は、Snを含む、請求項16に記載の半導体装置。
- 前記第2電極と前記素子搭載面との間に介在し、かつ導電性を有する第2接合層をさらに備える、請求項16または17に記載の半導体装置。
- 前記第2接合層は、Agを含む、請求項18に記載の半導体装置。
- 前記第1実装面および前記第2実装面を覆う外装めっき層をさらに備える、請求項1ないし19のいずれかに記載の半導体装置。
- 前記外装めっき層は、Snを主成分とする合金からなる、請求項20に記載の半導体装置。
- 前記半導体素子は、ダイオードである、請求項1ないし21のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050677A JP6967335B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050677A JP6967335B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168553A JP2017168553A (ja) | 2017-09-21 |
JP6967335B2 true JP6967335B2 (ja) | 2021-11-17 |
Family
ID=59913995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016050677A Active JP6967335B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6967335B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021174883A (ja) * | 2020-04-24 | 2021-11-01 | Jx金属株式会社 | 金属板、金属樹脂複合体、および半導体ディバイス |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326781A (ja) * | 1992-05-18 | 1993-12-10 | Rohm Co Ltd | リードフレーム及びそれを用いた半導体装置 |
JP2752556B2 (ja) * | 1992-12-18 | 1998-05-18 | ローム株式会社 | 電子部品の製造方法 |
JP2000260908A (ja) * | 1999-03-08 | 2000-09-22 | Toshiba Corp | 表面実装型半導体装置およびその製造方法 |
JP4259018B2 (ja) * | 2002-01-22 | 2009-04-30 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2005286121A (ja) * | 2004-03-30 | 2005-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006060106A (ja) * | 2004-08-23 | 2006-03-02 | Origin Electric Co Ltd | リード部材及び表面実装型半導体装置 |
JP4468115B2 (ja) * | 2004-08-30 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
CN101231982B (zh) * | 2008-02-02 | 2010-07-28 | 济南晶恒有限责任公司 | 一种半导体器件封装结构 |
JP4804497B2 (ja) * | 2008-03-24 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5580723B2 (ja) * | 2010-12-11 | 2014-08-27 | エンゼル工業株式会社 | 被覆ダイオードと太陽電池モジュール用端子ボックス |
-
2016
- 2016-03-15 JP JP2016050677A patent/JP6967335B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168553A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP4254527B2 (ja) | 半導体装置 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
JP2007184525A (ja) | 電子機器装置 | |
US10985093B2 (en) | Semiconductor device and method for producing semiconductor device | |
WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
US11742279B2 (en) | Semiconductor device | |
JP6744149B2 (ja) | 半導体装置およびその製造方法 | |
JP6718754B2 (ja) | 半導体装置 | |
JP6967335B2 (ja) | 半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
WO2015015850A1 (ja) | モジュールおよびその製造方法 | |
JP2009164240A (ja) | 半導体装置 | |
JP2011023748A (ja) | 電子機器装置 | |
CN112018058B (zh) | 一种电力逆变器模块及其制造方法 | |
JP2000049382A (ja) | 半導体発光装置及びその製造方法 | |
JPWO2019044177A1 (ja) | パワー半導体装置及びその製造方法 | |
JP2017188528A (ja) | 半導体装置 | |
JP4329187B2 (ja) | 半導体素子 | |
WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
US20230066154A1 (en) | Semiconductor device and method of manufacturing the same | |
JP7023339B1 (ja) | 半導体装置 | |
WO2023100754A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200925 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200925 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201005 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201006 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20201225 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20210105 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210302 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210831 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20211005 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6967335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |