JPWO2019044177A1 - パワー半導体装置及びその製造方法 - Google Patents

パワー半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2019044177A1
JPWO2019044177A1 JP2019539024A JP2019539024A JPWO2019044177A1 JP WO2019044177 A1 JPWO2019044177 A1 JP WO2019044177A1 JP 2019539024 A JP2019539024 A JP 2019539024A JP 2019539024 A JP2019539024 A JP 2019539024A JP WO2019044177 A1 JPWO2019044177 A1 JP WO2019044177A1
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
manufacturing
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539024A
Other languages
English (en)
Other versions
JP6966558B2 (ja
Inventor
誉 久保木
誉 久保木
河原　敬二
敬二 河原
雄志 金野
雄志 金野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of JPWO2019044177A1 publication Critical patent/JPWO2019044177A1/ja
Application granted granted Critical
Publication of JP6966558B2 publication Critical patent/JP6966558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本発明の課題は、パワー半導体装置の放熱性能の低下を抑制しながら生産性を向上させることである。 本発明に係るパワー半導体装置の製造方法は、第１面及び当該第１面とは反対側に設けられる第２面を有する導電部材と、接合材を介して前記導電部材と接続されるパワー半導体素子と、を備えるパワー半導体装置の製造方法であって、前記第１面の一部を押圧して当該第１面と面一となる部分を残して凹部を形成させ、前記第２面に凸部を形成させるように当該導体部材をプレスさせる第１工程と、前記パワー半導体素子を前記凸部の頂面であって前記第１面の前記凹部及び当該凹部が形成されていない部分と対向するように配置し、前記接合材を介して当該凸部と前記パワー半導体素子を接続する第２工程と、前記少なくとも前記凹部に封止材を充填する第３工程と、を備える。

Description

本発明は、パワー半導体装置及びその製造方法に係り、特に特にハイブリッド自動車や電気自動車に関するパワー半導体装置及びその製造方法に係る。
パワー半導体素子を用いたパワー半導体装置は、大電力化の傾向が進むとともに短期間の大量生産が求められるようになっている。特にハイブリッド自動車や電気自動車に用いられるパワー半導体装置は、大電力化が進み、その電力損失に発熱により高い放熱性が求められている。また、モジュール化されたパワー半導体装置は、低コストで大量生産させることが求められている。
特許文献１のパワー半導体装置は、引き抜き材（異形条）により形成された凸部を設けた導体（リードフレーム）を有し、この導体の凸部は導電性接合材を介してパワー半導体素子と接続される。
特開２０１２−７４６４８号公報
本発明の課題は、放熱性能の低下を抑制しながら生産性を向上させることである。
本発明に係るパワー半導体装置の製造方法は、第１面及び当該第１面とは反対側に設けられる第２面を有する導電部材と、接合材を介して前記導電部材と接続されるパワー半導体素子と、を備えるパワー半導体装置の製造方法であって、前記第１面の一部を押圧して当該第１面と面一となる部分を残して凹部を形成させ、前記第２面に凸部を形成させるように当該導体部材をプレスさせる第１工程と、前記パワー半導体素子を前記凸部の頂面であって前記第１面の前記凹部及び当該凹部が形成されていない部分と対向するように配置し、前記接合材を介して当該凸部と前記パワー半導体素子を接続する第２工程と、前記少なくとも前記凹部に封止材を充填する第３工程と、を備える。
本発明により、放熱性能の低下を抑制しながら生産性を向上させることができる。
本実施形態に係るパワー半導体装置の展開斜視図である。 封止樹脂１２２Ａを除いた回路体１２０の展開斜視図である。 図２のＡＡを通る平面の矢印方向から見た第３導体部１０２の断面図である。 上図は凸部１１７の形成前の第３導体部１０２の正面図であり、下図はＤＤを通る平面の矢印方向から見た第３導体部１０２の断面図である。 形成前の第３導体部１０２をプレス機に配置された状態の断面図である。 第１プレス工程中における第３導体部１０２をプレス機に配置された状態の断面図である。 第２プレス工程直前における第３導体部１０２の断面図である。 上図は凸部１１７の形成後の第３導体部１０２の正面図であり、下図はＦＦを通る平面の矢印方向から見た第３導体部１０２の断面図である。 図４（ｅ）に示された第１中間導体部１１０の形成工程の第１段階を示す断面図である。 図４（ｅ）に示された第１中間導体部１１０の形成工程の第２段階を示す断面図である。 回路体１５０に封止樹脂１２２Ａをオーバーモールドした後の全体斜視図である。 封止樹脂１２２Ａの一部を研削後した後の回路体１５０の全体斜視図である。 放熱用フィン２０１及び絶縁部材２００が接続された回路体１５０において、図５（ｂ）のＧＧを通る平面の矢印方向から見た断面図である。 図２のＢＢを通る平面の矢印方向から見た回路体１５０の断面図である。 図４（ｃ）の第１凹み部１２０や第２凹み部１２１の周辺の断面写真である。
以下、図面を参照して、本発明に係る電力変換装置の実施の形態について説明する。なお、各図において同一要素については同一の符号を記し、重複する説明は省略する。本発明は以下の実施形態に限定されることなく、本発明の技術的な概念の中で種々の変形例や応用例をもその範囲に含むものである。
図１は、本実施形態に係るパワー半導体装置の展開斜視図である。図２は、封止樹脂１２２Ａを除いた回路体１２０の展開斜視図である。
パワー半導体装置は、回路体１５０と、回路体１５０を挟む絶縁部材２００と、回路体１５０を挟む絶縁部材２００を収納するモジュールケース２０２とに、より構成される。
第３導体部１０２は、封止樹脂１２２Ａにより封止される。第３導体部１０２の一部は、パワー半導体素子及びダイオードと接続している面との反対面は露出する。
第４導体部１０３は、封止樹脂１２２Ａにより封止される。第４導体部１０３の一部は、パワー半導体素子及びダイオードと接続している面との反対面は露出する。
また封止樹脂１２２Ａは、第１正極端子１０４と、第２正極端子１０５と、第１負極端子１０６と第２と、負極端子１０７と、交流端子１０８と、上アーム用信号接続端子１０９Ｕと、下アーム用信号接続端子１０９Ｌ、のそれぞれの一部を封止する。
封止樹脂１２２Ｂは、図２に示される第３導体部１０２と第４導体部１０３の凹ませた部分を封止する。封止樹脂１２２Ｂの露出面は、露出した第３導体部１０２と露出した第４導体部１０３面と同一面になる。
絶縁部材２００は、露出した第１導体部１００と第２導体部１０１と第３導体部１０２と導体部１０３を覆うように配置される。また絶縁部材２００は、モジュールケース２０２の内壁に接触して、モジュールケース２０２と回路体１５０との間に狭持される。
モジュールケース２０２は、冷媒中に配置される冷却容器であって、放熱用フィン２０１が設けられている。放熱用フィン２０１は、マトリクス状に配列されて形成される。モジュールケース２０２は、パワー半導体素子で発生する発熱を効率的に伝達させる役割があるため、銅やアルミなど、熱伝導率が大きく、電気抵抗が小さい材料を用いる。
図２に示されるように、第１導体部１００は、第１パワー半導体素子１１２のコレクタ電極と第１ダイオード１１４のカソード電極と導電性接合材１１６を介して接合される。
第２導体部１０１は、第２パワー半導体素子１１３のコレクタ電極と第２ダイオード１１５のカソード電極が導電性接合材１１６で接合される。
第３導体部１０２は、第１パワー半導体素子１１２のエミッタ電極と第２ダイオード１１４のアノード電極が導電性接合材１１６で接合される。
第４導体部１０３は、第２パワー半導体素子１１３のエミッタ電極と第２ダイオード１１５のアノード電極が導電性接合材１１６で接合される。
第１正極端子１０４と第２正極端子１０５は、第１導体部１００と接続される。第１負極端子１０６は、中継導体部１１１を介して第４導体部１０３に接続される。第２負極端子１０７は、中継導体部１１１を介して第４導体部１０３に接続される。
交流端子１０８は、第２パワー半導体素子１１３の近くに位置に設けられ、第２導体部１０１と接続される。交流端子１０８は、インバータ回路の中点部分（中間電極）の端子である。
上アーム用信号接続端子１０９Ｕは、アルミ（Ａｌ）または金（Ａｕ）のワイヤ（不図示）を介して第１パワー半導体素子１１２の信号電極と接続される。下アーム用信号接続端子１０９Ｌは、アルミ（Ａｌ）または金（Ａｕ）のワイヤ（不図示）を介して第２パワー半導体素子１１３の信号電極と接続される。
第１中間導体部１１０は、第３導体部１０２から伸び、導電性接合材１１６を介して第２導体部１０１に接続される。
中継導体部１１１は、第４導体部１０３から伸び、導電性接合材１１６を介して第１負極端子１０６と第２負極端子１０７に接続される。
第１パワー半導体素子１１２は、一方の面にコレクタ電極を、他方の面にエミッタ及びゲート電極を有する半導体素子である。第２パワー半導体素子１１３は、一方の面にコレクタ電極を、他方の面にエミッタ及びゲート電極を有する半導体素子である。
第１ダイオード１１４は、アノード電極が第１導体部１００に接続され、正極端子及び負極端子から遠い位置に配置される。第１ダイオード１１４は、電気的に前記第１パワー半導体素子１１２と並列に接続される。
第２ダイオード１１５は、カソード電極が第２導体部１０１に接続され、正極端子及び負極端子から遠い位置に配置される。第２ダイオード１１５は、電気的に前記第２パワー半導体素子１１３と並列に接続される。
図３は、図２のＡＡを通る平面の矢印方向から見た第３導体部１０２の断面図である。
凸部１１７は、導電性都合材１１６を介して第１パワー半導体素子１１２や第１ダイオード１１４と接続される。 凸部１１７は、第３導体部１０２の一部がプレスされることにより成型される。
第１凹み部１２０と第２凹み部１２１は、第３導体部１０２の一部がプレスされることにより成型される。この時、第１凹み部１２０と第２凹み部１２１は、凹み部の底面から突出する突起部１１９残すように設けられる。突起部１１９は、第１パワー半導体素子１１２や第１ダイオード１１４で発生した熱を放熱用フィン２０１に効率的に放熱できる役割がある。
図４（ａ）は、上図は凸部１１７の形成前の第３導体部１０２の正面図であり、下図はＤＤを通る平面の矢印方向から見た第３導体部１０２の断面図である。成型前の第３導体部１０２は、一枚板で構成され、第１中間導体部１１０を一体に設ける、
図４（ｂ）は、形成前の第３導体部１０２をプレス機に配置された状態の断面図である。
第１プレスジグ３００Ａは、プレス部として機能する第１プレス部３００Ｂと第２プレス部３００Ｃと第３プレス部３００Ｄと第４プレス部３００Ｅのそれぞれの上面と接触する。
第１固定ジグ３００Ｆは、第１プレス部３００Ｂと第２プレス部３００Ｃの貫通させるための貫通孔を形成し、第３プレス部３００Ｄと第４プレス部３００Ｅの下面と接触し、第３導体部１０２の上面と接触する。これにより、プレスされる面側の第３導体部１０２等の上面が流動しないようにする。
第２固定ジグ３００Ｇは、第３導体部１０２等の側面を固定するとともに、凸部１１７を形成させない面を固定する。第２固定ジグ３００Ｇは、第３導体部１０２等が流動して凸部１１７が成型できる受けジグとして機能する。
図４（ｃ）は、第１プレス工程中における第３導体部１０２をプレス機に配置された状態の断面図である。
隆起部１１８は、突起部１１９と対向するように形成される。隆起部１１８は、塑性流動する際に凸部１１７の頂面に窪みが生じる懸念がある。凸部１１７の頂面に窪みが生じると、この窪みに導電性接合材や封止樹脂が入り込み放熱性能が低下する。
そこで隆起部１１８を生成させることにより、塑性流動不足を抑制することで放熱性能の低下を抑制することができる。
図４（ｄ）は、第２プレス工程直前における第３導体部１０２の断面図である。
第５プレス部３０１は、隆起部１１８をプレスして凸部１１７の頂面を成型する。第３固定ジグ３０２は、第５プレス部３０１によるプレスの受け面であり、半導体素子及びダイオードが搭載される面とは反対側の第３導体部１０２等の面及び突起部１１９と接触する。
図４（ｅ）は、上図は凸部１１７の形成後の第３導体部１０２の正面図であり、下図はＦＦを通る平面の矢印方向から見た第３導体部１０２の断面図である。図７は、図２のＢＢを通る平面の矢印方向から見た回路体１５０の断面図である。
第３導体部１０２は、第２面１３２よりも突出しかつ第１面１３１よりも凹む第１領域１４１と、第１領域１４１の第１凹み部１２０の底面と第２凹み部１２１の底面よりも突出する第２領域１４２と、を有する。
パワー半導体素子１１２の電極面の直角方向から見たとき、パワー半導体素子１１２は、第１領域１４１及び第２領域１４２の両方と重なっている。さらにパワー半導体素子１１２は、はんだ材等の導電性接合材１１６を介して第１領域１４１及び第２領域１４２と接続される。
第１中間導体部１１０には、第１領域１１０Ａと第２領域１１０Ｂと第３領域１１０Ｃが設けられる。第１領域１１０Ａは、第３導体部１０２の放熱面と面一を形成して、放熱面として機能する。これにより、放熱面の面積を拡大させることができ、放熱性が向上する。
また第３領域１１０Ｃは、第２導体部１０１への接続において、導電性接合材１１６の接合性安定化のため全周フィレットが形成できる面積となるように形成される。
第２領域１１０Ｂの面積は、第１領域１１０Ａと第３領域１１０Ｃのそれぞれの面積よりも小さい。例えば、板厚の半分以上プレスすることは、プレス後の精度や強度が低下する。また、電流が流れる断面積を小さくなり主回路インダクタンスも増加する。
そこで、プレス後の精度低下の抑制や主回路インダクタンスの増加の抑制のため、第１領域１１０Ａと第２領域１１０Ｂと第３領域１１０Ｃが形成されるように多段でプレスして第１中間導体部１１０を成型する。
図７に示されるように、第３導体部１０２の第１中間導体部１１０は導電性接合材１１６を介し第２導体部１０１と接続される。第２中間導体部１１１も第１中間導体部１１０と同様に、第２中間導体部１１１に第１領域と第２領域と第３領域を設けるように構成される。
図４（ｆ）は、図４（ｅ）に示された第１中間導体部１１０の形成工程の第１段階を示す断面図である。
第６プレス部３０３Ａは、第１中間導体部１１０の第２領域１１０Ｂを成型するためのプレス部である。第１成型ジグ３０４Ａは、第２領域１１０Ｂを成型するための受けジグである。第１段階の工程により、第１中間導体部１１０の中間部材１１０Ｄが形成される。
図４（ｇ）は、図４（ｅ）に示された第１中間導体部１１０の形成工程の第２段階を示す断面図である。
第７プレス部３０３Ｂは、第１中間導体部１１０の第３領域１１０Ｃを成型するためのプレス部である。第２成型ジグ３０４Ｂは、第３領域１１０Ｃを成型するための受けジグである。
図５（ａ）は、封止樹脂１２２Ａをオーバーモールドした後の回路体１５０の全体斜視図である。
封止樹脂１２２Ａは、図２に示された第３導体部１０２と第４導体部１０３をオーバーモールドとなるように封止する。つまり図４（ｃ）に示された第１凹み部１２０及び第２凹み部１２１には、封止樹脂１２２Ａが充填される。
また封止樹脂１２２Ａは、第１正極端子１０４と第２正極端子１０５と第２負極端子１０６と第２負極端子１０７と交流端子１０８および上アーム用信号接続端子１０９Ｕと下アーム用信号接続端子１０９Ｌの一部を封止する。
図５（ｂ）は、封止樹脂１２２Ａの一部を研削後した後の回路体１５０の全体斜視図である。
封止樹脂１２２Ａと第３導体部１０２と第４導体部１０３のそれぞれの一部が研削される。これにより、第３導体部１０２と第４導体部１０３及び封止樹脂１２２Ｂが露出される。また封止樹脂１２２Ｂは、第３導体部１０２と第４導体部１０３の凹ませた部分を封止し、露出した第３導体部１０２と露出した導体部１０３面と同一面になる。
図１に示される絶縁部材２００は、露出した第１導体部１００と第２導体部１０１と第３導体部１０２と第４導体部１０３を覆うように配置される。第１凹み部１２０と第２凹み部１２１は、封止樹脂１２２Ｂを介して、絶縁部材２００と接続される。
図６は、放熱用フィン２０１及び絶縁部材２００が接続された回路体１５０において、図５（ｂ）のＧＧを通る平面の矢印方向から見た断面図である。
放熱方向４００は、発熱したパワー半導体素子１１３等の放熱の流れを示す。
高密度箇所４０１は、図４（ｄ）に示されたように隆起部１１８がプレスされることによって形成され、第４導体部１０３の他の部分よりも密度が高くなっている。高密度箇所４０１は、第４導体部１０３の他の部分よりも熱抵抗が小さくなる。
高密度箇所４０１は、突起部１１９と対向する位置に形成される。これにより、発熱したパワー半導体素子１１３等の熱は放熱方向４００のように対面する突起部１１９への放熱量が大きくなる。
図８は、図４（ｃ）の第１凹み部１２０や第２凹み部１２１の周辺の断面写真である。
図４（ｃ）に示されるような本実施形態に係るプレス工程により第３導体部１０２が形成された場合、プレス荷重が大きくかかる第１凹み部１２０や第２凹み部１２１の底面端部には塑性流動性５００が確認できる。
１００…第１導体部、１０１…第２導体部、１０２…第３導体部、１０３…第４導体部、１０４…第１正極端子、１０５…第２正極端子、１０６…第１負極端子、１０７…第２負極端子、１０８…交流端子、１０９Ｕ…上アーム用信号接続端子、１０９Ｌ…下アーム用信号接続端子、１１０…第１中間導体部、１１０Ａ…第１領域、１１０Ｂ…第２領域、１１０Ｃ…第３領域、１１０Ｄ…中間部材、１１１…中継導体部、１１２…第１パワー半導体素子、１１３…第２パワー半導体素子、１１４…第１ダイオード、１１５…第２ダイオード、１１６…導電性接合材、１１７…凸部、１１８…隆起部、１１９…突起部、１２０…第１凹み部、１２１…第２凹み部、１２２Ｂ…樹脂封止、１３１…第１面、１３２…第２面、１４１…第１領域、１４２…第２領域、１５０…回路体、２００…絶縁部材、２０１…放熱用フィン、２０２…モジュールケース、３００Ａ…第１プレスジグ、３００Ｂ…第１プレス部、３００Ｃ…第２プレス部、３００Ｄ…第３プレス部、３００Ｅ…第４プレス部、３００Ｆ…第１固定ジグ、３００Ｇ…第２固定ジグ、３０１…第５プレス部、３０２…第３固定ジグ、３０３Ａ…第６プレス部、３０３Ｂ…第７プレス部、３０４Ａ…第１成型ジグ、３０４Ｂ…第２成型ジグ、４００…放熱方向、４０１…高密度箇所、５００…塑性流動性

Claims (10)

  1. 第１面及び当該第１面とは反対側に設けられる第２面を有する導電部材と、接合材を介して前記導電部材と接続されるパワー半導体素子と、を備えるパワー半導体装置の製造方法であって、
    前記第１面の一部を押圧して当該第１面と面一となる部分を残して凹部を形成させ、前記第２面に凸部を形成させるように当該導体部材をプレスさせる第１工程と、
    前記パワー半導体素子を前記凸部の頂面であって前記第１面の前記凹部及び当該凹部が形成されていない部分と対向するように配置し、前記接合材を介して当該凸部と前記パワー半導体素子を接続する第２工程と、
    前記少なくとも前記凹部に封止材を充填する第３工程と、を備えるパワー半導体装置の製造方法。
  2. 請求項１に記載されたパワー半導体装置の製造方法であって、
    前記第１工程は、前記導電部材を塑性流動させた後に前記凸部の頂面に形成された突起部の高さを低くする工程を含むパワー半導体装置の製造方法。
  3. 請求項２に記載されたパワー半導体装置の製造方法であって、
    前記凸部の頂面に形成された前記突起部の高さをプレス工程により低くするパワー半導体装置の製造方法。
  4. 請求項１ないし３に記載されたいずれかのパワー半導体装置の製造方法であって、
    前記第３工程は、前記導電部材の前記第１面に前記封止材を覆わせ、かつ前記凹部内の前記封止材を残すように当該封止材を除去するパワー半導体装置の製造方法。
  5. 請求項２に記載されたパワー半導体装置の製造方法であって、
    前記第１工程において、
    前記第１面側の前記凹部が第１凹部と第２凹部が形成され、かつ、前記突起部が前記第１凹部と前記第２凹部の間の空間と対向するように形成されるパワー半導体装置の製造方法。
  6. 請求項１ないし５に記載されたいずれかのパワー半導体装置の製造方法であって、
    前記第１工程において、
    前記導電部材の縁部から伸びる端子をプレス加工により形成する工程を含むパワー半導体装置の製造方法。
  7. 請求項６に記載されたパワー半導体装置の製造方法であって、
    前記導電部材は、インバータ回路の上アーム回路を構成するパワー半導体素子を挟む第１導体部材及び第３導体部材と、当該インバータ回路の下アーム回路を構成するパワー半導体素子を挟む第２導体部材及び第４導体部材と、
    前記第３導体部材は、前記端子を形成し、
    前記端子は、前記第２導体部材の一部と対向しかつ当該第２導体部材と接続されるパワー半導体装置の製造方法。
  8. 請求項７に記載されたパワー半導体装置の製造方法であって、
    前記端子は、前記第２面と面一で形成される非プレス面と、当該非プレス面とは高さが異なりかつプレスにより形成されるプレス面と、を形成し、
    前記非プレス面は、前記プレス面よりも大きいパワー半導体装置の製造方法。
  9. 請求項６に記載されたパワー半導体装置の製造方法であって、
    前記端子は、前記パワー半導体素子に流れる電流を伝達する主端子を形成するパワー半導体装置の製造方法。
  10. パワー半導体素子と、
    第１面及び当該第１面とは反対側に設けられる第２面を有する導体部と、
    前記パワー半導体素子と前記導体部を接続する半田材と、
    前記導体部を封止する封止材と、を備え、
    前記導体部は、前記第２面よりも突出しかつ前記第１面よりも凹む第１領域と、当該第１領域の前記凹みの底面よりも突出する第２領域と、を有し、
    前記パワー半導体素子の電極面の直角方向から見たとき、前記パワー半導体素子は、前記第１領域及び前記第２領域の両方と重なっており、
    前記パワー半導体素子は、前記はんだを介して前記第１領域及び前記第２領域と接続され、
    前記封止材の一部は、前記第１領域の凹部に充填されるパワー半導体装置。
JP2019539024A 2017-08-30 2018-07-09 パワー半導体装置及びその製造方法 Active JP6966558B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017164994 2017-08-30
JP2017164994 2017-08-30
PCT/JP2018/025813 WO2019044177A1 (ja) 2017-08-30 2018-07-09 パワー半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019044177A1 true JPWO2019044177A1 (ja) 2020-10-08
JP6966558B2 JP6966558B2 (ja) 2021-11-17

Family

ID=65525288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539024A Active JP6966558B2 (ja) 2017-08-30 2018-07-09 パワー半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20200258823A1 (ja)
JP (1) JP6966558B2 (ja)
CN (1) CN111052584B (ja)
DE (1) DE112018003393B4 (ja)
WO (1) WO2019044177A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628347B (zh) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 一种半导体封装结构及其制备方法
KR102661400B1 (ko) 2022-11-29 2024-04-26 주식회사 엠디엠 열전 플레이트 및 이를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012163A (ja) * 2003-05-26 2005-01-13 Denso Corp 半導体装置
JP2007006575A (ja) * 2005-06-22 2007-01-11 Denso Corp 三相インバータ装置
JP2013027203A (ja) * 2011-07-22 2013-02-04 Hitachi Automotive Systems Ltd 電力変換装置
JP2013059790A (ja) * 2011-09-13 2013-04-04 Hitachi Automotive Systems Ltd 金属板の接合構造および金属板の接合方法
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176028B2 (ja) * 1995-10-13 2001-06-11 松下電工株式会社 フリップチップ実装方法及びフリップチップ実装構造
JP3351324B2 (ja) * 1997-11-28 2002-11-25 松下電器産業株式会社 バンプ付電子部品の製造方法
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP3466145B2 (ja) * 2000-09-29 2003-11-10 沖電気工業株式会社 半導体装置とその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
JP5427745B2 (ja) 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
DE112017007982B4 (de) * 2017-08-25 2023-07-06 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012163A (ja) * 2003-05-26 2005-01-13 Denso Corp 半導体装置
JP2007006575A (ja) * 2005-06-22 2007-01-11 Denso Corp 三相インバータ装置
JP2013027203A (ja) * 2011-07-22 2013-02-04 Hitachi Automotive Systems Ltd 電力変換装置
JP2013059790A (ja) * 2011-09-13 2013-04-04 Hitachi Automotive Systems Ltd 金属板の接合構造および金属板の接合方法
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN111052584A (zh) 2020-04-21
WO2019044177A1 (ja) 2019-03-07
DE112018003393T5 (de) 2020-03-12
US20200258823A1 (en) 2020-08-13
CN111052584B (zh) 2023-07-11
DE112018003393B4 (de) 2023-05-04
JP6966558B2 (ja) 2021-11-17

Similar Documents

Publication Publication Date Title
US7470939B2 (en) Semiconductor device
JP5206822B2 (ja) 半導体装置
JP5213884B2 (ja) 半導体装置モジュール
JP4254527B2 (ja) 半導体装置
JP2007184525A (ja) 電子機器装置
US11961780B2 (en) Semiconductor module, power conversion device, and manufacturing method of semiconductor module
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6966558B2 (ja) パワー半導体装置及びその製造方法
JP2002270736A (ja) 半導体装置
JP6644196B1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US8278747B2 (en) Semiconductor apparatus having a two-side heat radiation structure
JP5440427B2 (ja) 半導体装置およびその製造方法
JP2006186035A (ja) 半導体装置
JP2022092545A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
CN113661567A (zh) 半导体装置
JP4339660B2 (ja) 半導体装置
JP2011023748A (ja) 電子機器装置
CN111587528A (zh) 功率半导体装置
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
CN113508461B (zh) 半导体装置
US20230187323A1 (en) Semiconductor device
JP6967335B2 (ja) 半導体装置
JP4258391B2 (ja) 半導体装置
CN210778564U (zh) 一种功率半导体
WO2022054560A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211021

R150 Certificate of patent or registration of utility model

Ref document number: 6966558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150