JP4259018B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4259018B2
JP4259018B2 JP2002013456A JP2002013456A JP4259018B2 JP 4259018 B2 JP4259018 B2 JP 4259018B2 JP 2002013456 A JP2002013456 A JP 2002013456A JP 2002013456 A JP2002013456 A JP 2002013456A JP 4259018 B2 JP4259018 B2 JP 4259018B2
Authority
JP
Japan
Prior art keywords
circuit
side electrode
mesh
connection portion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002013456A
Other languages
English (en)
Other versions
JP2003218303A (ja
Inventor
秀史 高谷
公守 濱田
秀樹 戸嶋
武志 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002013456A priority Critical patent/JP4259018B2/ja
Publication of JP2003218303A publication Critical patent/JP2003218303A/ja
Application granted granted Critical
Publication of JP4259018B2 publication Critical patent/JP4259018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412Aligning
    • H01L2224/84136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置とその製造方法に関し、詳しくは半導体素子に設けられた素子側電極に回路側電極が接続された半導体装置とその半導体装置を製造する方法に関する。
【0002】
【従来の技術】
半導体素子に設けられた電極(素子側電極)と、この半導体素子が実装される回路側に設けられた電極(回路側電極;典型的には金属板からなる)とを備えるとともに、この素子側電極が回路側電極に直接(ボンディングワイヤ等を介することなく)接続された半導体装置が知られている。このような実装構造は、素子側電極と回路側電極とをワイヤボンディングにより接続する構造等に比べて放熱性を高めやすい傾向にある。このため半導体素子からの発熱量が比較的多い半導体装置(パワーデバイス等)に適している。例えば特開2000−183249号公報には、パワー半導体チップと直接接続する主回路配線をブスバーで構成したパワー半導体モジュールが開示されている。
【0003】
【発明が解決しようとする課題】
ところで、一般に半導体素子と回路側電極(典型的には、Al,Cu等の金属材料からなる)とは熱膨張の程度が大きく異なる。このため、前述のように素子側電極に回路側電極を直接接続する構造では、半導体装置の使用により生じる温度変化によって半導体素子(素子側電極)と回路側電極の間に熱応力が発生する。この熱応力を減らすことができれば、素子側電極と回路側電極の接合部の耐久性をさらに向上させ得るので好ましい。
【0004】
そこで本発明は、素子側電極に回路側電極が接蔵された構成であって、その接続部の耐久性に優れた半導体装置とその半導体装置を製造する方法を提供することを目的とする。
【0005】
【課題を解決するための手段と作用と効果】
本発明者は、メッシュ状(網状)の回路側電極を用いることにより上記課題を解決できることを見出した。
【0006】
本発明の半導体装置の製造方法は、素子側電極が設けられた半導体素子を準備し、複数の網目が形成されたメッシュ状の接続部と、複数の網目が形成されたメッシュ状の引出部と、複数の網目とその網目よりも網目サイズが大きな位置決め穴が形成されたメッシュ状の回路接続部が順に設けられた回路側電極を準備し、回路パターンが設けられた回路基板を準備する準備工程を備えている。
本方法は、素子側電極と前記回路側電極の接続部を電気的に接続する第1接続工程と、回路側電極の回路接続部と前記回路パターンを電気的に接続する第2接続工程を備えている。
前記第2接続工程では、前記回路パターン上に前記回路接続部を配置する際に、前記回路パターン上に立設された突起部をメッシュ状の前記回路接続部に開口する位置決め穴に嵌める。
【0007】
メッシュ状の回路側電極は、バルク状(単純な板状等)の回路側電極に比べて高い柔軟性を有する傾向にある。この柔軟性により、半導体素子(素子側電極)と回路側電極との間に生じる応力等が緩和され得る。このことによって素子側電極と回路側電極の接合部の耐久性を向上させることができる。その結果、半導体装置の長期的な信頼性がさらに良好なものとなり得る。
例えば、回路側電極の素子接続部がメッシュ状であることにより、半導体素子(素子側電極)と回路側電極との熱膨張程度の違いに起因する熱応力の発生をよく緩和することができる。また、この回路側電極の引出部がメッシュ状であることにより、引出部に加わる応力(熱応力および/または機械的応力)をよく緩和することができる。したがって回路側電極と素子側電極の接合部にはこの応力が伝わりにくい。このことによって接合部の耐久性を向上させ得る。引出部の一部または全体が回路基板等から浮いた状態に(空中に)保持されている場合には、引出部が回路基板の上に載置されている場合等に比べて、この引出部に応力が加わりやすい傾向がある。このため、本発明を適用することによる効果が特に発揮される。
本発明の半導体装置の製造方法によると、第2接続工程において、回路パターン上に引出部を配置する際に、回路パターン上に立設された突起部をメッシュ状の回路接続部に開口する位置決め穴に嵌めることによって、回路側電極と回路パターンの位置精度を向上させることができる。
【0008】
なお、ここで回路側電極が「メッシュ状である」とは、この回路側電極を構成する材料に複数の貫通孔が比較的高密度に(互いに近接して)形成されている状態をいう。メッシュ状の回路側電極として使用し得る材料の例としては、繊維状の導電材料を不規則に絡み合わせたもの(不織布等)や、繊維状の導電材料を規則的に絡み合わせたもの(例えば格子状に編んだもの等)が挙げられる。さらに、前述のような効果(応力緩和効果)が得られる限りにおいて、多数の貫通孔が近接して形成された金属板や金属箔等を構成材料とする回路側電極も「メッシュ状の回路側電極」の概念に含まれる。
【0009】
本発明の半導体装置の製造方法では、準備工程で、メッシュ状の素子接続部および回路接続部にあらかじめ半田を染み込ませた回路側電極を準備してもよい。
【0010】
本発明で実現される半導体装置は、素子側電極が設けられた半導体素子と、その素子側電極に接続された回路側電極と、その回路側電極に接続された回路パターンが設けられた回路基板を備えている。
本発明で実現される半導体装置では、回路側電極に、素子側電極との素子接続部と引出部と回路接続部が順に設けられており、その回路接続部を介して素子側電極と回路パターンが電気的に接続されている。
本発明で実現される半導体装置では、素子接続部と引出部がいずれも複数の網目が形成されたメッシュ状であり、回路接続部が複数の網目とその網目よりも網目サイズが大きな位置決め穴が形成されたメッシュ状であり、回路パターン上に立設された突起部がメッシュ状の回路接続部に開口する位置決め穴に嵌められている。
本発明で実現される半導体装置によると、例えば、回路側電極の素子接続部がメッシュ状であることにより、半導体素子(素子側電極)と回路側電極との熱膨張程度の違いに起因する熱応力の発生をよく緩和することができる。また、この回路側電極の引出部がメッシュ状であることにより、引出部に加わる応力(熱応力および/または機械的応力)をよく緩和することができる。さらに、回路パターン上に立設された突起部がメッシュ状の回路接続部の位置決め穴に嵌められているため、回路側電極と回路パターンの位置精度が高い。
回路側電極は、半導体素子の上面に設けられた素子側電極(上面電極)に接続されていてもよい。このような構成の半導体装置では、引出部の一部または全体が回路基板から浮いた状態になりやすい。したがって本発明を適用する効果が特によく発揮される。
回路側電極が導電性接合材によって素子側電極に接続されており、その導電性接合材の少なくとも一部がメッシュ状の回路側電極に浸透していてもよい。かかる接続構造では、導電性接合材(典型的には半田)がメッシュ状の回路側電極に浸透して(食い込んで)いる。このような構造を有することにより、表面が平らな金属板(バルク状の金属板)からなる回路側電極等に比べて、導電性接合材と回路側電極との接合強度を向上させ得る。したがって素子側電極と回路側電極の接合部の耐久性を向上させることができる。例えば、導電性接合材と回路側電極の接合界面に損傷が生じること(剥離の発生)が抑制される。また、素子側電極に回路側電極(素子接続部)を接続する際に使用する導電性接合材の量がバラついたとしても、導電性接合材がメッシュ状の素子接続部に浸透する程度によってそのバラつきを吸収することができる。これにより、接合部の外縁から接合材がはみ出すことが抑制される。
【0011】
【発明の実施の形態】
この発明は、また、下記の形態で実施することを特徴とする。
【0012】
(形態1)
メッシュ状の回路側電極が金網から構成されている。金網としては、細い金属糸(針金)を規則的に(例えば格子状に)編んだものが好ましく用いられる。このような回路側電極は応力緩和性能が良好である。
【0013】
(形態2)
メッシュ状の回路側電極が金属繊維の不織布から構成されている。不織布としては比較的嵩高な(空隙率が高い)ものが好ましく用いられる。このような回路側電極は、厚さ方向の応力(例えば、回路側電極の素子接続部に、素子側電極とは反対側の面から加えられる機械的応力)を緩和する性能にも優れる。
【0014】
(形態3)
接合部を構成する回路側電極には、平均して、素子側電極に面する側から回路側電極の厚さの25%以上(より好ましくは50%以上)の範囲まで導電性接合材(典型的には半田)が浸透している。回路側電極の厚さの全体に導電性接合材が浸透していてもよい。さらに、回路側電極の厚みの全体が導電性接合材に埋まっていてもよい。このような接合部は、導電性接合材(典型的には半田)がメッシュ状の回路側電極によく食い込んでいるので接合強度が特に良好である。
【0015】
(形態4)
半導体素子の上面電極に回路側電極が接続された構成において、その素子接続部の上側(上面電極に面する側とは反対側)は開放されている(塞がれていない)。この場合には、メッシュ状の素子接続部を通して余剰の接合材を素子接続部の上面にまで染み出させることができる。したがって、接合部の外縁から導電性接合材がはみ出すことをよく防止することができる。
【0016】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
本発明の半導体装置に備えられる半導体素子としては各種の半導体素子(IGBT(Insulated Gate Bipolar Transistor)等のバイポーラトランジスタや、MOS等の電界効果型トランジスタ等)を用いることができる。本発明の半導体装置がパワーデバイスである(典型的には、IGBT、パワーMOS等の電力用半導体素子を備える)場合には、本発明を適用することによる効果が特によく発揮される。
【0017】
この半導体素子に設けられた電極のうち回路側電極と接続される素子側電極の種類は特に問わない。好適例としては、電力用半導体素子のエミッタ電極および/またはコレクタ電極(特に好ましくはエミッタ電極)が挙げられる。回路側電極と接続される素子側電極は、半導体素子の上面に設けられた電極(上面電極)であることが好ましい。
【0018】
回路側電極を構成する材料としては、導電性および熱伝導性が高い材料が適している。例えば、銅、銀、金、白金、ニッケル、コバルト、亜鉛等の純金属およびそれらを含む合金が好ましく使用される。また、これらの材料の表面に半田濡れ性のよい金属(ニッケル、クロム、金等)がメッキされていてもよい。このようなメッキ層を設けることにより、導電性接合材(典型的には半田)に対する濡れ性の向上、材料費の低減、耐酸化性の向上等を実現し得る。
【0019】
前記「導電性接合材」の典型例としては、半田に代表される低融点金属類が挙げられる。また、有機高分子等からなるマトリックス樹脂中に導電性充填材が分散された導電性樹脂材料を導電性接合材として用いてもよい。このマトリックス樹脂としてはエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂等を用いることができる。導電性充填材としては、銅、銀、金、白金、ニッケル、カーボン等からなる導電性繊維、導電性微粒子等を用いることができる。
【0020】
以下、本発明をパワーデバイスに適用した具体的実施例を説明するが、本発明をかかる実施例に示すものに限定することを意図したものではない。
【0021】
本発明の実施例に係る半導体装置の要部断面図を図1に示す。電力用半導体素子(IGBT)10には、その一方の面にエミッタ電極22およびゲート電極(図示せず)が設けられ、他方の面にコレクタ電極24が設けられている。
半導体素子10の下面(コレクタ電極側の面)は、セラミックス(例えば窒化アルミニウム)を主体とする回路基板70に接合(半田付)されている。回路基板70の表面には回路パターン72,74が形成されている。回路パターン72とコレクタ電極24は半田52を介して直接接続されている。
【0022】
一方、半導体素子10の上面(エミッタ電極側の面)には、その全体がメッシュ状の形状を有する回路側電極30が接合(半田付)されている。回路側電極30の一端には素子接続部32が設けられている。この素子接続部32は半田50を介してエミッタ電極22に直接接続されている。また、素子接続部32の上側(エミッタ電極22に面する側とは反対側)は開放されている。素子接続部32に続く部分の回路側電極30は、エミッタ電極22と回路側電極30(素子接続部32)との接合部から半導体素子10の外方へと引出された引出部34を形成している。この引出部34に続く部分の回路側電極30は、半田54を介して回路パターン74に直接接続される回路接続部36を形成している。このように、回路側電極30は、引出部34を介してエミッタ電極22と回路パターン74を電気的に接続している。この引出部34は、回路基板70や半導体素子10から浮いた状態で、半導体素子10の上面と回路パターン74との間に張り渡されている。
【0023】
この回路側電極30の構造につき詳しく説明する。
回路側電極30を構成する材料としては、図2に模式的に示すように、細い銅線30aを格子状に編んでなる金網30を用いた。金網30を構成する銅線30aとしては、直径が概ね50〜1000μm(より好ましくは100〜500μm)のものを使用することが好ましい。また、金網の平均網目サイズは、縦横のいずれか一方が概ね50〜1000μmの範囲にあることが好ましい。本実施例では、直径約200μmの銅線30aからなり、平均網目サイズが縦横ともに約500μmである金網を使用した。
【0024】
図2に示すように、この金網30の全体形状(半導体装置を構成する前の初期形状)は長方形状である。その長手方向に素子接続部32、引出部34および回路接続部36が順に形成されている。
金網を構成する銅線30aは、その長手方向に平行な方向および長手方向と直交する方向(幅方向)に延びている。すなわち、この金網の網目は長手方向に平行な方向および直交する方向に配列されている。なお、長手方向と非平行な方向(例えば、長手方向に対して+45°および−45°となる方向)に網目が配列された金網を用いてもよい。
【0025】
回路側電極(素子接続部)とエミッタ電極とを接続するには、例えば、エミッタ電極の上に板状の半田(導電性接合材)を載せ、その半田の上に回路側電極の素子接続部を載置した後に、加熱により半田を溶融させればよい。あるいは、エミッタ電極上であらかじめ半田を加熱溶融させておき、その溶融した半田の上に素子接続部を載置してもよい。このとき、半田を溶融させた状態で素子接続部を半導体素子側に押圧することができる。この押圧により半田の素子接続部への浸透(食い込み)が促進される。このことによって回路側電極と素子側電極との接合強度がさらに向上する。
【0026】
回路側電極とエミッタ電極を接続する際、半田と素子接続部の界面、半田とエミッタ電極の界面または半田の内部にエアを噛み込むことがある。本実施例ではメッシュ状の回路側電極を用いているので、エアを噛み込んだ場合にもそのエアを回路側電極(素子接続部)の網目から外部へと逃すことができる。これにより半田の内部または接合界面にボイドが発生しにくくなるという効果が得られる。これにより半導体装置の性能を安定化し得る。
【0027】
また、回路側電極としてバルク状の材料(金属板等)を用いると、半田の使用量が多すぎた場合に、余剰の半田が接合部外縁からはみ出すことがある。これに対して本実施例のようにメッシュ状の回路側電極を用いると、余剰の半田は網目を通して接合部の上方へと染み出す。したがって、半田が接合部外縁からはみ出すこと(半田の回りこみ)が抑制される。これにより半導体装置の製造歩留まりを向上させ得る。エミッタ電極(素子側電極)に回路側電極を接続する際、バルク状の材料からなる回路側電極では、その素子接続部に反り等の変形が生じていると適切な接合部を形成し辛くなる場合がある。柔軟なメッシュ状の回路側電極を用いることにより、かかる現象の発生を回避することができる。
【0028】
回路側電極(素子接続部)とエミッタ電極とを接続するにあたっては、メッシュ状の回路側電極にあらかじめ半田を染み込ませたものを作製し、この半田を染み込ませた回路側電極をエミッタ電極に接続してもよい。
【0029】
回路側電極(回路接続部)と回路パターンの接続工程は、回路側電極とエミッタ電極との接続工程と同様にして行うことができる。これらの接続工程は同時に行ってもよく、別々に(順次に)行ってもよい。ここで、回路側電極30はメッシュ状であり柔軟性が高いので、製造誤差等により素子側電極22と回路パターン74との相対位置がバラついた場合にも(図1参照)、回路側電極30(特に引出部34)を容易に変形(伸縮、捩れ等)させて、この回路側電極30と素子側電極22および回路パターン74を適切に接続することができる。
また、回路側電極30をエミッタ電極22および回路パターン74に接続した後に、温度変化等によって素子側電極22と回路パターン74との相対位置が変動した場合にも、その変動を回路側電極30(特に引出部34)の変形によって吸収することができる。このことによって、回路側電極30とエミッタ電極22または回路パターン74との接合部にかかる応力を緩和することができる。
【0030】
なお、回路側電極(回路接続部)と回路パターンの接続工程は以下のようにして行うこともできる。すなわち、図3に示すように、回路接続部36の幅方向の両端付近に位置決め穴38を設けておく。この位置決め穴38は、例えば金網30の網目サイズを部分的に大きくすることにより形成することができる。一方、回路基板70側には、図1に仮想線で示すように、回路パターン74の所定箇所に位置決めピン39を立てておく。そして、位置決めピン39を位置決め穴38に嵌めるようにして回路側電極30(回路接続部36)を配置する。かかる接続工程によると、回路側電極30の位置精度をさらに向上させることができる。
【0031】
本実施例の半導体装置は、柔軟性の高いメッシュ状の回路側電極を用いてエミッタ電極(素子側電極)と回路パターン(外部回路)とを接続している。素子接続部が柔軟であるので、半導体装置の使用時等において素子側電極と回路側電極との間に生じる熱応力をよく緩和することができる。また、引出部が柔軟であるので、引出部に加わる応力(熱応力および/または機械的応力)等をよく緩和することができる。したがって回路側電極と素子側電極の接合部にはこの応力が伝わりにくい。接合部を構成する半田(半田層)の少なくとも一部は回路側電極に浸透しているので、このメッシュ状の回路側電極によって半田層を補強することができる。これらのうち一または二以上の効果により、素子側電極と回路側電極の接合部および/または回路側電極と外部回路の接合部の耐久性が向上する。その結果、半導体装置の長期的な信頼性を向上させることができる。
【0032】
なお、上記実施例では回路側電極として一重に編まれた金網を用いたが、このように二次元的なメッシュ構造を有する金網に代えて、繊維状の金属がある程度の厚さをもって編まれた金網を用いてもよい。また、繊維状の金属を不規則に絡み合わせてなる不織布、綿状体等を用いてもよい。このように三次元的なメッシュ構造を有する回路側電極によると、余剰の半田を吸収する効果(半田のはみ出しを抑制する効果)がさらに高まる。また、回路側電極の面方向の応力を緩和する効果に加えて、厚さ方向の応力を緩和する効果をも得ることができる。
【0033】
また、繊維状の金属からなる金網や不織布等に代えて、金属板または金属箔から形成されたメッシュ状の金属材料を回路側電極に用いてもよい。このような金属材料を作製する方法としては、金属板または金属箔に多数の貫通孔を高密度で(例えば打ち抜き加工により)設ける方法が例示される。また、以下の方法によりメッシュ状金属材料を作製してもよい。
【0034】
すなわち、図4に示すように、長方形状の金属板に長方形状の貫通孔82を多数形成してなる電極中間体84を用意する。これらの貫通孔82は、それぞれ電極中間体84の幅方向とほぼ平行な複数の点線状となるように配置されている。また、各点線を構成する貫通孔82の間隙は、隣接する点線を構成する貫通孔82の間隙とは交互に位置をずらして配置されている。
次いで、このような電極中間体84を長手方向に引っ張る。これにより、図5に示すように、各貫通孔82が大まかには菱形状に広がる。その結果、長手方向に対して概ね+45°および−45°となる方向に網目が配列されたメッシュ状の金属材料86が得られる。このように電極中間体84を長手方向に引っ張ることにより、引っ張り前に比べて柔軟性がさらに向上する。
【0035】
なお、長方形状の貫通孔が形成された電極中間体に代えて、金属板を貫通するとともにこの金属板の幅方向に延びる多数の切れ目を点線状に形成した電極中間体を用いてもよい。この電極中間体を長手方向(切れ目の延びる方向とほぼ直交する方向)に引っ張ると、切れ目が大まかには菱形状に広がる。このようにしてメッシュ状の金属材料を得ることができる。
【0036】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図1】 実施例に係る半導体装置の要部を示す断面図である。
【図2】 実施例の回路側電極を構成する金網を示す平面図である。
【図3】 回路側電極を構成する金網の他の例を示す平面図である。
【図4】 回路側電極を作製するための電極中間体を示す平面図である。
【図5】 図4に示す電極中間体から作製された回路側電極を示す平面図である。
【符号の説明】
10:半導体素子
22:エミッタ電極(素子側電極、上面電極)
24:コレクタ電極(素子側電極)
30:回路側電極、金網
32:素子接続部(接続部)
34:引出部
50,52,54:半田(導電性接合材)
70:回路基板
72,74:回路パターン(外部回路)

Claims (3)

  1. 素子側電極が設けられた半導体素子を準備し、複数の網目が形成されたメッシュ状の素子接続部と、複数の網目が形成されたメッシュ状の引出部と、複数の網目とその網目よりも網目サイズが大きな位置決め穴が形成されたメッシュ状の回路接続部とが順に設けられた回路側電極を準備し、回路パターンが設けられた回路基板を準備する準備工程と、
    前記素子側電極と前記回路側電極の接続部を電気的に接続する第1接続工程と、
    前記回路側電極の回路接続部と前記回路パターンを電気的に接続する第2接続工程を備えており、
    前記第2接続工程では、前記回路パターン上に前記回路接続部を配置する際に、前記回路パターン上に立設された突起部をメッシュ状の前記回路接続部に開口する位置決め穴に嵌めることを特徴とする半導体装置の製造方法。
  2. 前記準備工程では、メッシュ状の前記素子接続部および前記回路接続部にあらかじめ半田を染み込ませた回路側電極を準備することを特徴とする請求項1の半導体装置の製造方法。
  3. 素子側電極が設けられた半導体素子と、
    その素子側電極に接続された回路側電極と、
    その回路側電極に接続された回路パターンが設けられた回路基板を備えており、
    前記回路側電極に、素子側電極との素子接続部と引出部と回路接続部が順に設けられており、
    その回路接続部を介して前記素子側電極と前記回路パターンが電気的に接続されており、
    前記素子接続部と前記引出部いずれも複数の網目が形成されたメッシュ状であり、
    前記回路接続部は複数の網目とその網目よりも網目サイズが大きな位置決め穴が形成されたメッシュ状であり、
    前記回路パターン上に立設された突起部がメッシュ状の前記回路接続部に開口する位置決め穴に嵌められていることを特徴とする半導体装置。
JP2002013456A 2002-01-22 2002-01-22 半導体装置とその製造方法 Expired - Fee Related JP4259018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002013456A JP4259018B2 (ja) 2002-01-22 2002-01-22 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002013456A JP4259018B2 (ja) 2002-01-22 2002-01-22 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2003218303A JP2003218303A (ja) 2003-07-31
JP4259018B2 true JP4259018B2 (ja) 2009-04-30

Family

ID=27650408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002013456A Expired - Fee Related JP4259018B2 (ja) 2002-01-22 2002-01-22 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4259018B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205348A (ja) * 2007-02-22 2008-09-04 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2015050347A (ja) * 2013-09-02 2015-03-16 トヨタ自動車株式会社 半導体装置及びその製造方法
DE102015210061A1 (de) 2015-06-01 2016-12-01 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung eines Bauteils und Bauteilmodul
JP6967335B2 (ja) * 2016-03-15 2021-11-17 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2003218303A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US20110042812A1 (en) Electronic device and method of manufacturing the same
JP5134395B2 (ja) 熱電モジュール、熱電モジュールを用いた熱電装置及び熱電モジュールの製造方法
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
TW200522328A (en) Semiconductor device and manufacturing method thereof
DE102011084803A1 (de) Leistungshalbleitervorrichtung
JP5362104B2 (ja) 応力緩衝層及びその作製方法
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
JP2010245096A (ja) 半導体装置
JP4259018B2 (ja) 半導体装置とその製造方法
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
JP5755622B2 (ja) 電力モジュールパッケージ及びその製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
JP2013021000A (ja) 開口部のある導電回路基板
TW201218332A (en) Package substrate and fabrication method thereof
JP4797492B2 (ja) 半導体装置
JP6842433B2 (ja) 電子デバイス
CN116759388B (zh) 一种免焊接模块封装结构
WO2018018849A1 (zh) 一种智能功率模块及其制造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP2532026B2 (ja) 電子部品搭載用基板
JPH06112395A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees