JP2008205348A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008205348A
JP2008205348A JP2007041953A JP2007041953A JP2008205348A JP 2008205348 A JP2008205348 A JP 2008205348A JP 2007041953 A JP2007041953 A JP 2007041953A JP 2007041953 A JP2007041953 A JP 2007041953A JP 2008205348 A JP2008205348 A JP 2008205348A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive cap
manufacturing
stress relaxation
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041953A
Other languages
English (en)
Inventor
Kenichi Ishii
研一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007041953A priority Critical patent/JP2008205348A/ja
Publication of JP2008205348A publication Critical patent/JP2008205348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】導電性キャップの電流経路を確保しつつ、応力を緩和し、信頼性が向上した半導体装置を提供する。
【解決手段】電極を有する回路面およびメタライズされた裏面を有する半導体チップ31と、半導体チップ31の裏面31a側を覆うように半導体チップ31と着設され、半導体チップ31の外部接続端子として機能する導電性キャップ40と、を備え、導電性キャップ40の表面40a、40b上に所定の形状および配置で、表面40a、40bから厚さ方向の所定の深さを有する応力緩和溝42が設けられる。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、外部接続端子として機能する導電性キャップを備える半導体装置および半導体装置の製造方法に関する。
従来の半導体装置としては、例えば特許文献1に記載されたものがある。同文献に記載された半導体装置は、半導体チップと、この半導体チップで発生する熱を放熱する放熱部材と、半導体チップと放熱部材を熱的に接続する接続部材を備え、この接続部材を金属Cuにより形成するとともに、変形することにより半導体チップと放熱部材との間に発生する応力を吸収する。
図10に、従来の半導体装置の構造の一例を示す。従来の半導体装置は、半導体チップ1と、その回路面1bに電極としてはんだボール3と、半導体チップ1の裏面にメタル層5と、メタル層5にはんだ層7を介して着設された導電性キャップ9と、を備えている。
また、図11の従来の半導体装置は、図10のはんだボール3に替えて、半導体チップ1の回路面1bにはんだバンプ11が設けられている。
特開2004−253703号公報 特開平7−193091号公報 特開平10−303340号公報 米国特許6624522号 米国特許5789809号
図10および図11のようなメタルキャップCSP(Chip Size Package)タイプの小型ICパッケージの場合、構成材料の違いにより、各構成材料間で線膨張係数に大きな差が生じる。たとえば、メタルキャップがCuの場合の線膨張係数は17ppm/℃、半導体チップはシリコンからなり、線膨張係数は3ppm/℃、はんだ層はPbフリーの場合で22ppm/℃である。また、ガラスエポキシ基板の場合、線膨張係数は20ppm/℃である。
CSP構造の場合、熱応力を緩和する、ボンディングワイヤーや細長い外部リードがないため、温度サイクル試験などの熱ストレス試験時に、熱が直接半導体チップ1に伝わり、はんだ層7による半導体チップ1と導電性キャップ9の間の接続部分にかかる応力が非常に大きくなり、半導体装置製品の寿命を左右する。これは線膨張係数の差により、部材間に熱応力が働き、はんだ層7に亀裂などが生じるためであり、半導体装置の特性不良を発生し易くなる。満足する寿命を確保するためには、この応力をできるだけ小さくする必要がある。
本発明によれば、電極を有する回路面およびメタライズされた裏面を有する半導体チップと、
前記半導体チップの前記裏面側を覆うように前記半導体チップと着設され、前記半導体チップの外部接続端子として機能する導電性キャップと、を備え、
前記導電性キャップの表面上に所定の形状および配置で、前記表面から厚さ方向の所定の深さを有する応力緩和溝が設けられた半導体装置が提供される。
この発明によれば、導電性キャップに応力緩和溝を設けることにより、熱応力による伸縮経路を分断できるので、発生する最大応力を小さくすることができるとともに、導電性キャップの厚さ方向には繋がったままの部分が残るため、外部接続端子としての機能を有する導電性キャップの電流経路を確保することができる。
本発明によれば、電極を有する回路面および裏面を有する半導体チップの前記裏面をメタライズし、
前記半導体チップの外部接続端子として機能する導電性キャップに、前記導電性キャップの表面上に所定の形状および配置で、前記表面から厚さ方向の所定の深さを有する応力緩和溝を形成し、
メタライズされた前記半導体チップの前記裏面を覆うように前記導電性キャップを着設する半導体装置の製造方法が提供される。
本発明によれば、導電性キャップの電流経路を確保しつつ、応力を緩和し、信頼性が向上した半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、各図において、本発明の本質に関わらない部分の構成については省略してある。
(第一の実施の形態)
図1は、本発明の実施の形態に係る半導体装置を真上から見た平面図および断面図である。本実施形態の半導体装置は、電極(はんだボール33)を有する回路面31bおよびメタライズされた裏面31aを有する半導体チップ31と、半導体チップ31の裏面31a側を覆うように半導体チップ31と着設され、半導体チップ31の外部接続端子として機能する導電性キャップ40と、を備え、導電性キャップ40の表面(40a、40b)上に所定の形状および配置で、表面(40a、40b)から厚さ方向の所定の深さを有する応力緩和溝42が設けられる。
本実施の形態の半導体装置は、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の小型パッケージであり、メタルキャップCSPである。あるいは、ICまたはLSIパッケージであってもよい。本実施形態では、BGA(Ball Grid Array)タイプのパッドを有する。
本実施形態の半導体装置において、半導体チップ31は、ゲート電極(不図示)とソース電極(不図示)が設けられた回路面31bと、ドレイン電極(不図示)が設けられた裏面31aを有する。半導体チップ31の裏面31a全体を導電性キャップ40の裏面40bに、はんだ、導電性接着剤、または熱伝導性樹脂で接続し、導電性キャップ40の外周部の少なくとも1辺を、半導体チップ31の回路面31bに構成されるゲート電極やソース電極と同一面側に設け、フィリップチップ実装を可能とする。
導電性キャップ40は、その両面(40a、40b)に所定の形状および配置で、厚さ方向の所定の深さを有する応力緩和溝42が設けられている。本実施形態において、応力緩和溝42は、これに限定されないが、円形状の溝が複数千鳥状に配列されている。
図2は、本実施形態の半導体装置の裏面図であり、半導体装置にかかる応力を説明するための図である。同図に示すように、応力は、異なる線膨張係数を持つ材料を貼り合わせた部分の中心、本発明では半導体チップ31の中央から放射状に外周部に向かって遠くなればなるほど大きくなる。本実施形態において、応力緩和溝42は、導電性キャップ40の表面(40a、40b)に、半導体チップ31の裏面31aの対角線を分割する形状および配置で設けられる。
図1に戻り、本実施形態の半導体装置は、応力緩和溝42を埋めるように、導電性キャップ40の表面(40a、40b)に施された金属めっき層43を含む。この構成によれば、応力緩和溝42を埋めるように金属めっきを施すので、溝によって生じる導電性キャップ40の抵抗値上昇を抑え、所望の電気特性を維持することができる。
次に、本実施形態の半導体装置の製造工程について、図3を用いて説明する。本実施形態の半導体装置の製造方法は、電極を有する回路面および裏面を有する半導体チップの裏面をメタライズし、半導体チップの外部接続端子として機能する導電性キャップ40に、導電性キャップ40の表面(40a、40b)上に所定の形状および配置で、表面(40a、40b)から厚さ方向の深さを有する応力緩和溝を形成し、メタライズされた半導体チップの裏面を覆うように導電性キャップ40を着設する。また、本実施形態において、導電性キャップ40の両面に厚さ方向の所定の深さを有する応力緩和溝42を形成する。この応力緩和溝42の形成において、導電性キャップ40の表面上に所定の形状および配置で、表面から厚さ方向の途中まで、所定の深さに分割部41を切り出した後、切り出した分割部41を元に戻し、溝42を導電性キャップ40の両面に形成する。
図3(a)に示すように、所定の形状および配置を有する分割金型47および分割金型48を用いて、導電性キャップ40の表面上に所定の形状および配置で、表面から厚さ方向の途中まで、所定の深さに分割部41を切り出す。分割金型47および分割金型48には、切断刃が設けられており、分割金型48を導電性キャップ40の裏面40b側から分割金型47に向けて押し込むことにより、分割部41を切り出す。図3(a)に示すように、分割部41は途中まで導電性キャップ40の表面40aより突出する。切り出す深さは半導体装置の電気的特性などを考慮して任意に設定することができる。
そして、分割部41の突出した部分を、導電性キャップ40の表面40a側から分割金型48を用いて金型49で挟むように押し戻し、図3(b)に示すように導電性キャップ40に分割部41を元の場所に戻す。
このようにして、図3(c)に示すように、導電性キャップ40には、所定の形状および配置で、表面(40a、40b)から厚さ方向の所定の深さを有する応力緩和溝42が形成される。同図に示すように、導電性キャップ40の厚さ方向の中央部は、応力緩和溝42が形成されずに繋がったままとなり、導電性キャップ40が分割部41によってバラバラにならずに作業を進められるだけでなく、外部接続端子として機能する導電性キャップ40の電流経路を確保できることとなる。
その後、応力緩和溝42を埋めるように、導電性キャップ40の表面(40a、40b)に金属めっきを施し、金属めっき層43が形成される。これにより、応力緩和溝42により生じる導電性キャップ40の抵抗値上昇を抑え、所望の電気的特性を維持することができる。
そして、半導体チップ31の回路面31bにはんだボール33を搭載し、半導体チップ31の裏面31aにメタル層35を施し、導電性キャップ40の裏面40bにはんだで接続し、はんだ層37を形成し、CSPパッケージ構造の半導体装置となる。
本発明の実施形態の半導体装置において、導電性キャップ40は、図4乃至図8に示すような、様々な形状および配置の応力緩和溝を設けることができる。図4の例では、分割部51が短冊状で導電性キャップ50の短手方向に並列するように、応力緩和溝52が設けられている。他の例では、分割部51は長手方向に並列して設けてもよい。また、短冊の形状は、図4では楕円形になっているが矩形でもよい。応力緩和溝52には金属めっき53が埋め込まれる。
図5の例では、分割部57が短冊状で、導電性キャップ55の短手方向に並列かつ千鳥状に配置され、短冊形状の一方が導電性キャップ55の端に接するように、応力緩和溝58が設けられている。また、短冊の形状が図5では矩形になっているが、楕円形でもよい。応力緩和溝58には金属めっき59が埋め込まれる。
図6の例では、分割部61が十字形状で十字の各辺が導電性キャップ60の各辺と互いに平行に配置されるように、応力緩和溝62が設けられ、応力緩和溝62には金属めっき63が埋め込まれている。図7の例では、分割部67が十字形状で十字の各辺が導電性キャップ65の各辺と互いに45度傾くように十字の中心周りに回転させて配置されるように、応力緩和溝68が設けられ、応力緩和溝68には金属めっき69が埋め込まれている。図8の例では、分割部71が導電性キャップ70に接する半導体チップ31の中心から同心円状に配置されるように、応力緩和溝72が設けられ、応力緩和溝72には金属めっき73が埋め込まれている。
以上説明したように、本発明の実施の形態の半導体装置によれば、導電性キャップ40に応力緩和溝42を設けることにより、外観は金属板に見えるが、部分的に細かく分割処理されているので、熱応力による伸縮経路を分断でき、発生する最大応力を小さくすることができるとともに、導電性キャップ40の厚さ方向には繋がったままの部分が残るため、外部接続端子としての機能を有する導電性キャップ40の電流経路を確保することができる。これにより、温度サイクル試験などの熱ストレス試験時において、はんだなどの接続点の寿命が向上し、装置の接続信頼性が向上する。
また、応力緩和溝42が、導電性キャップ40の両面に同じ形状および配置で設けられているので、熱応力を緩和する効果がより高くなる。
(第二の実施の形態)
図9は、本発明の実施の形態に係る半導体装置の製造工程を説明するための図である。本実施形態の半導体装置は、上記実施形態とは、応力緩和溝の形成において、分割部を一旦完全に切り出した後、再度挿入する点で相違する。すなわち、本実施形態の半導体装置において、導電性キャップ80は、所定の形状および配置で、導電性キャップ80の厚さ方向に貫通孔84が設けられ、導電性キャップ80の貫通孔84を導電性キャップ80の一面側で部分的に電気的および機械的に接続する手段(つぶし領域83)を備える。
本実施形態の半導体装置の製造方法では、応力緩和溝82の形成において、所定の形状および配置で、導電性キャップ80の厚さ方向に分割部81を切り出した後、切り出した分割部81を元に戻し、貫通孔84を形成する。そして、導電性キャップ80の一面側で、貫通孔84の隙間を部分的に圧着する。
図9(a)に示すように、本実施形態において、所定の形状および配置を有する分割金型47および分割金型48を用いて、分割金型48を導電性キャップ80の裏面80b側から分割金型47に向けて押し込むことにより、応力緩和溝82を完全に切り出す。
そして、図9(b)に示すように、分割金型48を用いて、導電性キャップ80の表面80a側から分割部81を元の位置に戻すように押し込み、分割部81が導電性キャップ80の表面80aより少しだけ突出する位置まで戻す。このようにして、導電性キャップ80には、所定の形状および配置を有する貫通孔84が設けられる。
そして、図9(c)に示すように、導電性キャップ80の一面(表面80a)側で、貫通孔84の隙間を部分的に圧着する圧着部(つぶし領域83)が設けられる。圧着部は、たとえば、つぶし、またはカシメ加工を施して形成される。
以上説明したように、本発明によれば、導電性キャップ80に応力緩和溝82を設けることにより、熱応力による伸縮経路を分断できるので、発生する最大応力を小さくすることができるとともに、導電性キャップ80の厚さ方向には繋がったままの部分が残るため、外部接続端子としての機能を有する導電性キャップ80の電流経路を確保することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態に係る半導体装置を真上から見た平面図および断面図である。 本実施形態の半導体装置の裏面図であり、半導体装置にかかる応力を説明するための図である。 本実施形態の半導体装置の製造工程を説明するための図である。 本発明の実施形態に係る半導体装置の導電性キャップの一例を示す平面図である。 本発明の実施形態に係る半導体装置の導電性キャップの一例を示す平面図である。 本発明の実施形態に係る半導体装置の導電性キャップの一例を示す平面図である。 本発明の実施形態に係る半導体装置の導電性キャップの一例を示す平面図である。 本発明の実施形態に係る半導体装置の導電性キャップの一例を示す平面図である。 本発明の実施の形態に係る半導体装置の製造工程を説明するための図である。 従来の半導体装置の構造の一例を示す図である。 従来の半導体装置の構造の他の例を示す図である。
符号の説明
31 半導体チップ
33 はんだボール
35 メタル層
37 はんだ層
40 導電性キャップ
41 分割部
42 応力緩和溝
43 金属めっき層
52 応力緩和溝
58 応力緩和溝
62 応力緩和溝
68 応力緩和溝
72 応力緩和溝
80 導電性キャップ
81 分割部
82 応力緩和溝
83 圧着部
84 貫通孔

Claims (18)

  1. 電極を有する回路面およびメタライズされた裏面を有する半導体チップと、
    前記半導体チップの前記裏面側を覆うように前記半導体チップと着設され、前記半導体チップの外部接続端子として機能する導電性キャップと、を備え、
    前記導電性キャップの表面上に所定の形状および配置で、前記表面から厚さ方向の所定の深さを有する応力緩和溝が設けられた半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記導電性キャップは、その両面に厚さ方向の前記所定の深さを有する前記応力緩和溝が設けられる半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記導電性キャップは、所定の形状および配置で、前記導電性キャップの厚さ方向に貫通孔が設けられ、
    前記導電性キャップの前記貫通孔を前記導電性キャップの一面側で部分的に電気的および機械的に接続する手段を備える半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記接続する手段は、前記導電性キャップの前記一面側で、前記貫通孔の隙間を部分的に圧着する圧着部を含む半導体装置。
  5. 請求項1乃至4いずれかに記載の半導体装置において、
    前記応力緩和溝を埋めるように、前記導電性キャップの前記表面に施された金属めっき層を含む半導体装置。
  6. 請求項1乃至5いずれかに記載の半導体装置において、
    前記半導体チップの前記裏面に前記導電性キャップを接続するはんだ層を備える半導体装置。
  7. 請求項1乃至5いずれかに記載の半導体装置において、
    前記半導体チップの前記裏面に前記導電性キャップを接続する導電性接着剤を備える半導体装置。
  8. 請求項1乃至5いずれかに記載の半導体装置において、
    前記半導体チップの前記裏面に前記導電性キャップを接続する熱伝導性樹脂層を備える半導体装置。
  9. 請求項1乃至8いずれかに記載の半導体装置において、
    前記応力緩和溝は、前記半導体チップの裏面の対角線を分割する形状および配置で設けられる半導体装置。
  10. 電極を有する回路面および裏面を有する半導体チップの前記裏面をメタライズし、
    前記半導体チップの外部接続端子として機能する導電性キャップに、前記導電性キャップの表面上に所定の形状および配置で、前記表面から厚さ方向の所定の深さを有する応力緩和溝を形成し、
    メタライズされた前記半導体チップの前記裏面を覆うように前記導電性キャップを着設する半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記応力緩和溝の形成において、
    前記導電性キャップの両面に厚さ方向の前記所定の深さを有する前記応力緩和溝を形成する半導体装置の製造方法。
  12. 請求項11に記載の半導体装置の製造方法において、
    前記応力緩和溝の形成において、
    前記導電性キャップの前記表面上に前記所定の形状および配置で、前記表面から厚さ方向の途中まで、所定の深さに分割部を切り出した後、切り出した前記分割部を元に戻し、前記溝を前記導電性キャップの前記両面に形成する半導体装置の製造方法。
  13. 請求項10に記載の半導体装置の製造方法において、
    前記応力緩和溝の形成において、
    所定の形状および配置で、前記導電性キャップの厚さ方向に貫通孔を形成し、
    前記貫通孔を部分的に電気的および機械的に接続する半導体装置の製造方法。
  14. 請求項13に記載の半導体装置の製造方法において、
    前記応力緩和溝の形成において、
    前記所定の形状および配置で、前記導電性キャップの厚さ方向に分割部を切り出した後、切り出した前記分割部を元に戻し、前記貫通孔を形成する半導体装置の製造方法。
  15. 請求項13または14に記載の半導体装置の製造方法において、
    前記導電性キャップの一面側で、前記貫通孔の隙間を部分的に圧着する半導体装置の製造方法。
  16. 請求項10乃至15いずれかに記載の半導体装置の製造方法において、
    前記応力緩和溝を埋めるように、前記導電性キャップの前記表面に金属めっきを施す半導体装置の製造方法。
  17. 請求項10乃至16いずれかに記載の半導体装置の製造方法において、
    前記半導体チップの前記裏面に前記導電性キャップをはんだ、導電性接着剤または熱伝導性樹脂で接続する半導体装置の製造方法。
  18. 請求項10乃至17いずれかに記載の半導体装置の製造方法において、
    前記応力緩和溝は、前記半導体チップの裏面の対角線を分割する形状および配置で設けられる半導体装置の製造方法。
JP2007041953A 2007-02-22 2007-02-22 半導体装置および半導体装置の製造方法 Pending JP2008205348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041953A JP2008205348A (ja) 2007-02-22 2007-02-22 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041953A JP2008205348A (ja) 2007-02-22 2007-02-22 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008205348A true JP2008205348A (ja) 2008-09-04

Family

ID=39782493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041953A Pending JP2008205348A (ja) 2007-02-22 2007-02-22 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008205348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119557A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置用リ−ドフレ−ム
JP2000195876A (ja) * 1998-12-25 2000-07-14 Nec Kansai Ltd 半導体装置の製造装置
JP2003218303A (ja) * 2002-01-22 2003-07-31 Toyota Motor Corp 半導体装置
JP2006019338A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 電子部品用パッケージ及びそれを用いた半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119557A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置用リ−ドフレ−ム
JP2000195876A (ja) * 1998-12-25 2000-07-14 Nec Kansai Ltd 半導体装置の製造装置
JP2003218303A (ja) * 2002-01-22 2003-07-31 Toyota Motor Corp 半導体装置
JP2006019338A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 電子部品用パッケージ及びそれを用いた半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
KR102482774B1 (ko) 반도체 장치 및 그 제조 방법
JP4539773B2 (ja) 半導体装置およびその製造方法
CN111446217A (zh) 半导体装置
US20140167237A1 (en) Power module package
JP2009512999A (ja) 半導体パッケージ
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9966328B2 (en) Semiconductor power device having single in-line lead module and method of making the same
US9257376B2 (en) Semiconductor package and method of manufacturing the same
JP2018518039A (ja) オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
US8288847B2 (en) Dual die semiconductor package
JP2015056638A (ja) 半導体装置およびその製造方法
JP6048238B2 (ja) 電子装置
JP2012064855A (ja) 半導体装置
US20070096317A1 (en) Semiconductor device featuring electrode terminals forming superior heat-radiation system
US9099451B2 (en) Power module package and method of manufacturing the same
TWI579994B (zh) 封裝結構
JP2004363379A (ja) 半導体装置
JP2006310609A (ja) 半導体装置
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
JP2008205348A (ja) 半導体装置および半導体装置の製造方法
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011