JP7141453B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7141453B2
JP7141453B2 JP2020531353A JP2020531353A JP7141453B2 JP 7141453 B2 JP7141453 B2 JP 7141453B2 JP 2020531353 A JP2020531353 A JP 2020531353A JP 2020531353 A JP2020531353 A JP 2020531353A JP 7141453 B2 JP7141453 B2 JP 7141453B2
Authority
JP
Japan
Prior art keywords
lead
wire
die pad
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020531353A
Other languages
English (en)
Other versions
JPWO2020017574A1 (ja
Inventor
英俊 安部
誠 池永
健生 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020017574A1 publication Critical patent/JPWO2020017574A1/ja
Priority to JP2022143070A priority Critical patent/JP7411748B2/ja
Application granted granted Critical
Publication of JP7141453B2 publication Critical patent/JP7141453B2/ja
Priority to JP2023218318A priority patent/JP2024029106A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495Material
    • H01L2224/49505Connectors having different materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/386Wire effects

Description

本開示は、半導体装置に関する。
特許文献1には、従来の半導体装置が開示されている。特許文献1に記載の半導体装置は、半導体素子、リードフレーム、はんだ、ワイヤおよび封止樹脂を備えている。この半導体装置において、半導体素子は、たとえばダイオードチップやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)チップである。リードフレームは、半導体素子を搭載するとともに、はんだやワイヤを介して半導体素子に導通する。はんだおよびワイヤは、リードフレームと半導体素子とを導通させるための導通部材である。はんだは、半導体素子とリードフレームとの間に介在し、これらを導通させている。ワイヤは、半導体素子とリードフレームとに接合され、これらを導通させている。封止樹脂は、リードフレームの一部、半導体素子、はんだおよびワイヤを覆っている。
特開2017-5165号公報
半導体装置は、たとえば、電子機器などの回路基板に実装するときのリフローや、稼働中の半導体素子からの発熱などにより、熱負荷がかかる。この熱負荷により、はんだやワイヤといった導通部材とリードフレームとの接合部分に熱応力が集中する。この熱応力の集中により、当該接合部分と封止樹脂との界面で、封止樹脂の剥離が生じる場合がある。そして、封止樹脂が剥離している状況において、再度熱負荷がかかると、たとえば、導通部材としてのはんだにおいて、クラックが発生しうる。また、導通部材としてのワイヤにおいて、はがれや断線が発生しうる。これらは、半導体装置の動作不良の原因である。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、熱負荷による封止樹脂の剥離を抑制することで、動作不良の抑制を図った半導体装置および当該半導体装置の製造方法を提供することにある。
本開示の第1の側面によって提供される半導体装置は、第1方向において互いに離間する素子主面および素子裏面を有する半導体素子と、前記半導体素子が搭載されたリードフレームと、前記リードフレームに接合され、前記半導体素子と前記リードフレームとを導通させる導通部材と、前記導通部材と前記リードフレームとの接合部分を覆い、かつ、前記素子主面の一部を露出させる樹脂組成物と、前記リードフレームの一部、前記半導体素子および前記樹脂組成物を覆う封止樹脂と、を備えており、前記樹脂組成物は、前記リードフレームとの接合強度が、前記封止樹脂と前記リードフレームとの接合強度よりも良好であり、かつ、前記導通部材との接合強度が、前記封止樹脂と前記導通部材との接合強度よりも良好である。
前記半導体装置の好ましい実施の形態においては、前記リードフレームは、前記素子主面と同じ方向を向くパッド主面および前記素子裏面と同じ方向を向くパッド裏面を有するダイパッド、および、前記ダイパッドと離間したリードを備えており、前記半導体素子は、前記パッド主面と前記素子裏面とが対向して、前記ダイパッドに搭載されている。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記素子裏面に形成された裏面電極を含んでおり、前記導通部材には、前記半導体素子と前記ダイパッドとを接合し、かつ、前記裏面電極と前記ダイパッドとを導通させる導電性接合材が含まれており、前記樹脂組成物は、前記導電性接合材と前記ダイパッドとの接合部分を覆うダイパッド側被覆部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記導電性接合材は、前記裏面電極に当接する素子当接面、前記ダイパッドに当接するダイパッド当接面、および、前記素子当接面と前記ダイパッド当接面とに繋がる連絡面を有しており、前記ダイパッド側被覆部は、前記連絡面と前記封止樹脂との間に介在するダイパッド側第1部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記ダイパッド側被覆部は、前記ダイパッド側第1部に繋がり、かつ、前記パッド主面と前記封止樹脂との間に介在するダイパッド側第2部をさらに含んでいる。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記素子主面および前記素子裏面に繋がる素子側面を有しており、前記ダイパッド側被覆部は、前記ダイパッド側第1部に繋がり、かつ、前記素子側面の少なくとも一部と前記封止樹脂との間に介在するダイパッド側第3部をさらに含んでいる。
前記半導体装置の好ましい実施の形態においては、前記ダイパッド側被覆部は、前記ダイパッド側第3部に繋がり、かつ、前記素子主面の一部と前記封止樹脂との間に介在するダイパッド側第4部をさらに含んでいる。
前記半導体装置の好ましい実施の形態においては、前記導電性接合材は、はんだである。
前記半導体装置の好ましい実施の形態においては、前記パッド裏面は、前記封止樹脂から露出している。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記素子主面に形成された主面電極を含んでおり、前記導通部材には、前記主面電極および前記リードに接合され、前記主面電極と前記リードとを導通させるワイヤが含まれており、前記樹脂組成物は、前記ワイヤと前記リードとの接合部分を覆うリード側被覆部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記ワイヤは、前記主面電極に接合された第1接合部と前記リードに接合された第2接合部とを含んでおり、前記リード側被覆部は、前記第2接合部と前記封止樹脂との間に介在するリード側第1部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記リード側被覆部は、前記リード側第1部に繋がり、かつ、前記リードと前記封止樹脂との間に介在するリード側第2部をさらに含んでいる。
前記半導体装置の好ましい実施の形態においては、前記ワイヤは、前記第1接合部と前記第2接合部とを繋ぐ線状部をさらに含んでおり、前記線状部は、周方向の全周にわたって前記封止樹脂に接する樹脂当接領域を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、パワー半導体チップである。
本開示の第2の側面によって提供される半導体装置の製造方法は、リードフレームを用意する工程と、第1方向において互いに離間する素子主面および素子裏面を有する半導体素子を用意する工程と、前記半導体素子を前記リードフレームに搭載する素子搭載工程と、導通部材を前記リードフレームと前記半導体素子とに接合し、前記リードフレームと前記半導体素子とを前記導通部材を介して導通させる導通部材形成工程と、前記導通部材と前記リードフレームとの接合部分を覆い、かつ、前記素子主面の一部を露出させて、ペースト組成物を塗布する塗布工程と、塗布された前記ペースト組成物を乾燥させる工程と、前記リードフレームの一部、前記半導体素子、および、乾燥させた前記ペースト組成物を覆う封止樹脂を形成する工程と、を有しており、前記ペースト組成物は、樹脂材料を含んでおり、当該樹脂材料は、前記リードフレームとの接合強度が、前記封止樹脂と前記リードフレームとの接合強度よりも良好であり、かつ、前記導通部材との接合強度が、前記封止樹脂と前記導通部材との接合強度よりも良好である。
前記半導体装置の製造方法の好ましい実施の形態においては、前記リードフレームは、前記素子主面と同じ方向を向くパッド主面および前記素子裏面と同じ方向を向くパッド裏面を有するダイパッド、および、前記ダイパッドと離間したリードを備えており、前記素子搭載工程では、前記パッド主面と前記素子裏面とが対向した姿勢で、前記半導体素子を前記ダイパッドに搭載する。
前記半導体装置の製造方法の好ましい実施の形態においては、前記半導体素子は、前記素子裏面に形成された裏面電極を含んでおり、前記導通部材形成工程では、前記素子搭載工程の前に、前記裏面電極と前記ダイパッドとを接合する導電性ペーストを塗布し、前記素子搭載工程の後に、前記導電性ペーストを乾燥させることで、前記半導体素子と前記ダイパッドとを接合し、かつ、前記裏面電極と前記ダイパッドとを導通させる導電性接合材を形成し、前記塗布工程では、前記導電性接合材と前記ダイパッドとの接合部分を少なくとも覆うように、前記ペースト組成物を塗布する。
前記半導体装置の製造方法の好ましい実施の形態においては、前記半導体素子は、前記素子主面に形成された主面電極を含んでおり、前記導通部材形成工程では、前記素子搭載工程の後に、前記主面電極および前記リードに接合され、かつ、前記主面電極と前記リードとを導通させるワイヤを形成し、前記塗布工程では、前記ワイヤと前記リードとの接合部分を少なくとも覆うように、前記ペースト組成物を塗布する。
本開示の半導体装置によれば、熱負荷による封止樹脂の剥離を抑制できるので、動作不良の抑制を図ることができる。また、本開示の製造方法によれば、動作不良の抑制を図った半導体装置を製造することができる。
第1実施形態にかかる半導体装置を示す斜視図である。 図1に示す斜視図において、封止樹脂および樹脂組成物を省略した図である。 第1実施形態にかかる半導体装置を示す平面図である。 図3に示す平面図において、封止樹脂を省略した図である。 第1実施形態にかかる半導体装置を示す正面図である。 第1実施形態にかかる半導体装置を示す底面図である。 第1実施形態にかかる半導体装置を示す側面図(右側面図)である。 図4のVIII-VIII線に沿う断面図である。 図4のIX-IX線に沿う断面図である。 図4のX-X線に沿う断面図である。 第1実施形態にかかる半導体装置の製造方法における一工程を示した図である。 第1実施形態にかかる半導体装置の製造方法における一工程を示した図である。 第1実施形態にかかる半導体装置の製造方法における一工程を示した図である。 導電性接合材に封止樹脂が直接形成された場合を示す断面模式図である。 導電性接合材と封止樹脂との間に樹脂組成物が介在した場合を示す断面模式図である。 第2実施形態にかかる半導体装置を示す平面図(封止樹脂を省略)である。 第2実施形態にかかる半導体装置を示す断面図である。 第3実施形態にかかる半導体装置を示す斜視図である。 図17に示す斜視図において、封止樹脂および樹脂組成物を省略した図である。 第3実施形態にかかる半導体装置を示す平面図である。 図19に示す平面図において、封止樹脂を省略した図である。 第3実施形態にかかる半導体装置を示す正面図である。 第3実施形態にかかる半導体装置を示す底面図である。 図20のXXIII-XXIII線に沿う断面図である。 図20のXXIV-XXIV線に沿う断面図である。 第4実施形態にかかる半導体装置を示す平面図である。 図25の部分拡大図である。 図25のXXVII-XXVII線に沿う断面図である。 図25のXXVIII-XXVIII線に沿う断面図である。 第5実施形態にかかる半導体装置を示す平面図である。 図29のXXX-XXX線に沿う断面図である。 図29のXXXI-XXXI線に沿う断面図である。
本開示の半導体装置およびその製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
図1~図10は、本開示の第1実施形態にかかる半導体装置を示している。第1実施形態の半導体装置A1は、半導体素子1、リードフレーム2、複数のワイヤ3、導電性接合材4、封止樹脂5および樹脂組成物6を備えている。そして、複数のワイヤ3には、複数の第1ワイヤ31、第2ワイヤ32および第3ワイヤ33がある。
図1は、半導体装置A1を示す斜視図である。図2は、図1に示す斜視図において封止樹脂5および樹脂組成物6を省略した図である。図3は、半導体装置A1を示す平面図である。図4は、図3に示す平面図において封止樹脂5を省略した図である。なお、図4において、樹脂組成物6を想像線で示している(理解の便宜上、ドット模様を付す)。図5は、半導体装置A1を示す正面図である。図6は、半導体装置A1を示す底面図である。図7は、半導体装置A1を示す側面図(右側面)である。図8は、図4のVIII-VIII線に沿う断面図である。図9は、図4のIX-IX線に沿う断面図である。図10は、図4のX-X線に沿う断面図である。説明の便宜上、互いに直交する3つの方向を、x方向、y方向、z方向と定義する。x方向は、平面図(図3,4参照)における左右方向である。y方向は、平面図(図3,4参照)における上下方向である。z方向は、半導体装置A1の厚さ(高さ)方向である。
半導体素子1は、半導体装置A1の機能中枢となる電子部品であり、半導体材料からなる。このような半導体材料としては、Si(ケイ素)、SiC(炭化ケイ素)およびGaAs(ヒ化ガリウム)などがあるが、これらに限定されない。半導体素子1は、たとえば、MOSFETなどのパワー半導体チップである。本実施形態においては、半導体素子1がMOSFETである場合を示すが、これに限定されず、IGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)などの他のトランジスタ、あるいは、ショットキーバリアダイオードやファーストリカバリダイオードなどのダイオードであってもよい。なお、本開示において、パワー半導体チップとは、たとえば、入力端子-出力端子間の電圧と入力端子-出力端子に流れる電流との積が、およそ1W以上で使用されるものと定義する。入力端子および出力端子は、MOSFETにおいて、ドレイン電極、ソース電極をそれぞれ指す。半導体素子1は、図4に示すように、平面視において、たとえば矩形状である。半導体素子1は、図4、図8および図9に示すように、素子主面1a、素子裏面1bおよび複数の素子側面1cを有している。
素子主面1aおよび素子裏面1bは、z方向において、離間しており、かつ、互いに反対側を向く。複数の素子側面1cはそれぞれ、素子主面1aおよび素子裏面1bに挟まれている。各素子側面1cは、z方向の一方(図8および図9の上方)の端縁が素子主面1aに繋がり、z方向の他方(図8および図9の下方)の端縁が素子裏面1bに繋がる。素子主面1a、素子裏面1bおよび複数の素子側面1cはすべて、略平坦である。本実施形態においては、半導体素子1は、x方向の各々を向く一対の素子側面1cと、y方向の各々を向く一対の素子側面1cとを有する。
半導体素子1は、図2、図4、図8および図9に示すように、複数の主面電極11および裏面電極12を含んでいる。よって、半導体素子1は、縦型構造である。複数の主面電極11は、素子主面1aに形成されている。複数の主面電極11には、図2および図4に示すように、第1主面電極111、第2主面電極112および第3主面電極113がある。裏面電極12は、素子裏面1bに形成されている。第1主面電極111はソース電極であり、第2主面電極112はゲート電極であり、第3主面電極113はソースセンス電極であり、裏面電極12はドレイン電極である。なお、第1主面電極111、第2主面電極112および第3主面電極113の配置、大きさおよび形状は、図示されたものに限定されない。また、第3主面電極113(ソースセンス電極)は、特に形成されていなくてもよい。複数の主面電極11(第1主面電極111、第2主面電極112および第3主面電極113)と裏面電極12との各構成材料は、たとえばAl(アルミニウム)である。
リードフレーム2は、半導体素子1を搭載するとともに、半導体素子1に導通する。リードフレーム2は、電子機器などの回路基板に実装されることにより、半導体素子1と回路基板との導通経路をなす。リードフレーム2は、導電性材料よりなる。この導電性材料は、たとえばCu(銅)である。なお、この導電性材料は、Cuに限定されず、Ni(ニッケル)、または、Cu合金やNi合金、42アロイなどであってもよい。リードフレーム2は、平面視矩形状のCuなどの金属板から、打ち抜き加工、切り取り加工、曲げ加工などにより適切な形に形成される。リードフレーム2は、図2および図4に示すように、第1リード21、第2リード22、第3リード23およびダイパッド24を含んでいる。リードフレーム2において、これらは、互いに離間している。
第1リード21は、半導体素子1の第1主面電極111(ソース電極)に導通するリードフレーム2の一部である。第1リード21は、第1ワイヤ31を介して、第1主面電極111に導通する。第1リード21は、図2、図4および図8に示すように、ワイヤボンディング部211および複数の端子部212を含んでいる。
ワイヤボンディング部211は、各第1ワイヤ31の一端が接合されている。ワイヤボンディング部211は、封止樹脂5に覆われている。
複数の端子部212はそれぞれ、ワイヤボンディング部211に繋がる。各端子部212は、一部が封止樹脂5から露出する。複数の端子部212は、1つを除いて、同じ形状である。なお、第1リード21において、複数の端子部212はすべて、同じ形状であってもよい。複数の端子部212は、y方向に見て、互いに重なる。各端子部212は、半導体装置A1のソース端子として回路基板に接合される。第1リード21は、図1~図6に示すように、5つの端子部212を備えている。なお、端子部212の数、長さおよび形状は、図示された例示に限定されない。
第2リード22は、半導体素子1の第2主面電極112(ゲート電極)に導通するリードフレーム2の一部である。第2リード22は、第2ワイヤ32を介して、第2主面電極112に導通する。第2リード22は、図2および図4に示すように、ワイヤボンディング部221および端子部222を含んでいる。
ワイヤボンディング部221は、第2ワイヤ32の一端が接合されている。ワイヤボンディング部221は、封止樹脂5に覆われている。
端子部222は、ワイヤボンディング部221に繋がる。端子部222は、一部が封止樹脂5から露出する。端子部222は、封止樹脂5から露出した部分において、一部が屈曲している。端子部222は、y方向に見て、複数の端子部212に重なる。端子部222は、半導体装置A1のゲート端子として回路基板に接合される。
第3リード23は、半導体素子1の第3主面電極113(ソースセンス電極)に導通するリードフレーム2の一部である。第3リード23は、第3ワイヤ33を介して、第3主面電極113に導通する。第3リード23は、図2および図4に示すように、ワイヤボンディング部231および端子部232を含んでいる。
ワイヤボンディング部231は、第3ワイヤ33の一端が接合されている。ワイヤボンディング部231は、封止樹脂5に覆われている。
端子部232は、ワイヤボンディング部231に繋がる。端子部232は、一部が封止樹脂5から露出する。端子部232は、封止樹脂5から露出した部分において、一部が屈曲している。端子部232は、y方向に見て、複数の端子部212および端子部222に重なる。端子部232は、x方向において、複数の端子部212と端子部222とに挟まれている。端子部232は、半導体装置A1におけるソースセンス端子として回路基板に接合される。
ダイパッド24は、半導体素子1が搭載されたリードフレーム2の一部である。ダイパッド24は、一部が封止樹脂5に覆われており、他の部分が封止樹脂5から露出している。ダイパッド24は、図8および図9に示すように、パッド主面24aおよびパッド裏面24bを有している。
パッド主面24aおよびパッド裏面24bは、z方向において、互いに反対側を向き、かつ、離間している。パッド主面24aは、素子主面1aと同じ方向を向く。パッド主面24aは、素子裏面1bに対向している。パッド裏面24bは、素子裏面1bと同じ方向を向く。パッド裏面24bは、封止樹脂5から露出している。
ダイパッド24は、導電性接合材4を介して、裏面電極12(ドレイン電極)に導通している。ダイパッド24は、半導体装置A1におけるドレイン端子として回路基板に接合される。
複数の第1ワイヤ31、第2ワイヤ32、第3ワイヤ33はそれぞれ、半導体素子1とリードフレーム2とを導通させる接続部材である。
複数の第1ワイヤ31は、Alを含有するボンディングワイヤである。複数の第1ワイヤ31は、たとえば、Fe(鉄)、Si、Niのいずれかが添加されたAl合金や純Alである。なお、各第1ワイヤ31は、Alの代わりに、CuあるいはAu(金)を含有するボンディングワイヤであってもよい。また、各第1ワイヤ31は、ボンディングワイヤの代わりに、ボンディングリボンであってもよい。本実施形態においては、半導体装置A1は、2つの第1ワイヤ31を備えている場合を示すが、第1ワイヤ31の数は特に限定されない。各第1ワイヤ31の線径は、たとえばφ400μm程度である。各第1ワイヤ31は、図2、図4および図8に示すように、第1接合部311、第2接合部312および線状部313を含んでいる。
第1接合部311は、各第1ワイヤ31の一端であり、半導体素子1の第1主面電極111に接合された部分である。第1接合部311は、図2、図4および図8に示すように、前方当接部311a、後方当接部311bおよび中間部311cを含んでいる。前方当接部311aおよび後方当接部311bはともに、第1主面電極111に当接している。前方当接部311aは、第2接合部312に対して遠い側に位置しており、後方当接部311bは、第2接合部312に対して近い側に位置している。中間部311cは、前方当接部311aおよび後方当接部311bに挟まれている。中間部311cは、第1主面電極111に接合されておらず、第1主面電極111から若干浮いたアーチ状とされている。なお、本実施形態においては、第1接合部311は、2箇所において、第1主面電極111に当接しているが(前方当接部311aおよび後方当接部311bを含んでいるが)、1箇所において、第1主面電極111に当接していてもよい。
第2接合部312は、各第1ワイヤ31の他端であり、第1リード21のワイヤボンディング部211に接合された部分である。第2接合部312は、樹脂組成物6に覆われている。
線状部313は、第1接合部311と第2接合部312とを繋ぐ部分であり、第1接合部311および第2接合部312の各々から延びている。線状部313は、長手方向に直交する断面が円形である。線状部313は、樹脂組成物当接領域313aおよび封止樹脂当接領域313bを含んでいる。樹脂組成物当接領域313aは、樹脂組成物6に覆われている。樹脂組成物当接領域313aは、その周方向の全周にわたって樹脂組成物6に当接する。封止樹脂当接領域313bは、樹脂組成物6に覆われておらず、封止樹脂5に覆われている。封止樹脂当接領域313bは、その周方向の全周にわたって封止樹脂5に当接する。
各第1ワイヤ31は、第1主面電極111と第1リード21とを導通接続する。なお、半導体装置A1において、各第1ワイヤ31と第1主面電極111とはともに、Alを含む金属である。このため、これらの接合部分における熱応力の影響は小さい。
第2ワイヤ32は、Auを含有するボンディングワイヤである。なお、第2ワイヤ32は、Auの代わりに、AlあるいはCuを含有するボンディングワイヤであってもよい。第2ワイヤ32の線径は、第1ワイヤ31の線径よりも小さい。すなわち、第2ワイヤ32は、第1ワイヤ31よりも細い。第2ワイヤ32の線径は、たとえばφ50~75μm程度である。なお、第2ワイヤ32の線径は、第2ワイヤ32の構成材料に応じて、適宜変更されうる。第2ワイヤ32は、図4に示すように、第1接合部321、第2接合部322および線状部323を含んでいる。
第1接合部321は、第2ワイヤ32の一端であり、半導体素子1の第2主面電極112に接合された部分である。
第2接合部322は、第2ワイヤ32の他端であり、ワイヤボンディング部221に接合された部分である。
線状部323は、第1接合部321と第2接合部322とを繋ぐ部分であり、第1接合部321および第2接合部322の各々から延びている。線状部313は、長手方向に直交する断面が円形である。
第2ワイヤ32は、第2主面電極112と第2リード22とを導通接続する。
第3ワイヤ33は、Auを含有するボンディングワイヤである。なお、第3ワイヤ33は、Auの代わりに、AlあるいはCuを含有するボンディングワイヤであってもよい。第3ワイヤ33は、たとえば第2ワイヤ32と同質かつ同径であるものとするが、異なっていてもよい。なお、第3ワイヤ33の線径は、第3ワイヤ33の構成材料に応じて、適宜変更されうる。第3ワイヤ33は、図4に示すように、第1接合部331、第2接合部332および線状部333を含んでいる。
第1接合部331は、第3ワイヤ33の一端であり、半導体素子1の第3主面電極113に接合された部分である。なお、主面電極11が第3主面電極113(ソースセンス電極)を含んでいない場合は、第1接合部331を第1主面電極111(ソース電極)に接合することで、ソース電流の検出が可能となる。
第2接合部332は、第3ワイヤ33の他端であり、ワイヤボンディング部231に接合された部分である。
線状部333は、第1接合部331と第2接合部332とを繋ぐ部分であり、第1接合部331および第2接合部332の各々から延びている。線状部313は、長手方向に直交する断面が円形である。
第3ワイヤ33は、第3主面電極113と第3リード23とを導通接続する。
導電性接合材4は、半導体素子1をリードフレーム2に接合するためのものである。導電性接合材4は、図8および図9に示すように、半導体素子1の素子裏面1bとダイパッド24のパッド主面24aとの間に介在し、半導体素子1の裏面電極12とダイパッド24とを導通させている。導電性接合材4は、たとえばはんだである。当該はんだの材質は、特に限定されないが、たとえば、Sn-Sb系合金またはSn-Ag系合金などの鉛フリーはんだ、あるいは、Sn-Pb系合金などの鉛含有のはんだなどがある。
導電性接合材4は、図8および図9に示すように、素子当接面4a、ダイパッド当接面4bおよび連絡面4cを有している。素子当接面4aは、半導体素子1の素子裏面1bに当接する面である。素子当接面4aは、たとえば略平坦である。ダイパッド当接面4bは、ダイパッド24のパッド主面24aに当接する面である。ダイパッド当接面4bは、たとえば略平坦である。連絡面4cは、素子当接面4aとダイパッド当接面4bとに挟まれ、これらを繋ぐ面である。なお、連絡面4cは、略平坦であってもよいし、湾曲していてもよい。連絡面4cは、図8および図9に示すように、素子当接面4aおよびダイパッド当接面4bに対して、傾斜している。素子当接面4aと連絡面4cとがなす角度は、たとえば0.3~27°程度である。また、導電性接合材4のz方向寸法(厚み)ΔH(図9参照)は、たとえば10~150μm程度であり、平面視において各素子側面1cから外方にはみ出した導電性接合材4の各はみ出し寸法ΔL(図9参照)は、たとえば300~2000μm程度である。なお、上記した当該角度および各寸法ΔH,ΔLは、製造時の誤差を考慮した値であって、製造された半導体装置A1における値である。製造時の設計値としては、上記角度はたとえば1~15°程度であり、導電性接合材4のz方向寸法ΔHはたとえば30~130μm程度であり、導電性接合材4の各はみ出し寸法ΔLはたとえば500~1500μm程度である。
封止樹脂5は、半導体素子1、リードフレーム2の一部、複数のワイヤ3および樹脂組成物6を覆っている。封止樹脂5は、電気絶縁性を有する熱硬化性の合成樹脂である。封止樹脂5は、たとえば黒色のエポキシ樹脂であり、フィラーが混入している。当該フィラーは、たとえば球状であって、その粒径は、たとえば75μm程度である。封止樹脂5は、図1、図3、図5~図10に示すように、樹脂主面5a、樹脂裏面5bおよび複数の樹脂側面5cを有している。
樹脂主面5aおよび樹脂裏面5bは、z方向において、互いに反対側を向き、かつ、離間している。樹脂主面5aは、素子主面1aと同じ方向を向き、樹脂裏面5bは、素子裏面1bと同じ方向を向く。複数の樹脂側面5cの各々は、樹脂主面5aおよび樹脂裏面5bに挟まれている。各樹脂側面5cは、z方向の一方の端縁が樹脂主面5aに繋がり、z方向の他方の端縁が樹脂裏面5bに繋がる。本実施形態においては、封止樹脂5は、x方向において離間する一対の樹脂側面5cと、y方向において離間する一対の樹脂側面5cを有する。
本実施形態においては、樹脂側面5cから、第1リード21、第2リード22および第3リード23が突き出ている。また、樹脂側面5cから、ダイパッド24の一部が突き出ている。なお、平面視において、第1リード21、第2リード22および第3リード23と、ダイパッド24とは、封止樹脂5を挟んで、互いに反対側に位置する樹脂側面5cから突き出ている。また、樹脂裏面5bから、ダイパッド24のパッド裏面24bが露出している。
樹脂組成物6は、導電性接合材4とダイパッド24との接合部分、および、第1ワイヤ31と第1リード21との接合部分を覆うものである。樹脂組成物6は、リードフレーム2との接合強度が、封止樹脂5とリードフレーム2との接合強度よりも良好である。また、樹脂組成物6は、導電性接合材4との接合強度が、封止樹脂5と導電性接合材4との接合強度よりも良好であり、かつ、複数のワイヤ3との接合強度が、封止樹脂5と複数のワイヤ3との接合強度よりも良好である。当該接合強度の相対的な良否の判断は、たとえばプリンカップ強度(単位:MPa)を基準としている。このプリンカップ強度は、プリンカップ形状の樹脂材(樹脂組成物6や封止樹脂5の各材料)を、接合対象(リードフレーム2や導電性接合材4、複数のワイヤ3の各材料)に密着させた状態における、せん断強度を示すものである。プリンカップ強度が大きいほど、接合強度が良好であり、プリンカップ強度が小さいほど、接合強度が低い。樹脂組成物6は、たとえば、熱可塑性樹脂、エポキシ樹脂、カップリング剤、粉末状無機充填材、および、ゴム弾性を有する粉末などを含む素材からなる。樹脂組成物6の厚みは、たとえば10~20μm程度である。なお、樹脂組成物6の素材および厚みは、上記したものに限定されない。樹脂組成物6は、図4および図8に示すように、ダイパッド側被覆部61およびリード側被覆部62を含んでいる。ダイパッド側被覆部61およびリード側被覆部62は、互いに離間して配置されている。
ダイパッド側被覆部61は、導電性接合材4とダイパッド24との接合部分を覆う。以下の説明において、当該接合部分をダイパッド側接合部分という。ダイパッド側被覆部61は、図4、図8および図9に示すように、ダイパッド側第1部611、ダイパッド側第2部612およびダイパッド側第3部613を含んでいる。ダイパッド側第1部611、ダイパッド側第2部612およびダイパッド側第3部613は、一体的に形成されている。
ダイパッド側第1部611は、図8に示すように、導電性接合材4の連絡面4cと封止樹脂5との間に介在する部分である。
ダイパッド側第2部612は、図8に示すように、ダイパッド24のパッド主面24aと封止樹脂5との間に介在する部分である。ダイパッド側第2部612は、ダイパッド側第1部611に繋がっている。具体的には、ダイパッド側第2部612は、ダイパッド側第1部611のz方向下方の端縁に繋がっている。本実施形態においては、ダイパッド側第2部612は、導電性接合材4のダイパッド当接面4bに接していないパッド主面24aの少なくとも一部を覆っているものとするが、導電性接合材4のダイパッド当接面4bに接していないパッド主面24aの全面を覆っていてもよい。
ダイパッド側第3部613は、図8に示すように、半導体素子1の各素子側面1cと封止樹脂5との間に介在する部分である。ダイパッド側第3部613は、ダイパッド側第1部611に繋がっている。具体的には、ダイパッド側第3部613は、ダイパッド側第1部611のz方向上方の端縁に繋がっている。本実施形態においては、ダイパッド側第3部613は、x方向あるいはy方向に見て、素子主面1aよりもz方向下方に配置されている。
リード側被覆部62は、第1ワイヤ31と第1リード21との接合部分を覆う。以下の説明において、当該接合部分をリード側接合部分という。リード側被覆部62は、図4および図8に示すように、リード側第1部621、リード側第2部622およびリード側第3部623を含んでいる。リード側第1部621、リード側第2部622およびリード側第3部623は、一体的に形成されている。
リード側第1部621は、図8に示すように、第1ワイヤ31の第2接合部312と封止樹脂5との間に介在する部分である。
リード側第2部622は、図8に示すように、第1リード21のワイヤボンディング部211と封止樹脂5との間に介在する部分である。リード側第2部622は、リード側第1部621に繋がっている。
リード側第3部623は、図8に示すように、第1ワイヤ31の線状部313の一部(樹脂組成物当接領域313a)と封止樹脂5との間に介在する部分である。具体的には、リード側第3部623は、線状部313の第2接合部312側の一部に形成されている。リード側第3部623は、リード側第1部621に繋がっている。
次に、半導体装置A1の製造方法について、図11~図13を参照して、説明する。なお、図11~図13において、図1~図10に示す構成と同一あるいは類似の要素については、同一の符号を付している。
まず、図11に示すように、リードフレーム200と、半導体素子1とを用意する。用意するリードフレーム200は、第1リード21、第2リード22、第3リード23およびダイパッド24を含んでおり、これらはフレーム枠201によって繋がっている。リードフレーム200は、たとえば複数の半導体装置A1を製造可能なサイズである。また、用意する半導体素子1は、縦型構造のMOSFETであるが、横型構造であってもよい。半導体素子1は、素子主面1aに第1主面電極111、第2主面電極112および第3主面電極113が形成されており、素子裏面1bに裏面電極12が形成されている。
次に、図12に示すように、導電性接合材4を介して、半導体素子1をダイパッド24に搭載する。この半導体素子1を搭載する工程(素子搭載工程)では、ダイパッド24のパッド主面24aに導電性ペーストを塗布する。本実施形態においては、導電性ペーストとしてはんだペーストを用いる。そして、塗布した導電性ペースト上に半導体素子1を載置する。このとき、パッド主面24aと素子裏面1bとを対向した姿勢で、半導体素子1を載置する。次に、導電性ペーストを焼成する。これにより、導電性接合材4が形成され、半導体素子1がダイパッド24に搭載される。導電性接合材4は、リードフレーム200(ダイパッド24)と半導体素子1(裏面電極12)とを導通接合させる。
次に、図12に示すように、複数の第1ワイヤ31、第2ワイヤ32および第3ワイヤ33を、半導体素子1とリードフレーム200とにボンディングする。これらの各ワイヤ3のボンディングには、周知のワイヤボンダを用いる。本実施形態においては、ウェッジツールを用いたウェッジボンディングで行う場合について説明するが、キャピラリを用いたボールボンディングで行ってもよい。第1ワイヤ31は、主成分がAlであるボンディングワイヤである。第2ワイヤ32および第3ワイヤ33は、主成分がAuであるボンディングワイヤである。第1ワイヤ31の一端を第1主面電極111にボンディングし、第1ワイヤ31の他端を第1リード21のワイヤボンディング部211にボンディングする。また、第2ワイヤ32の一端を第2主面電極112にボンディングし、第2ワイヤ32の他端を第2リード22のワイヤボンディング部221にボンディングする。そして、第3ワイヤ33の一端を第3主面電極113にボンディングし、第3ワイヤ33の他端を第3リード23のワイヤボンディング部231にボンディングする。なお、第1ワイヤ31、第2ワイヤ32および第3ワイヤ33のボンディング順序は、特に限定されない。
たとえば、第1ワイヤ31をボンディングする工程は、次のようにして行われる。まず、ウェッジの先端を第1主面電極111に押し付けつつ、超音波振動を付加する。これにより、第1ワイヤ31の一端が第1主面電極111に超音波溶融され、前方当接部311aが形成される。そして、ウェッジの先端から第1ワイヤ31を引き出しつつ、少しだけウェッジを移動させ、再びウェッジの先端を第1主面電極111に押し付けつつ、超音波振動を付加する。これにより、中間部311cおよび後方当接部311bが形成され、第1接合部311が形成される。続いて、ウェッジの先端から第1ワイヤ31を引き出しつつ、ウェッジを移動させる。これにより、線状部313が形成される。続いて、第1リード21のワイヤボンディング部211に第1ワイヤ31を押し付けつつ、超音波振動を付加する。これにより、第1ワイヤ31の他端がワイヤボンディング部211に超音波溶融される。その後、ウェッジを少しだけ移動させ、ウェッジツールのカッタで第1ワイヤ31に切れ目を付ける。そして、ウェッジとともに、第1ワイヤ31をワイヤボンディング部211から離間させることで、第1ワイヤ31が切断される。これにより、第2接合部312が形成される。以上により、第1ワイヤ31の一端(第1接合部311)が第1主面電極111にボンディングされ、第1ワイヤ31の他端(第2接合部312)がワイヤボンディング部211にボンディングされ、第1主面電極111とワイヤボンディング部211(第1リード21)とが、第1ワイヤ31によって導通接続される。なお、第2ワイヤ32および第3ワイヤ33をボンディングする工程は、上記第1ワイヤ31をボンディングする工程と略同等である。
次に、図13に示すように、樹脂組成物6を形成する。樹脂組成物6の形成では、まず、樹脂組成物6を形成する範囲に、ペースト組成物を塗布する。ペースト組成物を塗布する工程(塗布工程)では、たとえばジェットディスペンサーを用いて行う。なお、ジェットディスペンサーを用いるのではなく、スプレー塗布やスピン塗布など他の塗布手法であってもよし、スクリーン印刷などであってもよい。本実施形態においては、平面視において、半導体素子1周囲の導電性接合材4の表面にペースト組成物を塗布する。ペースト組成物は、樹脂材料と有機溶剤とを少なくとも含んでいる。当該樹脂材料は、リードフレーム200との接合強度が、封止樹脂5とリードフレーム200との接合強度よりも良好である。また、当該樹脂材料は、複数のワイヤ3との接合強度が、封止樹脂5と複数のワイヤ3との接合強度よりも良好であり、かつ、導電性接合材4との接合強度が、封止樹脂5と導電性接合材4との接合強度よりも良好である。本実施形態におけるペースト組成物は、たとえば、熱可塑性樹脂、エポキシ樹脂、カップリング剤、粉末状無機充填材、ゴム弾性を有する粉末、および、有機溶剤などを含んだ素材からなる。次いで、塗布したペースト組成物を乾燥させることで、有機溶剤が揮発して、硬化した樹脂組成物6が形成される。
次に、封止樹脂5を形成する。封止樹脂5は、たとえば、金型を用いたモールド成型により形成する。封止樹脂5として、たとえば、粒状フィラーが混入したエポキシ樹脂を用いる。そして、封止樹脂5を形成した後は、リードフレーム200を適宜切断し、半導体素子1ごとに個片化する。なお、リードフレーム200の切断の前後において、適宜、封止樹脂5から露出したリードフレーム2の曲げに対する強度向上、プリント基板などへの実装時の接着性の向上、錆防止などのための外装処理、封止樹脂5から露出したリードフレーム2を所定の形状に曲げるリード加工、社名、製品名、ロッド番号などを封止樹脂5に刻印する捺印処理、および、製品の良・不良を判別する検査・選別処理などを適宜行う。なお、これらの処理は、最終的な半導体装置A1の仕様に応じて、適宜実施すればよい。
以上に示した工程を経て、図1~図10に示す半導体装置A1が完成する。
次に、第1実施形態にかかる半導体装置A1の作用効果について説明する。
半導体装置A1によれば、樹脂組成物6が備えられている。この樹脂組成物6は、導通部材(たとえば導電性接合材4あるいは第1ワイヤ31)とリードフレーム2との接合部分(たとえばダイパッド側接合部分あるいはリード側接合部分)を覆っている。そして、樹脂組成物6とリードフレーム2との接合強度は、封止樹脂5とリードフレーム2との接合強度よりも良好であり、かつ、樹脂組成物6と導通部材との接合強度は、封止樹脂5と導通部材との接合強度よりも良好である。この構成をとることで、樹脂組成物6が、接着剤として機能し、上記接合部分と封止樹脂5との接合強度を向上させることができる。このため、半導体装置A1に熱負荷がかかった場合であっても、上記接合部分と封止樹脂5との剥離を抑制できる。これにより、半導体装置A1は、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。
半導体装置A1によれば、半導体素子1の素子主面1aが樹脂組成物6から露出している。つまり、素子主面1aは、樹脂組成物6に覆われていない。半導体装置A1の動作時には、半導体素子1の素子主面1a側が発熱しやすい。仮に、素子主面1aが樹脂組成物6に覆われている場合、樹脂組成物6の熱伝導率が封止樹脂5の熱伝導率よりも悪いと、素子主面1a側の熱がこもりやすくなる。よって、樹脂組成物6と素子主面1aとの界面における温度差が大きくなる。この温度差に起因する熱応力は、半導体装置A1の動作不良の原因となりうる。したがって、樹脂組成物6の熱伝導率が封止樹脂5の熱伝導率よりも悪い場合には、素子主面1aを樹脂組成物6から露出させることで、素子主面1aが樹脂組成物6によって覆われている場合よりも、素子主面1aの界面における温度差を小さくできる。これにより、半導体装置A1は、当該温度差に起因する動作不良を抑制することができる。
半導体装置A1の製造方法によれば、ペースト組成物はジェットディスペンサーで塗布されている。これにより、ペースト組成物を選択的に塗布することができるので、樹脂組成物6を選択的に形成することができる。図13に示すように、ペースト組成物を塗布する際、半導体素子1の素子主面1aへの塗布を避けることができるので、図4に示すように、形成する樹脂組成物6を、素子主面1aを覆わないようにできる。したがって、上記した温度差に起因する動作不良の抑制を図った半導体装置A1を製造することができる。
半導体装置A1によれば、樹脂組成物6は、ダイパッド側被覆部61を含んでおり、ダイパッド側被覆部61は、導電性接合材4とリードフレーム2(ダイパッド24)との接合部分(ダイパッド側接合部分)を覆う。この構成をとることで、ダイパッド側被覆部61が、上記ダイパッド側接合部分と封止樹脂5との接合強度を向上させ、このダイパッド側接合部分と封止樹脂5との剥離を抑制できる。仮に、この剥離が生じた場合、半導体装置A1に熱負荷がかかると、導電性接合材4にかかる熱応力が増加し、導電性接合材4にクラックが生じる可能性がある。このクラックは、導電性接合材4の放熱性および導電性の低下を招く。しかしながら、半導体装置A1は、ダイパッド側接合部分と封止樹脂5との剥離を抑制できるので、導電性接合材4にかかる熱応力を緩和し、導電性接合材4に生じるクラックを抑制できる。したがって、半導体装置A1は、導電性接合材4のクラックを抑制することで、導電性接合材4の放熱性および導電性の低下を抑制できる。また、一般的に、鉛フリーはんだよりも鉛含有はんだの方が熱応力に対する物理的強度が高いことが知られている。そのため、従来の半導体装置においては、熱サイクルの耐性向上を図って、導電性接合材4に鉛含有はんだが用いられる傾向があった。一方、半導体装置A1においては、上記するようにダイパッド側被覆部61(樹脂組成物6)によって、導電性接合材4にかかる熱応力を緩和できるので、導電性接合材4に鉛フリーはんだを用いても、熱サイクルの耐性を向上できる。このため、半導体装置A1は、環境保全を考慮しつつ、熱サイクルの耐性を向上させることができる。
半導体装置A1によれば、ダイパッド側被覆部61は、導電性接合材4の連絡面4cと封止樹脂5との間に介在するダイパッド側第1部611を含んでいる。この構成をとることで、ダイパッド側第1部611によって、導電性接合材4と封止樹脂5との接合強度を向上させることができる。
図14Aおよび図14Bは、樹脂組成物6(ダイパッド側第1部611)によって、導電性接合材4と封止樹脂5との接合強度が向上するメカニズムを説明するための模式図である。図14Aは、導電性接合材4に直接封止樹脂5が形成された場合、すなわち、従来の半導体装置を示しており、図14Bは、導電性接合材4と封止樹脂5との間に樹脂組成物6が介在した場合、すなわち、本開示の半導体装置A1を示している。
図14Aに示すように、導電性接合材4の表面は、微細な溝40によって粗面である。この溝40は、封止樹脂5に混入されるフィラー51の粒径よりも小さい。したがって、導電性接合材4の表面に直接封止樹脂5を形成した場合、封止樹脂5に混入されるフィラー51が溝40の開口を塞いでしまい、当該溝40に封止樹脂5が充填されないことがある。このように封止樹脂5が充填されない溝40によって、導電性接合材4と封止樹脂5との界面に空隙が発生し、この空隙が接合強度の低下の原因となる。
一方、図14Bに示すように、導電性接合材4と封止樹脂5との間に樹脂組成物6を介在させることで、導電性接合材4の表面の溝40には、樹脂組成物6が充填されている。そのため、樹脂組成物6によって、空隙の発生が抑制されるので、空隙による接合強度の低下が抑制される。また、樹脂組成物6が溝40に充填されることで、アンカー効果によって、導電性接合材4との接合強度が向上する。さらに、樹脂組成物6と封止樹脂5との界面においては、水素結合が生じており、当該水素結合により、樹脂組成物6と封止樹脂5との接合強度が良好である。以上のことから、導電性接合材4と封止樹脂5との間に樹脂組成物6が介在することで、導電性接合材4と封止樹脂5との接合強度を高めることができる。
半導体装置A1によれば、ダイパッド側被覆部61は、ダイパッド24のパッド主面24aと封止樹脂5との間に介在するダイパッド側第2部612を含んでいる。この構成をとることで、ダイパッド側第2部612によって、ダイパッド24と封止樹脂5との接合強度を向上させることができる。なお、リードフレーム2の表面も、導電性接合材4と同様に、微細な溝がある。よって、ダイパッド24と封止樹脂5との接合強度は、図14Aおよび図14Bに示した原理と同様に、向上している。
半導体装置A1によれば、ダイパッド側被覆部61は、素子側面1cと封止樹脂5との間に介在するダイパッド側第3部613を含んでいる。この構成をとることで、ダイパッド側第3部613によって、素子側面1cと封止樹脂5との接合強度を向上させることができる。なお、素子側面1cも、導電性接合材4と同様に、微細な溝がある。よって、素子側面1cと封止樹脂5との接合強度は、図14Aおよび図14Bに示した原理と同様に、向上している。
半導体装置A1によれば、樹脂組成物6は、リード側被覆部62を含んでおり、リード側被覆部62は、各第1ワイヤ31(各第2接合部312)とリードフレーム2(第1リード21のワイヤボンディング部211)との接合部分(リード側接合部分)を覆っている。この構成をとることで、リード側被覆部62が、リード側接合部分と封止樹脂5との接合強度を向上させ、このリード側接合部分と封止樹脂5との剥離を抑制できる。仮に、この剥離が生じた場合、半導体装置A1に熱負荷がかかると、各第1ワイヤ31の第2接合部312にかかる熱応力が増加し、各第1ワイヤ31がワイヤボンディング部211から剥がれる可能性がある。しかしながら、半導体装置A1は、リード側接合部分と封止樹脂5との剥離を抑制できるので、各第1ワイヤ31の第2接合部312にかかる熱応力を緩和し、各第1ワイヤ31がワイヤボンディング部211から剥がれることを抑制できる。また、各第1ワイヤ31がAlを含む金属の場合、各第1ワイヤ31の表面に不動態膜(酸化被膜)が形成され、腐食から保護されているが、リード側接合部分と封止樹脂5との剥離が生じた場合、各第1ワイヤ31と封止樹脂5とが擦れ合い、各第1ワイヤ31の表面の不動態膜が破壊されることがある。この場合、不動態膜が破壊された部分から腐食(たとえば孔食)が進行し、各第1ワイヤ31の導通性の低下や各第1ワイヤ31の断線を招く。一方、半導体装置A1は、リード側被覆部62が保護材となり、第1ワイヤ31の腐食を抑制できるので、第1ワイヤ31の導通性の低下および第1ワイヤ31の断線を抑制できる。
半導体装置A1によれば、リード側被覆部62は、第1ワイヤ31の第2接合部312と封止樹脂5との間に介在するリード側第1部621を含んでいる。この構成をとることで、リード側第1部621によって、第2接合部312と封止樹脂5との接合強度を向上させることができる。
半導体装置A1によれば、リード側被覆部62は、ワイヤボンディング部211(第1リード21)と封止樹脂5との間に介在するリード側第2部622を含んでいる。この構成をとることで、リード側第2部622によって、ワイヤボンディング部211(第1リード21)と封止樹脂5との接合強度を向上させることができる。なお、リードフレーム2(第1リード21)の表面も、導電性接合材4と同様に、微細な溝がある。よって、ワイヤボンディング部211と封止樹脂5との接合強度は、図14Aおよび図14Bに示した原理と同様に、向上している。
半導体装置A1によれば、リード側被覆部62は、第1ワイヤ31の線状部313の一部と封止樹脂5との間に介在するリード側第3部623を含んでいる。この構成をとることで、リード側第3部623によって、第1ワイヤ31の線状部313と封止樹脂5との接合強度を向上させることができる。
半導体装置A1によれば、各第1ワイヤ31は、Alを含む金属からなり、第1リード21は、Cuを含む金属からなる。各第1ワイヤ31は、第1リード21(ワイヤボンディング部211)に接合されている。このような異種金属での接合の場合、同種金属での接合の場合よりも、熱膨張率(線膨張係数)の差によって、各第1ワイヤ31(第2接合部312)にかかる熱応力が増加し、リード側接合部分と封止樹脂5との剥離が生じやすい。したがって、各第1ワイヤ31と第1リード21とが異種金属である場合、各第1ワイヤ31と第1リード21とが同種金属である場合よりも、樹脂組成物6がリード側被覆部62を含むことで、リード側接合部分と封止樹脂5との剥離を抑制するのに、より効果的である。
半導体装置A1によれば、ダイパッド24のパッド裏面24bが封止樹脂5から露出している。このように、ダイパッド24は、封止樹脂5から露出している場合、露出していない場合よりも、熱負荷による膨張率が大きくなる。その結果、上記ダイパッド側接合部分への熱応力が大きくなり、ダイパッド側接合部分において封止樹脂5が剥離しやすくなる。したがって、ダイパッド24のパッド裏面24bが封止樹脂5から露出した半導体装置A1において、ダイパッド側被覆部61を設けることで、ダイパッド側接合部分への熱応力による封止樹脂5の剥離抑制が、より効果的になる。
半導体装置A1によれば、半導体素子1は、MOSFETなどのパワー半導体チップである。パワー半導体チップは、比較的大きな電流や電圧に対する耐性が高いものの、発熱が大きくなる。よって、上記するような封止樹脂5の剥離が生じやすい。したがって、半導体素子1としてパワー半導体チップを搭載する半導体装置A1において、樹脂組成物6を設けることで、封止樹脂5の剥離抑制が、より効果的になる。
第1実施形態においては、樹脂組成物6が、ダイパッド側被覆部61およびリード側被覆部62の両方を含んでいる場合を示したが、いずれか一方のみであってもよい。たとえば、樹脂組成物6がダイパッド側被覆部61のみを含んでいる場合、上記ダイパッド側接合部分と封止樹脂5との間に樹脂組成物6(ダイパッド側被覆部61)が介在することで、ダイパッド側接合部分と封止樹脂5との接合強度を高めることができる。なお、この場合、ペースト組成物を塗布する工程(塗布工程)を、複数の第1ワイヤ31、第2ワイヤ32および第3ワイヤ33をボンディングする工程の前に行ってもよい。一方、樹脂組成物6がリード側被覆部62のみを含んでいる場合、リード側接合部分と封止樹脂5との間に樹脂組成物6(リード側被覆部62)が介在することで、リード側接合部分と封止樹脂5との接合強度を高めることができる。よって、ダイパッド側被覆部61あるいはリード側被覆部62のいずれか一方のみを含んだ樹脂組成物6が形成されている場合、他方を形成する必要がないため、コスト削減および製造工程の短縮を図ることができる。
第1実施形態においては、樹脂組成物6のリード側被覆部62が、第1ワイヤ31と第1リード21との接合部分を覆う場合を示したが、これに限定されない。たとえば、第2ワイヤ32と第2リード22との接合部分を覆う樹脂組成物6を、リード側被覆部62に代えて、あるいは、これに加えて備えていてもよい。このように構成することで、封止樹脂5が第2ワイヤ32と第2リード22との接合部分から剥離することを抑制できる。また、第3ワイヤ33と第3リード23との接合部分を覆う樹脂組成物6を、リード側被覆部62に代えて、あるいは、これに加えて備えていてもよい。このように構成することで、封止樹脂5が第3ワイヤ33と第3リード23との接合部分から剥離することを抑制できる。
図15~図31は、本開示の半導体装置およびその製造方法の他の実施形態を示している。これらの図において、第1実施形態の半導体装置A1と同一あるいは類似の要素については、同じ符号を付してその説明を省略する。
図15および図16は、第2実施形態にかかる半導体装置を示している。第2実施形態の半導体装置A2は、半導体装置A1と比較して、樹脂組成物6の形成領域が異なる。具体的には、半導体装置A2の樹脂組成物6は、図15および図16に示すように、ダイパッド側被覆部61が、ダイパッド側第4部614をさらに含んでいる。図15は、半導体装置A2を示す平面図であって、第1実施形態における図4に対応する。図16は、図15に示すXVI-XVI線に沿う断面図である。
ダイパッド側第4部614は、図15および図16に示すように、素子主面1aの一部を覆っている。ダイパッド側第4部614は、素子主面1aの一部と封止樹脂5との間に介在する。ダイパッド側第4部614は、図15および図16に示すように、ダイパッド側第3部613と繋がっている。半導体装置A2の製造工程(塗布工程)において、樹脂組成物6となるペースト組成物は、たとえばジェットディスペンサーによって塗布される。このペースト組成物を塗布するときに、ペースト組成物の一部が素子主面1aに形成されることがある。ダイパッド側第4部614は、この素子主面1aに塗布されたペースト組成物の一部によって形成されうる。
半導体装置A2によれば、半導体装置A1と同様に、樹脂組成物6が備えられている。この樹脂組成物6は、導通部材(たとえば導電性接合材4あるいは第1ワイヤ31)とリードフレーム2との接合部分(ダイパッド側接合部分あるいはリード側接合部分)を覆っている。よって、半導体装置A2においても、半導体装置A1と同様に、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。
第2実施形態においては、各第1ワイヤ31の第1接合部311、第2ワイヤ32の第1接合部321、および、第3ワイヤ33の第1接合部331は、ダイパッド側被覆部61(樹脂組成物6)から露出している場合を示したが、これに限定されない。たとえば、ダイパッド側被覆部61(樹脂組成物6)が、これらの一部あるいは全部を覆っていてもよい。ただし、各第1ワイヤ31は、ソース電流が流れるため、第2ワイヤ32および第3ワイヤ33よりも高温となる傾向がある。そのため、各第1ワイヤ31は第2ワイヤ32や第3ワイヤ33よりも熱負荷による悪影響が生じやすい。したがって、少なくとも、各第1ワイヤ31の第1接合部331を、ダイパッド側被覆部61(樹脂組成物6)から露出させておくと、各第1ワイヤ31の熱負荷による悪影響を抑制する点で望ましい。
第2実施形態においては、ダイパッド側第4部614は、素子主面1aの一部を覆っている場合を示したが、これに限定されない。たとえば、ダイパッド側第4部614が、素子主面1aの全面を覆っていてもよい。ただし、ダイパッド側第4部614が、素子主面1aの全面を覆った場合、上記したように、素子主面1aの界面における温度差が大きくなることを考慮すると、ダイパッド側第4部614は、素子主面1aの全面を覆うものではなく、素子主面1aの一部のみを覆うものである方が望ましい。
図17~図24は、第3実施形態にかかる半導体装置を示している。第3実施形態の半導体装置A3は、半導体装置A1と比較して、主に、ソースセンス端子を備えない点で異なっている。
図17は、半導体装置A3を示す斜視図である。図18は、図17に示す斜視図において封止樹脂5および樹脂組成物6を省略した図である。図19は、半導体装置A3を示す平面図である。図20は、図19に示す平面図において、封止樹脂5を省略した図である。なお、図20においては、樹脂組成物6を想像線で示している(理解の便宜上、ドット模様を付す)。図21は、半導体装置A3を示す正面図である。図22は、半導体装置A3を示す底面図である。図23は、図20のXXIII-XXIII線に沿う断面図である。図24は、図20のXXIV-XXIV線に沿う断面図である。
半導体装置A3において、半導体素子1は、主面電極11として、図18、図20および図24に示すように、第1主面電極111および第2主面電極112を含んでいる。よって、本実施形態にかかる半導体素子1は、第1実施形態にかかる半導体素子1と比較して、第3主面電極113を備えていない。そのため、半導体装置A3は、第3主面電極113を、半導体装置の外部に導通させるために設けられていた第3ワイヤ33および第3リード23を備えていない。
半導体装置A3において、第1リード21は、端子部212を複数含んでおらず、1つの端子部212を含んでいる。なお、半導体装置A3において、端子部212の数は、限定されない。また、半導体装置A3においては、図17~図22に示すように、ダイパッド24は、端子部212と端子部222との間において、封止樹脂5から突き出た部分を含んでいる。当該突き出た部分は、図17~図22に示すように、各端子部212,222よりも短くてもよいし、これとは異なり、各端子部212,222と同じ形状であってもよい。
半導体装置A3によれば、導通部材(導電性接合材4あるいは第1ワイヤ31)とリードフレーム2との接合部分(ダイパッド側接合部分あるいはリード側接合部分)が、樹脂組成物6によって覆われている。よって、半導体装置A3においても、半導体装置A1と同様に、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。
図25~図28は、第4実施形態にかかる半導体装置を示している。第4実施形態の半導体装置A4は、半導体装置A1と比較して、樹脂組成物6の形成領域が異なる。具体的には、半導体装置A4の樹脂組成物6は、リード側被覆部63およびリード側被覆部64をさらに含んでいる。図25は、半導体装置A4を示す平面図であって、第1実施形態における図4に対応する。図26は、図25の一部を拡大した部分拡大図である。図27は、図25のXXVII-XXVII線に沿う断面図である。図28は、図25のXXVIII-XXVIII線に沿う断面図である。
半導体装置A4においては、第2ワイヤ32および第3ワイヤ33はともに、Alを含有するボンディングワイヤであるものとする。第2ワイヤ32および第3ワイヤ33の線径は、たとえばφ125μm程度である。
リード側被覆部63は、図25、図26および図27に示すように、第2ワイヤ32と第2リード22との接合部分を覆う。リード側被覆部63は、図26および図27に示すように、リード側第1部631、リード側第2部632およびリード側第3部633を含んでいる。リード側第1部631、リード側第2部632およびリード側第3部633は一体的に形成されている。
リード側第1部631は、図26および図27に示すように、第2ワイヤ32の第2接合部322と封止樹脂5との間に介在する部分である。
リード側第2部632は、図26および図27に示すように、第2リード22のワイヤボンディング部221と封止樹脂5との間に介在する部分である。リード側第2部632は、リード側第1部631に繋がっている。
リード側第3部633は、図26および図27に示すように、第2ワイヤ32の線状部323の一部と封止樹脂5との間に介在する部分である。具体的には、リード側第3部633は、線状部323の第2接合部322側の一部に形成されている。リード側第3部633は、リード側第1部631に繋がっている。
リード側被覆部64は、図25、図26および図28に示すように、第3ワイヤ33と第3リード23との接合部分を覆う。リード側被覆部64は、図26および図28に示すように、リード側第1部641、リード側第2部642およびリード側第3部643を含んでいる。リード側第1部641、リード側第2部642およびリード側第3部643は一体的に形成されている。
リード側第1部641は、図26および図28に示すように、第3ワイヤ33の第2接合部332と封止樹脂5との間に介在する部分である。
リード側第2部642は、図26および図28に示すように、第3リード23のワイヤボンディング部231と封止樹脂5との間に介在する部分である。リード側第2部642は、リード側第1部641に繋がっている。
リード側第3部643は、図26および図28に示すように、第3ワイヤ33の線状部333の一部と封止樹脂5との間に介在する部分である。具体的には、リード側第3部643は、線状部333の第2接合部332側の一部に形成されている。リード側第3部643は、リード側第1部641に繋がっている。
半導体装置A4によれば、半導体装置A1と同様に、樹脂組成物6が備えられている。この樹脂組成物6は、導通部材(たとえば導電性接合材4あるいは第1ワイヤ31)とリードフレーム2との接合部分(ダイパッド側接合部分あるいはリード側接合部分)を覆っている。よって、半導体装置A4においても、半導体装置A1と同様に、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。
半導体装置A4によれば、樹脂組成物6は、リード側被覆部63を含んでおり、リード側被覆部63は、第2ワイヤ32と第2リード22との接合部分を覆っている。この構成をとることで、樹脂組成物6が、接着剤として機能し、第2ワイヤ32と第2リード22との接合部分と、封止樹脂5との接合強度を向上させることができる。したがって、半導体装置A4は、当該接合部分と封止樹脂5との剥離を抑制できる。仮に、この剥離が生じた場合、半導体装置A4に熱負荷がかかると、たとえば、第2ワイヤ32のネック部分(第2接合部322と線状部323との接続部分)に熱応力がかかり、このネック部分を断線させる可能性がある。しかしながら、半導体装置A4においては、第2ワイヤ32と第2リード22との接合部分と、封止樹脂5との剥離を抑制できるため、このネック部分にかかる熱応力を緩和させることができる。したがって、半導体装置A4は、封止樹脂5の剥離に起因する動作不良(たとえば第2ワイヤ32の断線)の抑制を図ることができる。特に、半導体装置A4においては、第2ワイヤ32がAlを含む金属であり、第2リード22がCuを含む金属であるので、このネック部分に加わる熱応力が大きくなる。そのため、リード側被覆部63によって、このネック部分に加わる熱応力を緩和させることは、半導体装置A4の動作不良の抑制に有効である。
半導体装置A4によれば、第2ワイヤ32は、各第1ワイヤ31よりも細い。そのため、第2ワイヤ32は、各第1ワイヤ31よりも、腐食による断線が発生しやすい。しかしながら、半導体装置A4は、樹脂組成物6がリード側被覆部63を含んでおり、当該リード側被覆部63が保護材となるので、第2ワイヤ32(たとえば、第2接合部322と線状部323との接続部分(ネック部分))の腐食を抑制できる。つまり、半導体装置A4は、第2ワイヤ32の腐食による断線を抑制できる。
半導体装置A4によれば、樹脂組成物6は、リード側被覆部64を含んでおり、リード側被覆部64は、第3ワイヤ33と第3リード23との接合部分を覆っている。この構成をとることで、樹脂組成物6が、接着剤として機能し、第3ワイヤ33と第3リード23との接合部分と、封止樹脂5との接合強度を向上させることができる。したがって、半導体装置A4は、当該接合部分と封止樹脂5との剥離を抑制できる。仮に、この剥離が生じた場合、半導体装置A4に熱負荷がかかると、たとえば、第3ワイヤ33のネック部分(第2接合部332と線状部333との接続部分)に熱応力がかかり、このネック部分を断線させる可能性がある。しかしながら、半導体装置A4においては、第3ワイヤ33と第3リード23との接合部分と、封止樹脂5との剥離を抑制できるため、このネック部分にかかる熱応力を緩和させることができる。したがって、半導体装置A4は、封止樹脂5の剥離に起因する動作不良(たとえば第3ワイヤ33の断線)の抑制を図ることができる。特に、半導体装置A4においては、第3ワイヤ33がAlを含む金属であり、第3リード23がCuを含む金属であるので、このネック部分に加わる熱応力が大きくなる。そのため、リード側被覆部64によって、このネック部分に加わる熱応力を緩和させることは、半導体装置A4の動作不良の抑制に有効である。
半導体装置A4によれば、第3ワイヤ33は、各第1ワイヤ31よりも細い。そのため、第3ワイヤ33は、各第1ワイヤ31よりも、腐食による断線が発生しやすい。しかしながら、半導体装置A4は、樹脂組成物6がリード側被覆部64を含んでおり、当該リード側被覆部64が保護材となるので、第3ワイヤ33(たとえば、第2接合部332と線状部333との接続部分(ネック部分))の腐食を抑制できる。つまり、半導体装置A4は、第3ワイヤ33の腐食による断線を抑制できる。
第4実施形態においては、第2ワイヤ32および第3ワイヤ33がそれぞれ、Alを含む金属からなる場合を示したが、これに限定されない。たとえば、第2ワイヤ32が、Cuを含む金属あるいはAuを含む金属から構成されていてもよい。この場合であっても、リード側被覆部63が接着剤となり、第2ワイヤ32と第2リード22との接合部分と、封止樹脂5との接合強度を向上させることができる。同様に、たとえば、第3ワイヤ33がCuを含む金属あるいはAuを含む金属から構成されていてもよい。この場合であっても、リード側被覆部64が接着剤となり、第3ワイヤ33と第3リード23との接合部分と、封止樹脂5との接合強度を向上させることができる。
図29~図31は、第5実施形態にかかる半導体装置を示している。第5実施形態の半導体装置A5は、半導体装置A4と比較して、樹脂組成物6の形成領域が異なる。具体的には、半導体装置A5の樹脂組成物6は、素子側被覆部65をさらに含んでいる。図29は、半導体装置A5を示す平面図であって、第4実施形態における図25に対応する。図30は、図29のXXX-XXX線に沿う断面図である。図31は、図29のXXXI-XXXI線に沿う断面図である。
素子側被覆部65は、第2ワイヤ32と第2主面電極112との接合部分、および、第3ワイヤ33と第3主面電極113の接合部分をそれぞれ覆う。素子側被覆部65は、平面視において、これらの接合部分のそれぞれから、周囲に広がっている。素子側被覆部65は、平面視において、第1主面電極111の一部に重なっており、第1主面電極111の一部を覆っている。ただし、素子側被覆部65(樹脂組成物6)は、第1主面電極111のうち、各第1ワイヤ31が接合されうる部分(図29に示す領域R1)を覆わない。図29に示す例示においては、素子側被覆部65は、ダイパッド側被覆部61に繋がっているが、素子側被覆部65は、ダイパッド側被覆部61に繋がっていなくてもよい。
半導体装置A5によれば、半導体装置A1と同様に、樹脂組成物6が備えられている。この樹脂組成物6は、導通部材(たとえば導電性接合材4あるいは第1ワイヤ31)とリードフレーム2との接合部分(ダイパッド側接合部分あるいはリード側接合部分)を覆っている。よって、半導体装置A5においても、半導体装置A1と同様に、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。
半導体装置A5によれば、樹脂組成物6は、素子側被覆部65を含んでいる。素子側被覆部65は、第2ワイヤ32と第2主面電極112との接合部分、および、第3ワイヤ33と第3主面電極113との接合部分を覆っている。この構成をとることで、樹脂組成物6が、接着剤となり、第2ワイヤ32と第2リード22との接合部分と、封止樹脂5との接合強度、および、第3ワイヤ33と第3リード23との接合部分と、封止樹脂5との接合強度を向上させることができる。したがって、半導体装置A5は、これらの接合部分から封止樹脂5が剥離することを抑制できるので、封止樹脂5の剥離に起因する動作不良の抑制を図ることができる。なお、素子側被覆部65によって、素子主面1aの一部(主に第2主面電極112および第3主面電極113)が樹脂組成物6に覆われるが、半導体装置A5の動作時において、第2主面電極112および第3主面電極113は、第1主面電極111よりも発熱しにくい。よって、素子主面1aの一部が樹脂組成物6で覆われたことによる、放熱性低下の影響は小さい。
第5実施形態においては、素子側被覆部65は、第1主面電極111の一部を覆っている場合を示したが、これに限定されない。たとえば、素子側被覆部65は、第1主面電極111を覆っていなくてもよい。つまり、第1主面電極111の全てが樹脂組成物6から露出していてもよい。
第5実施形態においては、樹脂組成物6が、ダイパッド側被覆部61、複数のリード側被覆部62,63,64、および、素子側被覆部65を含んでいる場合を示したが、樹脂組成物6は、これらの全てを含んでいなくてもよい。つまり、樹脂組成物6は、これらのうちの少なくとも1つ以上を含んでいればよい。
なお、第4実施形態で示したリード側被覆部63および第5実施形態で示した素子側被覆部65は、その一方あるいは両方を、半導体装置A3に追加してもよい。
第1ないし第5実施形態においては、半導体素子1が、主面電極11および裏面電極12を含む縦型構造である場合を示したが、これに限定されない。たとえば、半導体素子1が、裏面電極12を含まない(主面電極11は含んでいる)横型構造であってもよい。この場合、導電性接合材4として、はんだの代わりに、Agペーストを用いてもよい。
第1ないし第5実施形態においては、リードフレーム2のダイパッド24は、そのパッド裏面24bが封止樹脂5から露出している場合を示したが、これに限定されず、パッド裏面24bが封止樹脂5に覆われていてもよい。
第1ないし第5実施形態においては、半導体装置A1~A5が、表面実装型である場合を示したが、表面実装型に限定されず、リード挿入型であってもよい。また、半導体装置A1~A5は、平面視において封止樹脂5からリードフレーム2が突き出ている場合を示したが、これに限定されない。たとえば平面視において封止樹脂5からリードフレーム2が突き出していない、いわゆるノンリードパッケージ型であってもよい。よって、本開示の半導体装置のパッケージ形状は、特に限定されず、様々なパッケージ型に適用することが可能である。
本開示にかかる半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成、および、本開示の製造方法の各工程の具体的な処理は、種々に設計変更自在である。

Claims (14)

  1. 第1方向において互いに離間する素子主面および素子裏面を有する半導体素子と、
    前記半導体素子が搭載されたリードフレームと、
    前記リードフレームに接合され、前記半導体素子と前記リードフレームとを導通させる導通部材と、
    前記導通部材と前記リードフレームとの接合部分を覆い、かつ、前記素子主面の一部を露出させる樹脂組成物と、
    前記リードフレームの一部、前記半導体素子および前記樹脂組成物を覆う封止樹脂と、
    を備えており、
    前記樹脂組成物は、前記リードフレームとの接合強度が、前記封止樹脂と前記リードフレームとの接合強度よりも良好であり、かつ、前記導通部材との接合強度が、前記封止樹脂と前記導通部材との接合強度よりも良好であり、
    前記リードフレームは、前記素子主面と同じ方向を向くパッド主面および前記素子裏面と同じ方向を向くパッド裏面を有するダイパッド、および、前記ダイパッドと離間したリードを備えており、
    前記半導体素子は、前記パッド主面と前記素子裏面とが対向して、前記ダイパッドに搭載されており、
    前記半導体素子は、前記素子主面に形成された第1主面電極および第2主面電極を含んでおり、
    前記導通部材には、前記第1主面電極および前記リードに接合され、前記第1主面電極と前記リードとを導通させる第1ワイヤと、前記第2主面電極および前記リードに接合され、前記第2主面電極と前記リードとを導通させる第2ワイヤとが含まれており、
    前記第2ワイヤの線径は、前記第1ワイヤの線径よりも小さく、
    前記第1ワイヤは、前記第1主面電極に接合された第1接合部と前記リードに接合された第2接合部とを含んでおり、
    前記樹脂組成物は、前記第1ワイヤの前記第2接合部を覆うリード側被覆部を含み、
    前記第2ワイヤと前記リードとの接合部分は、前記封止樹脂に直接接している、
    半導体装置。
  2. 前記第1ワイヤは、Alを含む、請求項1に記載の半導体装置。
  3. 前記第2ワイヤは、Auを含む、請求項1または2に記載の半導体装置。
  4. 前記半導体素子は、前記素子裏面に形成された裏面電極を含んでおり、
    前記導通部材には、前記半導体素子と前記ダイパッドとを接合し、かつ、前記裏面電極と前記ダイパッドとを導通させる導電性接合材が含まれており、
    前記樹脂組成物は、前記導電性接合材と前記ダイパッドとの接合部分を覆うダイパッド側被覆部を含んでいる、
    請求項1ないし3のいずれかに記載の半導体装置。
  5. 前記導電性接合材は、前記裏面電極に当接する素子当接面、前記ダイパッドに当接するダイパッド当接面、および、前記素子当接面と前記ダイパッド当接面とに繋がる連絡面を有しており、
    前記ダイパッド側被覆部は、前記連絡面と前記封止樹脂との間に介在するダイパッド側第1部を含んでいる、
    請求項に記載の半導体装置。
  6. 前記ダイパッド側被覆部は、前記ダイパッド側第1部に繋がり、かつ、前記パッド主面と前記封止樹脂との間に介在するダイパッド側第2部をさらに含んでいる、
    請求項に記載の半導体装置。
  7. 前記半導体素子は、前記素子主面および前記素子裏面に繋がる素子側面を有しており、
    前記ダイパッド側被覆部は、前記ダイパッド側第1部に繋がり、かつ、前記素子側面の少なくとも一部と前記封止樹脂との間に介在するダイパッド側第3部をさらに含んでいる、
    請求項または請求項に記載の半導体装置。
  8. 前記ダイパッド側被覆部は、前記ダイパッド側第3部に繋がり、かつ、前記素子主面の一部と前記封止樹脂との間に介在するダイパッド側第4部をさらに含んでいる、
    請求項に記載の半導体装置。
  9. 前記導電性接合材は、はんだである、
    請求項ないし請求項のいずれか一項に記載の半導体装置。
  10. 前記パッド裏面は、前記封止樹脂から露出している、
    請求項ないし請求項のいずれか一項に記載の半導体装置。
  11. 記リード側被覆部は、前記第2接合部と前記封止樹脂との間に介在するリード側第1部を含んでいる、
    請求項1ないし10のいずれかに記載の半導体装置。
  12. 前記リード側被覆部は、前記リード側第1部に繋がり、かつ、前記リードと前記封止樹脂との間に介在するリード側第2部をさらに含んでいる、
    請求項11に記載の半導体装置。
  13. 前記第1ワイヤは、前記第1接合部と前記第2接合部とを繋ぐ線状部をさらに含んでおり、
    前記線状部は、周方向の全周にわたって前記封止樹脂に接する樹脂当接領域を含んでいる、
    請求項11または請求項12に記載の半導体装置。
  14. 前記半導体素子は、パワー半導体チップである、
    請求項1ないし請求項13のいずれか一項に記載の半導体装置。
JP2020531353A 2018-07-20 2019-07-18 半導体装置 Active JP7141453B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022143070A JP7411748B2 (ja) 2018-07-20 2022-09-08 半導体装置
JP2023218318A JP2024029106A (ja) 2018-07-20 2023-12-25 SiC半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018136826 2018-07-20
JP2018136826 2018-07-20
PCT/JP2019/028192 WO2020017574A1 (ja) 2018-07-20 2019-07-18 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022143070A Division JP7411748B2 (ja) 2018-07-20 2022-09-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020017574A1 JPWO2020017574A1 (ja) 2021-06-24
JP7141453B2 true JP7141453B2 (ja) 2022-09-22

Family

ID=69163830

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020531353A Active JP7141453B2 (ja) 2018-07-20 2019-07-18 半導体装置
JP2022143070A Active JP7411748B2 (ja) 2018-07-20 2022-09-08 半導体装置
JP2023218318A Pending JP2024029106A (ja) 2018-07-20 2023-12-25 SiC半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022143070A Active JP7411748B2 (ja) 2018-07-20 2022-09-08 半導体装置
JP2023218318A Pending JP2024029106A (ja) 2018-07-20 2023-12-25 SiC半導体装置

Country Status (5)

Country Link
US (3) US11545446B2 (ja)
JP (3) JP7141453B2 (ja)
CN (1) CN112424919B (ja)
DE (1) DE112019003664T5 (ja)
WO (1) WO2020017574A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196385B1 (ko) * 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741204B2 (ja) 1988-02-17 1998-04-15 ローム 株式会社 半導体装置
JP2005093635A (ja) * 2003-09-17 2005-04-07 Fuji Electric Device Technology Co Ltd 樹脂封止型半導体装置
JP5682341B2 (ja) 2011-02-01 2015-03-11 日亜化学工業株式会社 発光装置及びその製造方法
JP2012174927A (ja) 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2014072308A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP6150718B2 (ja) 2013-12-10 2017-06-21 三菱電機株式会社 半導体装置およびその製造方法
JP6520437B2 (ja) 2015-06-12 2019-05-29 富士電機株式会社 半導体装置
JP2017092389A (ja) 2015-11-16 2017-05-25 シャープ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179541A (ja) 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2020017574A1 (ja) 2020-01-23
US20210305175A1 (en) 2021-09-30
JP7411748B2 (ja) 2024-01-11
JPWO2020017574A1 (ja) 2021-06-24
CN112424919A (zh) 2021-02-26
US11804453B2 (en) 2023-10-31
US20240030159A1 (en) 2024-01-25
US11545446B2 (en) 2023-01-03
US20230096699A1 (en) 2023-03-30
DE112019003664T5 (de) 2021-04-01
JP2022168128A (ja) 2022-11-04
JP2024029106A (ja) 2024-03-05
CN112424919B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US7400002B2 (en) MOSFET package
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
TWI485817B (zh) 微電子封裝及其散熱方法
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US20140001480A1 (en) Lead Frame Packages and Methods of Formation Thereof
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR20130122508A (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
JP2024029106A (ja) SiC半導体装置
JP4305424B2 (ja) 半導体装置及びその製造方法
WO2021177034A1 (ja) 半導体装置
CN117936471A (en) Semiconductor device and SiC semiconductor device
JP2022143167A (ja) 半導体装置
JP2011151109A (ja) 半導体装置およびその製造方法
US9799624B1 (en) Wire bonding method and wire bonding structure
JP2007073763A (ja) 半導体装置およびその製造方法
JP2015037151A (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same
WO2023063064A1 (ja) 半導体装置
US20230094354A1 (en) Electronic device and method for manufacturing electronic device
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
WO2021065736A1 (ja) 半導体装置
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构
JP2022110431A (ja) 半導体装置
JP2022143166A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220909

R150 Certificate of patent or registration of utility model

Ref document number: 7141453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150