KR20020017382A

KR20020017382A - 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치

Info

Publication number: KR20020017382A
Application number: KR1020000050700A
Authority: KR
Inventors: 송환석
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-08-30
Filing date: 2000-08-30
Publication date: 2002-03-07
Also published as: US20020046329A1; US6704848B2; KR100651500B1

Abstract

본 발명은 디인터리버 메모리에 송신측으로부터 전송된 인터리브된 데이터를 라이트 및 리드하기 위한 어드레스를 발생하고, 상기 디인터리버 메모리는 상기 인터리브된 데이터의 복수의 프레임에 대한 각각의 메모리 영역을 구비하는 디인터리버 메모리의 제어장치에 있어서, 상기 복수의 프레임중 일부 프레임을 다른 일부 프레임에 할당된 상기 디인터리버 메모리의 영역중 사용하지 않는 메모리 영역에 라이트하기 위해 상기 일부 프레임에 대한 프레임 정보가 입력되면, 다른 일부 프레임에 대한 프레임 정보를 출력하는 엔코딩부와, 상기 일부 프레임에 대한 메모리 영역과 상기 다른 일부 프레임에 대한 메모리 영역이 겹쳐지지 않도록 상기 복수의 프레임에 대한 메모리 영역의 비트 위치 정보가 라이트되어 있는 롬을 구비한다.

Description

디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치{DEVICE OF CONTROLLING TIME DEINTERLEAVER MEMORY FOR DIGITAL AUDIO BROADCASTING}

본 발명은 디지털 오디오 방송(Digital Audio Broadcasting: DAB) 시스템에 사용되는 타임 디인터리버(time deinterleaver) 메모리의 제어 장치에 관한 것이다.

DAB 시스템에서, 송신측은 신호를 인터리브 처리하여 전송하고 수신측에서는 이 신호를 수신하여 디인터리브 처리를 행하도록 되어 있다. 인터리브 처리는 전송하고자 하는 데이터들을 인터리브 메모리에 순차적으로 라이트하고 이를 정해진 순서에 따라 리드하여 전송함으로써 수행한다. 이 인터리브 처리는 타임 인터리브 처리로서, 데이터들을 최대 16 프레임(1프레임=55,296 비트)을 지연시켜 전송하기 때문에, 인터리버에 입력되는 데이터가 출력되어질 때에는 16프레임에 걸쳐서 데이터가 분포하게 된다. 따라서 이와 같이 타임 인터리브 처리된 데이터를 타임 디인터리브 처리하고자 할 경우에는 16프레임에 대한 데이터를 디인터리버 램에 라이트해 놓고 인터리브 규칙에 대응된 디인터리브 규칙을 적용해야 한다.

도 1은 DAB 시스템에서 송신측으로부터 인터리브 처리되어 전송되어온 데이터를 디인터리브 처리하기 위해 디인터리버 램에 이 데이터를 리드 및 라이트하는 어드레스를 발생시키는 어드레스 컨트롤러를 도시한다. 이 어드레스 컨트롤러는 카운터(20), 비트 반전 블록(22), 디코더 A(24), 디코더 B(32), 롬(26), 가산기(28) 및 멀티플라이어(30)를 포함한다. 디인터리브 처리는 처음 16 프레임을 수신하여 디인터리버 램에 라이트한 후, 1프레임을 리드하고, 다시 1프레임을 디인터리버 램에 라이트하는 방식으로 행해진다. 더욱 상세히 말하면, 인터리브된 데이터는 먼저 16 프레임이 디인터리버 램에 라이트된다. 이어서, 디인터리버 어드레스 컨트롤러가 디인터리버 램에 라이트된 데이터를 1프레임 리드하기 위해 메모리 리드 어드레스를 발생한다. 카운터(20)는 디인터리버에 수신되는 데이터 비트를 카운트한다.디코더 B(32)는 처음 16 프레임 이후, 1프레임(2¹⁶단위) 단위로 리드 모드와 라이트 모드를 교대로 전환한다. 리드 모드가 되면, 비트 반전 블록(22)은 카운터로부터의 카운트값을 공급받아, 비트 반전하여 디코더 A(24)에 출력한다. 디코더 A(24)는 비트 반전된 2진수 값을 디코드하여 롬(26)으로 출력한다. 롬(26)은 하나의 프레임에서의 데이터 비트의 위치를 알려주는 정보가 라이트되어 있다. 이에 따라 롬(26)은 디코더 A(24)로부터의 출력에 대응하는 데이터 비트 위치 정보를 출력한다. 멀티플라이어(30)는 현재의 데이터가 속한 프레임 값(0, 1, 2, …)에 대해서 모듈러 16을 행한 값의 정보를 비트 단위로 변환한다. 즉 멀티플라이어(30)는 전체 디인터리버 램에서의 해당 데이터 비트의 리드에 기준이 되는 어드레스를 발생시킨다. 이 기준 어드레스와 롬(26)으로부터의 비트 위치 정보는 가산기(28)에 입력되어 가산되고, 이 때 가산된 값이 디인터리버 램에 라이트되어 있는 데이터를 리드할 최종 리드 어드레스가 된다. 디인터리버는 리드 어드레스에 의해 디인터리버 메모리에 라이트되어 있는 데이터를 출력한다. 이러한 리드 처리가 인터리브 처리된 데이터의 1프레임에 대해서 행해지면, 디코더 B(32)에 의해 라이트 모드로 전환되어 1프레임분의 데이터를 라이트한다. 이와 같이, 16프레임분의 데이터 이후에는 1프레임씩 교대로 리드 모드와 라이트 모드가 된다.

이러한 어드레스 컨트롤러는 타임 디인터리브 처리를 하기 위해서는 16프레임에 해당하는 메모리를 필요로 한다. 디인터리버에 입력되는 하나의 심볼이 4비트 연성 판정(soft decision)된 데이터라면 55296 비트×16프레임×4비트=3.375 M비트가 되기 때문에 디인터리버 램은 약 4Mbit의 메모리를 사용해야 한다. 이는 디지털 오디오 방송을 수신하는 수신 장치에 4 Mbit의 메모리를 설치해야함을 의미하고, 그에 따라 DAB 수신 장치를 비싸게 하였다.

따라서 본 발명의 목적은 DAB용 타임 디인터리버 메모리를 효율적으로 사용가능하게 하여 메모리 요구량을 감소시킬 수 있는 DAB용 타임 인터리버 메모리의 제어 장치를 제공함에 있다.

도 1은 DAB 시스템에서 통상의 디인터리버 메모리에 데이터를 리드 및 라이트하기 위한 어드레스를 발생시키는 어드레스 컨트롤러,

도 2는 기존의 타임 디인터리버 메모리 맵을 도시한 도면,

도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 타임 디인터리버 메모리의 어드레스 컨트롤러,

도 4는 도 3a 및 3b의 타임 디인터리버 메모리의 어드레스 컨트롤러가 적용될 수 있는 디인터리버 메모리를 도시한 도면.

전술한 목적을 달성하기 위하여, 본 발명은 디인터리버 메모리에 송신측으로부터 전송된 인터리브된 데이터를 라이트 및 리드하기 위한 어드레스를 발생하고, 상기 디인터리버 메모리는 상기 인터리브된 데이터의 복수의 프레임에 대한 각각의 메모리 영역을 구비하는 디인터리버 메모리의 제어장치에 있어서, 상기 복수의 프레임중 일부 프레임을 다른 일부 프레임에 할당된 상기 디인터리버 메모리의 영역중 사용하지 않는 메모리 영역에 라이트하기 위해 상기 일부 프레임에 대한 프레임 정보가 입력되면, 다른 일부 프레임에 대한 프레임 정보를 출력하는 엔코딩부와, 상기 일부 프레임에 대한 메모리 영역과 상기 다른 일부 프레임에 대한 메모리 영역이 겹쳐지지 않도록 상기 복수의 프레임에 대한 메모리 영역의 비트 위치 정보가 라이트되어 있는 롬을 구비한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

도 2는 통상적인 타임 디인터리버 메모리 맵을 도시한 것이다. 이를 참조하여 디인터리브 과정을 간략히 설명한다. 수신측은 송신측으로부터 인터리브된 데이터를 제공받아 디인터리버 램에 라이트한다. 이때 인터리브된 데이터는 16프레임이 라이트된다. 수신측은 이러한 16프레임의 데이터로부터 완전한 1프레임의 데이터를 추출한다. 즉 타임 인터리버 램에는 도 1에 도시한 바와 같이 송신측에서 전송되어온 인터리브된 데이터의 16프레임이 라이트되어 있는데, 수신측은 이 16프레임에 걸쳐 분포하고 있는 16프레임의 데이터 중 완전한 1프레임의 데이터를 리드한다. 특히 전송되어온 데이터의 16프레임을 먼저 디인터리버 메모리에 라이트하는 이유는 송신측의 타임 인터리버에서 데이터를 16프레임에 걸쳐서 지연시켜서 전송하기 때문에 최소 16프레임으로부터만 정상적인 데이터 1프레임을 추출할 수 있기 때문이다. 예컨대, 도 2에 도시된 타임 디인터리버 메모리 맵에서는 (r-15) 프레임의 데이터 비트를 추출할 수 있다. 그 후, 수신측은 송신측으로부터 전송된 인터리브된 1프레임의 데이터를 타임 디인터리버 램에 라이트하고, 다시 1프레임의 데이터(도 2에서는 (r-14) 데이터 비트)를 리드하는 방식으로 행해진다.

상기와 같은 디인터리브 처리는 도 1에 도시된 바와 같이 송신측에서 인터리브된 데이터를 디인터리버 메모리에 대해 라이트한 후 리드하기 때문에 디인터리버 메모리에는 빈 메모리 영역이 존재한다. 본 발명의 바람직한 실시예에서는 상기 빈 메모리 영역을 이용하여 디인터리브함으로써 메모리 요구량을 감소시킨다. 더 상세히 설명하면, 타임 디인터리버 램에서 복수의 프레임의 데이터가 라이트된 영역과 라이트되지 않는 영역이 서로 역으로 대칭되어 있다. 즉, 프레임 0은 16 비트의 메모리 영역중 비트 0의 영역만을 사용하고, 프레임 14는 16비트의 메모리 영역중 비트 15의 영역을 사용하지 않는다. 따라서 프레임 14의 데이터 비트들을 프레임 0의 사용하지 않는 메모리 영역에 라이트할 수 있다. 또한 프레임 1은 16 비트의 메모리 영역중 비트 0, 8의 영역만을 사용하고 프레임 13은 16비트의 메모리 영역중 비트 15, 7의 영역을 사용하지 않으므로, 프레임 13과 프레임 1이 대응한다. 그러므로 본 발명의 바람직한 실시예에서는 프레임 0, 1, 2, 3, 4, 5, 6에 할당된 메모리 영역중 사용하지 않는 영역을 프레임 14, 13, 12, 11, 10, 9, 8을 라이트하는데 사용한다. 따라서 이들 프레임 14, 13, 12, 11, 10, 9, 8분의 메모리 요구량을 감소시킬 수 있게 된다.

도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 타임 디인터리버 메모리의 어드레스 컨트롤러를 도시한다. 또한 도 4는 도 3a 및 도 3b의 타임 디인터리버 메모리의 어드레스 컨트롤러가 적용될 수 있는 디인터리버 메모리를 도시한다. 디인터리버 메모리는 데이터의 9프레임에 해당하는 메모리 영역을 가지며, 이 각 프레임은 16 비트의 3456개의 그룹으로 나누어져 있고, 각 그룹은 16비트로 이루어져 있다. 여기에서, 각 데이터 비트들은 송신측에서 에러 정정을 위해 4비트로 연성 판정한 것으로, 실제로는 4비트의 크기를 가진다. 따라서 도 4의 디인터리버 메모리는 9(프레임)×55296×4 비트의 크기를 갖는다. 본 발명의 상세한 설명에서는 설명의 편의상 4비트의 크기를 갖는 각 데이터 비트를 1비트의 크기를 갖는 데이터 비트로 설명한다.

도 4에 도시된 바와 같이, 디인터리버 메모리에서 9개의 프레임의 위치를 나타내는 정보는 프레임 위치 정보 a가 되고 각 프레임의 3456개의 그룹의 위치를 나타내는 정보는 그룹 위치 정보 b가 되며 각 그룹의 16개의 비트의 위치를 나타내는 정보는 비트 위치 정보 c가 된다. 본 발명의 바람직한 실시예에 따른 어드레스 컨트롤러는 상기 메모리 형태에 한정되지만, 본 발명은 다양한 형태의 메모리에 적용될 수 있으며, 그에 따른 하드웨어 구성의 변경은 당업자에 의해 용이하게 만들어질 수 있다.

타임 디인터리버 메모리의 어드레스 컨트롤러는 라이트 어드레스 컨트롤러(100)(도 3a) 및 리드 어드레스 컨트롤러(200)(도 3b)를 구비한다. 이들 어드레스 컨트롤러(100, 200)는 타임 디인터리버 메모리에 데이터 비트를 라이트/리드하기 위한 어드레스를 제어한다. 이하 본 발명의 바람직한 실시예에 따른 타임 디인터리버 메모리의 어드레스 컨트롤러의 동작을 타임 디인터리브 처리 순서대로 설명한다.

먼저, 도 3a에 도시한 라이트 어드레스 컨트롤러(100)는 송신측에서 인터리브 처리되어 전송되어온 데이터의 16프레임을 타임 디인터리버 램에 라이트하는데 사용할 라이트 어드레스를 발생한다. 이 라이트 어드레스 컨트롤러(100)는 1프레임분의 데이터 비트를 카운트하는 55296진 라이트용 카운터(102)를 포함한다. 라이트용 카운터(102)는 라이트 모드가 개시되면 인에이블 신호를 공급받아 [15:0]의 카운트값을 디코더 A(104)에 출력한다. 디코더 A(104)는 라이트용 카운터(102)로부터 출력중 1프레임의 마지막 데이터 비트를 디코드한다. 1프레임의 데이터는 55296개의 비트로 구성되어 있으므로, 이 1프레임의 최종 데이터 비트는 55295 비트(16진수로 표현하면, D7FFH)가 된다. 본 실시예에서는 디코더 A(104)가 1프레임의 데이터 단위로 인에이블 신호를 발생하도록 구성하였지만, 이러한 인에이블 신호는 카운터(102)에서 직접 생성될 수 있거나 다른 적절한 수단에 의해 생성될 수 있음을 당업자라면 이해할 것이다.

디코더 A(104)로부터의 인에이블 신호는 16진 카운터(106) 및 AND 게이트부(120)에 입력된다. 16진 카운터(106)는 디코더 A(104)로부터 출력되는 신호를 16진 업-카운터의 인에이블 신호로 사용하여 업-카운트한다. 결국, 16진 카운터(106)가 디코더 A(104)로부터의 출력(1프레임 단위)을 16번 카운트하게 되면, 데이터의 16프레임을 카운트하는 것이 된다. 디코더 B(118)는 16진 카운터(106)의 카운터값이 16이 되는 값을 디코드하여 AND 게이트부(120)에 출력한다. AND 게이트부(120)는 디코더 A(104)로부터의 출력과 디코더 B(118)로부터의 출력을 AND 게이트 연산하여 리드 카운터 개시 인에이블 신호(Read_counter_start_en)를 출력한다. 16 프레임 라이트 종료 블록(122)은 AND 게이트부(120)로부터의 출력 신호로부터 16프레임에 대한 데이터의 라이트 동작이 종료했음을 나타내는 16프레임 라이트 종료 신호를 발생한다.

16진 카운터(106)는 1프레임 단위로 출력되는 디코더 A(104)의 인에이블 신호에 의해 업-카운트하므로, 그 출력값은 프레임의 순서를 16프레임 단위로 나타낸다. 예컨대, 디코더 A(104)가 17번째 프레임에 대한 인에이블 신호를 출력하면 16진 카운터(106)는 1을 출력하고, 18번째 프레임에 대해서는 2를 출력한다. 멀티플렉서(108)는 16진 카운터(106)로부터의 출력과 가산기 B(124)로부터의 출력 중 하나를 선택한다. 이 멀티플렉서(108)는 16 프레임 라이트 종료 블록(122)으로부터 16프레임 라이트 종료 신호를 입력받아, 출력 선택의 제어 신호로서 사용한다. 즉, 멀티플렉서(108)는 16프레임 라이트 종료 신호가 입력되지 전에는 16진 카운터(106)의 출력을 선택하고, 16프레임 라이트 종료 신호를 입력받으면 가산기 B(124)의 출력을 선택한다.

데이터 프레임이 16번째 프레임 이하인 경우, 멀티플렉서(108)는 16진 카운터(106)의 출력을 롬(110)에 출력한다. 롬(110)는 16×64 비트 크기를 가지는데, 16은 16개의 프레임에 대응하고 64는 각 프레임에서의 비트 위치에 대응한다. 즉, 롬(110)에는 송신측에서 전송되어온 데이터를 디인터리버 램에 대해 리드/라이트하기 위하여 각 프레임에서의 데이터 비트의 위치를 알려주는 데이터 비트 위치 정보(어드레스)가 라이트되어 있다. 본 발명은 DAB용 타임 디인터리버 메모리를 종래보다 절약할 수 있도록 구성되었기 때문에, 롬에 라이트된 데이터 비트 위치 정보는 종래와 다르게 현재의 데이터 순서로부터 메모리 리드/라이트에 사용될 수 있도록 수정된 비트 위치값이다. 16진 카운터(106)의 출력은 롬(110)이 출력할 데이터 비트 위치 정보의 해당 프레임을 선택하는데 사용된다.

비트 선택 블록(112)은 이러한 롬(110)의 해당 프레임에 관한 64비트의 비트 위치 정보를 55296진 라이트용 카운터(102)로부터의 출력 [3:0]에 대응하여 선택한다. 그에 따라 데이터 프레임이 16번째 프레임이 될 때까지는 16진 카운터(106)의 출력에 따라 0프레임부터 15프레임까지 비트 위치 정보가 순서대로 출력된다.

한편, 16진 카운터(106)의 출력은 가산기 B(124)에도 출력된다. 가산기 B(124)는 비트 반전 블록(122)의 출력과 16진 카운터(106)의 출력을 가산한다. 그러나 비트 반전 블록(122)은 16 프레임 라이트 종료 신호에 의해 인에이블되기 때문에 16번째 프레임 이하일 경우에는 출력이 없다. 따라서 가산기 B(124)의 출력도 16번째 프레임 이하일 때에는 16진 카운터(106)로부터의 카운트값을 그대로 출력한다. 이 가산기 B(124)의 출력은 엔코딩부(126)에 입력된다.

본 발명은 디인터리버 메모리 영역 중에서 일부 프레임에 대한 메모리 영역이 다른 일부 프레임에 대한 메모리 영역에 대응하도록 하고 있다.예컨대, 전술한 바와 같이 프레임 14의 메모리 영역이 프레임 0의 메모리 영역에 대응하고 프레임 13의 메모리 영역이 프레임 1의 메모리 영역에 대응한다. 엔코딩부(126)는 이러한 메모리의 일부 영역에 대한 프레임 값에 대해 대응 관계의 프레임 값을 출력하도록 구성되어 있다. 예컨대, 엔코딩부(126)는 프레임 14의 정보를 입력받으면 프레임 0의 정보를 출력하도록 구성되어 있다. 가산기 B(124)의 입력에 대한 엔코딩부(126)의 출력을 모두 나타내면 다음 표 1과 같다.

입력	출력	입력	출력	입력	출력	입력	출력
0	0	4	4	8	6	12	2
1	1	5	5	9	5	13	1
2	2	6	6	10	4	14	0
3	3	7	7	11	3	15	8

이러한 엔코딩부(126)의 출력은 멀티플라이어 B(128)에 입력된다. 멀티플라이어 B(128)는 엔코딩부(126)로부터 각 프레임을 나타내는 값을 입력받아 55296와 곱셈한다. 그러면 각 프레임의 선두 위치가 얻어질 수 있다. 예컨대, 엔코딩부(126)가 프레임 2를 나타내는 값을 출력하는 경우 멀티플라이어 B(128)는 55296비트와 2를 곱셈하여, 프레임 2의 선두를 가리키는 a(도 4 참조)를 출력한다. 이 값이 프레임 위치 정보가 된다.

멀티플라이어 A(116)는 입력 데이터의 순서에 대해서, 1프레임에 존재하는 55,296개의 데이터를 3456개의 그룹으로 나눈 값과 16을 곱하여, 각각의 프레임에서의 그룹의 위치 정보를 발생한다. 이 멀티플라이어 A(116)의 출력은 가산기 A(114)에서 비트 선택 블록(112)에 의해 선택된 롬(112)의 출력과 가산된다. 다시 말해, 각각의 프레임에서의 그룹의 위치 정보는 하나의 프레임에서의 데이터 비트 위치 정보와 가산된다. 이 가산기 A(114)의 출력은 가산기 C(130)에서 멀티플라이어 B(128)의 출력인 프레임 선두 위치값과 가산되어 최종적인 메모리 라이트 어드레스가 된다. 타임 디인터리버는 이러한 메모리 라이트 어드레스를 사용하여 타임 디인터리버 램에 데이터 비트를 라이트한다.

타임 디인터리버는 이러한 방식으로 디인터리버 램에 16프레임 라이트된 데이터로부터 인터리브 규칙에 대응된 디인터리브 규칙에 따라 1프레임의 데이터를 리드한다. 도 4의 리드 어드레스 컨트롤러(200)가 타임 디인터리버 램에 라이트된데이터를 리드하는데 사용할 리드 어드레스를 발생한다. 즉 리드 어드레스 컨트롤러(200)는 예컨대, 도 2에 도시된 타임 디인터리버 메모리 맵에서 (r-15) 데이터 비트의 1프레임을 리드하기 위한 리드 어드레스를 제공한다. 이러한 리드 어드레스는 타임 디인터리브 규칙에 대응하여 발생된다.

도 3b에 도시한 리드 어드레스 컨트롤러(200)는 55296진 라이트용 카운터(102)와 동일한 형태의 리드용 카운터(202)를 포함한다. 리드용 카운터(202)는 라이트 어드레스 컨트롤러(100)의 AND 게이트부(120)로부터 발생된 리드 카운터 개시 인에이블 신호를 입력받아 동작을 개시한다. 이 리드용 카운터(202)가 55296번째 비트를 카운트하면, 디코더 A(204)가 이 카운트값을 입력받아 디코딩하고, 라이트 모드로 전환하기 위한 라이트 카운터 개시 인에이블 신호(Write_counter start en)를 발생시킨다. 즉, 디코더 A(204)는 1프레임이 카운트될 때마다 라이트 모드에서 리드 모드로 전환한다. 16진 카운터(206)는 디코더 A(204)로부터의 출력 신호를 16진 업 카운터의 인에이블 신호로서 카운트하여 가산기 B(224)에 공급된다. 가산기 B(124)는 비트 반전 블록(122)과 16진 카운터(106)에 접속하고 그 출력들을 가산한다. 비트 반전 블록(122)은 55296진 카운터(102)의 출력중 [3:0]의 비트 위치의 값을 MSB(Most Significant Bit)와 LSB(Least significant Bit)를 바꾼다. 예컨대, 비트 위치[0001]→[1000], 비트 위치[1100]→[0011]이 된다. 이를 정리하면 아래의 표 2와 같다.

입력	출력	입력	출력	입력	출력	입력	출력
0	0	4	2	8	1	12	3
1	8	5	10	9	9	13	11
2	4	6	6	10	5	14	7
3	12	7	14	11	13	15	15

비트 반전 블록(222)으로부터 출력된 비트 반전된 값은 타임 디인터리브 규칙과 관련이 있다. 비트 반전 블록(222)로부터의 출력은 가산기 B(14)에서 16진 카운터(206)로부터의 출력과 가산되어 타임 디인터리버 램에 대해 리드할 데이터 비트의 프레임 정보를 제공한다. 이에 대해 도 2를 참조하면서 타임 디인터리브 규칙과 관련하여 상세히 설명한다. 타임 디인터리버 램에 16프레임이 라이트되면 이들 16프레임으로부터 1프레임의 데이터가 리드될 수 있는데, 예컨대 도 2에 도시된 타임 디인터리버 메모리 맵에서는 (r-15)의 데이터의 1프레임이 리드되어야 한다. 도 2의 (r-15) 프레임의 데이터는 데이터 비트 0, 1, 2, 3에 대해 프레임 0, 8, 4, 12, …의 순서로 라이트되어 있다. 다시 말해, 비트 반전 블록이 카운터로부터 출력되는 [3:0]의 데이터 비트의 비트 위치값을 MSB(Most Significant Bit)와 LSB(Least significant Bit)를 바꾸면 각 데이터 비트에 대응하여 (r-15)의 데이터가 라이트되어 있는 프레임 정보를 구할 수 있다.

한편, 타임 디인터리버는 (r-15)의 데이터 비트를 리드한 후, 다시 송신측에서 전송되어온 1프레임의 데이터를 디인터리버 램에 라이트한다. 그러면 타임 디인터리버가 (r-14)의 데이터 비트를 리드하는데, 이때 데이터 비트의 위치는 도 2에 도시된 바와 같이 (r-15) 데이터 비트에 대해 1프레임 시프트되어 있다. 다시 말해, 타임 디인터리버가 (r-15) 프레임의 데이터를 리드한 후, 다시 (r-14) 프레임의 데이터를 리드하는 경우, 16진 카운터(206)는 1의 카운트값을 출력한다. 이 카운트값은 가산기 B(224)에서 비트 반전 블록(222)으로부터의 출력값과 가산된다. 이때 비트 반전 블록(222)은 카운터(202)로부터의 [3:0] 출력에 대해 0, 8, 4, 12,…를 출력한다. 가산기 B(224)는 이들 비트 반전 블록(222)의 출력과 카운터(206)로부터의 출력을 가산하여 1, 9, 5, 13,…을 출력하는데, 이 값들이 (r-14) 프레임의 데이터를 리드하기 위한 프레임 정보가 된다. 즉, (r-14) 데이터의 프레임 위치는 (r-15) 데이터의 프레임 위치로부터 1프레임 시프트된 프레임 위치이다. 결국 16진 카운터(206)로부터의 출력은 비트 반전 블록(222)의 출력에 대한 프레임 위치의 시프트량을 나타낸다.

가산기 B(224)로부터의 프레임 위치 정보는 롬(210)과 엔코딩부(226)에 제공된다. 이 롬(210) 및 엔코딩부(226)는 전술한 라이트 어드레스 컨트롤러(100)의 롬(110) 및 엔코딩부(126)와 동일한 구성을 가지고 동일한 동작을 하기 때문에, 따라서 이하 그 설명을 생략한다. 또한, 리드 어드레스 컨트롤러(200)의 나머지 구성 요소, 즉 비트 선택 블록(212), 가산기 A(214), 멀티플라이어 A(216) 및 멀티플라이어 B(228) 및 가신기 C(230)도 라이트 어드레스 컨트롤러(100)의 대응 구성요소와 그 구성 및 동작이 동일하며, 그에 따라 그 설명을 생략한다.

이러한 방식으로 리드 어드레스 컨트롤러(200)가 타임 디인터리버 램에 라이트되어 있는 데이터를 1프레임 리드할 수 있는 어드레스를 발생하면, 타임 디인터리버는 1프레임이 리드한다. 그러면, 다시 라이트 어드레스 컨트롤러(100)가 타임 디인터리버 램에 1프레임을 라이트하기 위한 라이트 어드레스를 발생하는데, 라이트할 데이터 비트의 위치는 본 발명에 따라 이전에 1프레임의 데이터를 리드한 자리가 된다. 따라서 라이트 어드레스 컨트롤러(100)가 라이트 어드레스를 발생하는 방식은 리드 어드레스 컨트롤러(200)가 리드 어드레스를 발생하는 방식과 동일하다. 즉, 라이트 어드레스 컨트롤러(100)는 17번째 프레임 이후부터 멀티플렉서(108)에서 롬(110)에 대한 입력으로 가산기 B(124)의 출력을 선택하고, 비트 반전 블록(122)이 16 프레임 라이트 종료 신호에 의해 인에이블됨으로써 리드 어드레스 컨트롤러(200)의 구성과 거의 동일한 구성을 갖게 된다. 따라서 17번째 이후의 라이트 어드레스 컨트롤러(100)의 동작에 대해서는 리드 어드레스 컨트롤러(200)의 동작을 참조한다.

이와 같이, 본 발명의 타임 디인터리버 메모리 컨트롤러는 타임 디인터리버 메모리의 하나의 프레임을 위한 영역에 다른 프레임의 데이터 비트를 라이트할 수 있도록 한다. 상기 실시예에서는 디인터리버에 입력되는 하나의 심볼이 4비트 연성 판정(soft decision)된 데이터라면 55296 비트×9프레임×4비트=1.991 M비트가 되기 때문에 디인터리버 램은 약 2Mbit의 메모리를 사용하여 타임 디인터리브 처리를 할 수 있다.

전술한 본 발명은 상기 실시예의 메모리의 형태에 한정되지 않으며, 그에 따른 메모리의 데이터 리드 및 라이트 어드레스를 발생시키는 하드웨어 구성도 당업자라면 다양한 변형 및 수정을 가할 수 있다.

본 발명의 실시예에 따른 타임 디인터리버 메모리 제어 장치는 송신측으로부터의 인터리브된 데이터의 복수의 프레임에 대한 메모리 영역을 갖는 디인터리버 메모리의 요구량을 감소시킨다.

Claims

디인터리버 메모리에 송신측으로부터 전송된 인터리브된 데이터를 라이트 및 리드하기 위한 어드레스를 발생하고, 상기 디인터리버 메모리는 상기 인터리브된 데이터의 복수의 프레임에 대한 각각의 메모리 영역을 구비하는 디인터리버 메모리의 제어장치에 있어서,

상기 복수의 프레임중 일부 프레임을 다른 일부 프레임에 할당된 상기 디인터리버 메모리의 영역중 사용하지 않는 메모리 영역에 라이트하기 위해 상기 일부 프레임에 대한 프레임 정보가 입력되면, 다른 일부 프레임에 대한 프레임 정보를 출력하는 엔코딩부와,

상기 일부 프레임에 대한 메모리 영역과 상기 다른 일부 프레임에 대한 메모리 영역이 겹쳐지지 않도록 상기 복수의 프레임에 대한 메모리 영역의 비트 위치 정보가 라이트되어 있는 롬을 구비함을 특징으로 하는 디인터리버 메모리의 제어장치.
제1항에 있어서, 상기 일부 프레임에 대한 메모리 영역의 위치 정보는 상기 다른 일부 프레임에 대한 메모리 영역의 위치 정보에 대해 역으로 대칭됨을 특징으로 하는 디인터리버 메모리의 제어장치.
제1항 또는 제2항에 있어서, 상기 디인터리버 메모리의 제어장치는, 디인터리버 메모리의 데이터가 리드된 영역에 상기 인터리브된 데이터를 라이트함을 특징으로 하는 디인터리버 메모리의 제어장치.