JP3804989B2 - 低減された時間ディインターリーブメモリ用の受信機、ディインターリーブ手段、および方法 - Google Patents
低減された時間ディインターリーブメモリ用の受信機、ディインターリーブ手段、および方法 Download PDFInfo
- Publication number
- JP3804989B2 JP3804989B2 JP52232698A JP52232698A JP3804989B2 JP 3804989 B2 JP3804989 B2 JP 3804989B2 JP 52232698 A JP52232698 A JP 52232698A JP 52232698 A JP52232698 A JP 52232698A JP 3804989 B2 JP3804989 B2 JP 3804989B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- bits
- data
- reliability
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/20—Aspects of broadcast communication characterised by the type of broadcast system digital audio broadcasting [DAB]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Description
本発明は、フレームに構成されたディジタル信号をディインターリーブ(インターリーブ解除)するディインターリーブ装置であって、前記フレームが、データビット及び複数の信頼性ビットを含むメトリックを具えて、前記信頼性ビットが、前記データビットの各々に関連して前記データビットの信頼性を示し、前記ディインターリーブ装置が、前記メトリックを記憶するメトリック記憶手段を具えて、前記メトリック記憶手段の記憶容量が、前記フレーム当りの前記メトリックの総数よりも小さいディインターリーブ回路装置にも関するものである。
本発明はさらに、こうした方法に関するものである。
前述の受信機、ディインターリーブ回路装置、およびこうした方法は、文献WO96/20536より公知である。公知の受信機は、受信したRF信号からデータを再生する手段を具え、これに受信データビットの信頼性を示すデータ信頼性ビットを加える。結果としてのビットは次にディインターリーブされ、ディインターリーブ目的用にこれらのビットを一時的に記憶する記憶手段メモリが使用される。高品質音声応用のデータは、フレーム当りデータ容量のほんの一部を占めるのみであるから、こうした高品質音声応用、および時には副次的な応用をもディインターリーブするのには、限定された記憶容量で十分である。それ故低コストの記憶手段(ディインターリーブメモリとも称させられる)が、前述の諸応用のみが処理可能な大きさとなされる。このことは、ディインターリーブメモリの利用可能な記憶容量を越えない応用へのこうしたディインターリーブメモリの使用を実際に制限する。フレーム当りのデータ総容量の大部分を使用するディジタル映像へのような応用は、前述の公知の受信機では処理できない。
本発明の目的は、過剰量のディインターリーブ用メモリを要求する応用がまだ処理可能な程度に低減したディインターリーブ能力を有する受信機を提供することにある。
この目的を達成するため、本発明に係る受信機は、ディインターリーブ手段が、記憶している前記信頼性ビットの前記メトリック当りの数を、記憶すべきデータ量とは逆に変化させることによって、前記記憶手段のメトリック記憶容量を、記憶すべきデータ量に応じて変化させるように構成されていることを特徴とする。
本発明は、ディインターリーブ用メモリおよびディインターリーブに続く処理で信頼性ビットの一部(または全部)を記憶しないことにより、これらの信頼性ビットによって通常使用されるメモリの一部分が、余分のメトリックを記憶できるという認識に基づいている。ディインターリーブ用メモリで記憶される信頼性ビット数を低減した結果、時間的なディインターリーブに続く処理がより低い精度と品質で実施される。本発明に係る方法を使用することにより:一方では限定された記憶容量を要求する応用を高品質で;他方では各フレームのデータ容量の大部分またはすべてを占有する、従って大きな記憶容量を要求する応用を低質で処理することができる。
このようにして、復号品質を記憶容量とのトレードオフ(両立)が可能である。
本発明受信機に係る好適例は、前記記憶手段が複数群のメモリ位置の形に構成され、前記群内の前記メモリ位置が、個別にアクセス可能であるか、あるいは、当該群内の少なくとも1つの他の位置と共にアクセス可能であることを特徴とする。
一群のメモリ位置(ロケーション)は、完全な、あるいは完結したメトリック、すなわちすべての信頼性ビットのみならずデータビットを記憶するのに使用される。メモリ位置のこの群は、通常1つのアドレスでアドレス指定される。本発明に係る方法を使用した各群内の個々のメモリ位置は、低減されたメトリック用の最大記憶容量が生じる、信頼性ビットのないデータビットのみを記憶する場合には個々に、1つまたは2つの信頼性ビットのみとともにデータビットを記憶する場合には対または3つ一組で、あるいはフルサイズ(full-size)のメトリック用の最小記憶容量が生じる完全なメトリックを記憶する場合には、全体を一群としてアドレス指定することができる。これらのアドレス指定モード間の切換えによって、記憶容量に関する要求に応じてメトリックの記憶容量を動的に再構成することが可能となる。この結果、低コストかつ柔軟性のある用途の広い受信機が得られる。
本発明に係る上述の目的および特徴は下記に説明する図面を参照し好適な実施態様により詳細に説明される。
図面中同一部分は同一の参照番号で示し、フローチャート線図で、“Y”はブロックの条件が満足され、“N”はブロックの条件満足されないことを意味する。
以下、ディジタル音声放送システム(DAB)の例を用いて、本発明を説明する。DAB信号はコンボルーションエンコード(畳み込み符号化)され(convolutional encoded)、インターリーブされたディジタルデータ流を有する。このデータ流はフレームに編成され、OFDM技術を用いた搬送波で変調される。データ流の各フレームはシンクロナイゼーション(同期)チャネル(Synchronization Channel:SC)、ファーストインフォメーション(第1情報)チャネル(Fast Information Channel:FIC)およびメインサービス(主サービス)チャンネル(Main Service Channel:MSC)を有する。MSCの利用可能なデータ容量は伝送モード依存である。モードIIでは、例えばMSCは864のキャパシティユニット(Capacity Unit:容量単位)に編成される。キャパシティユニットとはフレーム内のアドレス指定可能な最小の情報単位であり、64のデータビットを有し、これは各16ビットの4群に分割される。FICは、フレーム内のキャパシティユニット上に送信されるサービス(service)のマッピング(mapping)に関する情報を提供する。すなわち、FICは、フレーム内のどのキャパシティユニットがどのサービス用に使用されるかを示す。DAB信号およびFICの詳細については、ETSI PRETS 30041 Draft,June 1996に開示されているDAB標準方式を参照されたい。
図1に、本発明に係るディインターリーブ方法が適用されるDAB受信機を示す。図1でフロントエンド(front-end:FRE)は、受信したDAB変調搬送波RFを中間周波数DAB信号IFに変換し、これから復調部DEMでDAB−復調信号DBを導出する。DAB−復調信号DBは、メトリックと称される4ビットサンプルを有する。各メトリックは、インターリーブされコンボルーションエンコードされたデータ流の1データビットを表わすデータビットと、受信データビットの信頼性を示す3つの信頼性ビットとを有する。DAB−復調信号DBには、規則的な時間間隔で、整数のキャパシティユニットのバーストが存在する。
インターリーブ回路配置ILAでは、バッファメモリBMEが、DAB−復調信号DBのメトリック及びこれらのバーストのメトリックを記憶する。メトリックはバッファメモリBMEから読出され、メモリ制御ユニットMCUの制御下でインターリーブメモリIME(メトリック記憶手段とも称される)に転送される。メモリ制御ユニットMCUは、インターリーブメモリIMEに記憶されたメトリックの読出しの制御も行う。このことは文献WO96/20356の図1に示されたディインターリーブスキーム(de-interleaving scheme)と一致する。ディインターリーブされたメトリックは、ファーストインファーストアウト(First In First Out:FIFO:先入れ先出し)記憶デバイスFIFに供給される。このことは、メモリから読出されたディインターリーブされたメトリックを、時間的により一様なバースト的な形状に広げるためになされる。しかし、ディインターリーブされたメトリックを、時間的により一様に広げることが必要でない際には、記憶デバイスFIFを必要としない。ディインターリーブされDAB−復調された信号DDは、FIFO記憶デバイスFIFから得られる。インターリーブ回路装置ILAは、さらに2つのデータレジスタRG1及びRG2を有し、これらは本明細書ではこれ以上詳しく説明しない。インターリーブ回路装置ILAのより詳細については、文献WO96/20356を参照されたい。文献WO96/20356に記憶されているようなディインターリーブスキームでは、インターリーブメモリIMEの行当り480ビットが記憶され、各行に1キャパシティユニットが関連する。欧州特許出願EP−A405673には、改善されたディインターリーブ方法が記載されており、ここではインターリーブメモリを簡単に制御している。このインターリーブ方法は本願発明でも使用するが、本願発明では前述のインターリーブ方法は本質的なものではない。
ディインターリーブに引続いて、ディインターリーブされDAB−復調された信号DDは次にデコーダ部DECに供給され、そこでは入力信号DDに対応して誤り訂正信号DAを出力する。デコーダ部DECは、デコーダの品質を改善するための誤り訂正計算に、信頼性ビットを使用する。こうしたデコーダには、例えばソフト−判定ビタビ−デコーダ(soft-decision Viterbi-decoder)がある。
DAB受信機のディジタル回路は、グローバル(統括)制御器(global controller)GLCの制御のもとに動作する。グローバル制御器GLCは、受信したDAB信号から(ユーザに注文された)所望のサービスを再生するために使用する。この目的で、グローバル制御器GLCは、そのサービスに関するFIC(ファーストインフォーメーションチャンネル)から情報を再生し、この情報を使用して、所望のサービスに関連するキャパシティユニットのみを選択してインターリーブメモリIMEに記憶するように、MCUに命令する。このことは、フレーム内のすべてのキャパシティユニットを記憶できることはもはや必要ではなく、その選択のみができるということを意味する。例えば、フレーム当り216のキャパシティユニットをインターリーブできるインターリーブメモリは、168のキャパシティユニットのみを占有する高品質の音声サービスを処理するのには十分であり、さらに、例えば64のキャパシティユニットの追加的なデータ応用を処理する余地をのこしている。このことの欠点は、フレーム当り216のキャパシティユニットより多くを占有しないサービスのみが処理されるということであり、このことは受信機の柔軟性を著しく限定するもので、さらにフレーム内の864のキャパシティユニットをすべて使用し得る映像サービスは処理できないことを意味する。
本発明はこの課題に対し、メトリック当り記憶される信頼性ビットの数を、記憶すべきデータ量に応じて変化させることによって、記憶手段またはインターリーブメモリIMEのメトリック記憶容量を変化させることにより解決を与える。本発明では、メトリック当りより多くのまたはより少ない信頼性ビットを記憶させることにより、記憶容量と処理品質との間のトレード−オフ(trade-off)がなされ得ると認められる。このことは以下のように進行する。グローバル制御器GLCは、ユーザ入力及びFICからの再生情報に基づいて、フレーム当りいくつのキャパシティユニットが処理に必要かを決定する。この数が、利用可能な記憶容量、この場合216のキャパシティユニットより小さければ、もちろん容量的な問題もなければ対策を行う必要もない。この数が、216キャパシティユニットより大きく432より小さければ、インターリーブメモリはメトリック当り2ビットのみ、即ち最上位信頼性ビットをともなったデータビットを記憶するよう再構成される。今度は1メトリックは4ではなく2ビットのみで記憶され、その結果、メトリックで表わせば記憶容量が倍になる。また、この数が432キャパシティユニットより大きければ、インターリーブメモリIMEは、メトリック当り1ビットのみ、即ちデータビットのみを記憶するよう再構成される。この結果、もとのメトリック記憶容量の4倍のメトリック記憶容量となる。このことはメトリックの長さ(即ちビットの数)を低減して到達される。例えば、必要な記憶容量が限定された少数のサービスのみにユーザが関心を持つということにより、グローバル制御器GLCが、キャパシティユニットの必要数が低減可能であると判定すれば、インターリーブメモリIMEはそれに応じて再構成される。このことは、フレームベースごとに行うことができる。このことは、メトリック当りの信頼性ビット数の低減はデコーダの品質の損失をもたらすから、記憶可能なキャパシティユニット数とデコーダの品質との間にはトレード−オフが存在することを意味する。例えば、ビタビデコーダアルゴリズムの場合には、デコーダ側の3つの信頼性ビットの損失は、受信機の数dBの感度損失となる。
図2に、本発明に係る方法のフローチャート線図を示す。この方法は、GLCおよびMCUで実施することができる。フローチャートの開始では、どのサービスが処理される必要があるかを知る。このことはユーザにより決定され、詳細には説明しない。この例では、キャパシティユニットで表現される利用可能な記憶容量ASCは、フレーム当りのキャパシティユニットの総数(=864CU)の25%(=216CU)に設定される。ASCは記憶可能なCUの数で、この場合は、メトリックが4ビットの全長を有する。ブロックIでは、FICを解析して、CU及びサービスのマッピングについての情報を再生する。ブロックIIでは、この情報から、必要な記憶容量RSC(=記憶すべきCUの数)を計算する。ブロックIIIでは、この必要な記憶容量RSCを利用可能な記憶容量ASCと比較する。条件(RSC>ASC)が真(“Y”)でなければ、十分な記憶容量が存在し、ブロックIVでは、記憶しているメトリックのメトリック長MLをその最大値4に設定する。ブロックIIIの条件が成立すれば、ブロックVでは、RSC>2*ASCか否かを判定する。そうであれら、メトリック記憶容量を最大にすべくMLをIに設定する。RSC(2*ASCならば、ブロックVIでは、中間記憶容量および中間的品質用にMLを2に設定する。パラメータMLは、図1のMCUによって、読取りおよび書込み動作中にインターリーブメモリIMEをアドレス指定するために使用される。実際には、MLは読取りまたは書込まれるべきメトリック当りのビット数を示す。ブロックVIIIでは、ディインターリーブを行い、このインターリーブは、文献WO96/20536に記載されているように、インターリーブメモリIMEからの読取り及びインターリーブメモリIMEへの書込みの両方から成るが、パラメータMLの関数として行う。しかし、インターリーブメモリIMEからの読取り動作は、ある面では、書込み動作とは大きく異なる。書込み動作では、全4ビットのメトリックは4つのメモリユニットに供給することができ、関連メモリ位置のみをアドレス指定することによって、メトリックの関連ビットのみを、パラメータMLを使用して記憶する。
図3に、本発明に係るインターリーブメモリからの読取り動作に関するフローチャート線図を示す。この読取り動作は、MCUによって制御される。ブロックIXでは、インターリーブメモリIMEのメモリ位置からMLビットを読取る。MLが4より小さければ、追加のダミービットをMLビットに追加して、通常の4ビットのメトリック長に到達させる必要がある。この処理は通常、4ビットのメトリック長に頼るので、更なる処理のために、これらの4ビットが必要である。従って、ブロックX及びXIでは、MLの値をチェックする。ML=4(ブロックXで“Y”)であれば、さらなる動作を行う必要がなく、メトリックはブロックXIVのように出力することができる。ML=2(ブロックXで“N”、ブロックXIで“Y”)であれば、ブロックXIIIでは、メトリックの最下位の所に2ビットを追加する。これらの2ビットの値は、データビットに伴う信頼性ビットと同じであることが好ましい。ML=1(ブロックXIで“N”)であれば、データビットに3ビットを追加して、これらのビットの値は、データビットの値に等しいことが好ましい。このことは通常は、データビットの信頼性が可能な最高値にあることを示す。ソフトデシジョン・ビタビデコーダにとっては、このことは、実際にはハードデシジョン・ビテルビデコーダとして動作することを意味する。メトリックの長さを4ビットに正規化する他の方法も可能である。
ここでは、インターリーブメモリIMEは異なるメトリック長を取り扱えるように、従って種々のアドレス指定能力を取り扱えるように構成しなければならない。DABの例では、データビット(即ち1ビットのメトリック)のみを記憶するためには、メモリ位置は個別にアドレス指定可能であり、データビット及び最上位の信頼性ビット(即ち2ビットのメトリック)を記憶するためには、一対としてアドレス指定可能であり、完全な4ビットメトリック即ち(データビット)+(3つの信頼性ビット)を記憶するためには、群または4ビットとしてアドレス可能であるべきである。文献WO96/20356から知られるように、インターリーブメモリは、等しい大きさのDRAMユニットである4つのメモリユニットに構成することができる。各メモリユニットのメモリ位置は、適切な行および列選択線を活性化することによってアドレス指定される。各メモリユニットの同一行の複数列を同時に活性化することによって、4ビットメトリックの、インターリーブメモリIMEへの書込み、あるいはインターリーブメモリIMEからの読取りを行うことができる。メモリを1または2ビットのメトリック長に再構成する際には、1ビットのメトリック長の場合には、1メモリユニットのみの適切な行および列の選択線を単に活性化して、あるいは、2ビットの書込みまたは読取りを行うべき2つのメモリユニットの適切な行および列選択線を単に活性化して、アドレス指定を行うことができる。このメモリ位置の柔軟性あるアドレス指定は、種々の方法で行うことができる。以上で説明したように、このことは、関連するメモリユニットの行および列選択線のみを活性化することによって行うことができる。メモリユニットがメモリユニット選択線を有して、このメモリユニット選択線が活性化されている際のみに、メモリユニットの書込みまたは読取りができる場合には、行および列の線をすべて同時にアドレス指定して、メモリユニット選択線を用いて、異なるメモリユニットのメモリ位置どうしの区別をすることができる。メモリをアドレス指定するための他の方法も、本願発明の範囲を逸脱することなく考案することができる。
以上、限定数の実施例について、例として図示及び説明してきたが、当業者は、請求の範囲に規定した本発明の範囲を逸脱することなしに、他の多くの代案実施例を考案することができる。
本発明は、DAB以外の受信機、例えばディジタル映像放送(Digital Video Broadcast:DVB)受信機にも有利に使用することができる。通常のDVB受信機は、ディインターリーブのある形態を同様に具えているものと想定される。
インターリーブメモリは、外付けRAM並びに埋込みRAMとすることができることは明らかである。
本明細書においてターム(term:項目)選択線を用いる所では、このタームを代わりに、行または列におきかえることができることは明らかである。
4ビットメトリックから2および1ビットメトリックへの記憶容量の増加はペナルティ(penalty)なしで行うことができる。記憶容量の減少(即ちメトリック長の増加)は、一時的なデータ損失を生じさせ得る、というのは、異なるメモリバンク内の位置には、異なるアプリケーション(応用)が記憶されていることがあるからである。このデータ損失は、15フレームに及ぶことがあり、音声応用の場合には、音声信号の一時的な無音化が生じる。しかし、適切なメモリ管理によって、このデータ損失を回避できる。
メトリックのフォーマット(format)は、1つのデータビットと3つの信頼性ビットに限定されないことは明らかである。本発明は、3とは異なる個数の信頼性ビットを有するメトリックに用いることができる。さらに、メトリックは1データビット以上を有することもできる。各々の場合に、記憶されるメトリック長さの低減は、記憶される信頼性ビット数を低減することによって可能である。
【図面の簡単な説明】
図1は、本発明に係るディインターリーブ方法が適用されるDAB(Digital Audio Broadcasting System)受信機を示す。
図2は、本発明に係る方法のフローチャート線図を示す。
図3は、本発明に係るインターリーブメモリからの読取り動作を行う場合のフローチャート線図を示す。
Claims (4)
- 時間的にインターリーブされたデータビットのフレームで変調されたRF信号を受信する受信機であって、この受信機が:
前記時間的にインターリーブされたデータビットのフレームを前記RF信号から再生して、再生したデータビットに応答してメトリックを生成する手段を具えて、前記メトリックが、検索したデータビットと、前記検索したデータビットの各々に関連して前記データビットの信頼性を示す複数の信頼性ビットとを具えて;
前記受信機がさらに、前記メトリックを記憶するメトリック記憶手段を具えたディインターリーブ手段を具えて、前記メトリック記憶手段の記憶容量が、前記フレーム当りの前記メトリックの総数よりも小さい受信機において、
前記ディインターリーブ手段が、記憶している前記信頼性ビットの前記メトリック当りの数を、記憶すべきデータ量とは逆に変化させることによって、前記記憶手段のメトリック記憶容量を、記憶すべきデータ量に応じて変化させるように構成されていることを特徴とする受信機。 - 前記記憶手段が、複数群のメモリ位置の形に構成され、前記群内の前記メモリ位置が、個別にアクセス可能であるか、あるいは、当該群内の少なくとも1つの他の位置と共にアクセス可能であることを特徴とする請求項1に記載の受信機。
- フレームに構成されたディジタル信号をディインターリーブするディインターリーブ装置であって、前記フレームが、データビット及び複数の信頼性ビットを含むメトリックを具えて、前記信頼性ビットが、前記データビットの各々に関連して前記データビットの信頼性を示し、前記ディインターリーブ装置が、前記メトリックを記憶するメトリック記憶手段を具えて、前記メトリック記憶手段の記憶容量が、前記フレーム当りの前記メトリックの総数よりも小さいディインターリーブ回路装置において、
前記ディインターリーブ回路装置が、記憶している前記信頼性ビットの前記メトリック当りの数を、記憶すべきデータ量とは逆に変化させることによって、前記記憶手段のメトリック記憶容量を、記憶すべきデータ量に応じて変化させるように構成されていることを特徴とするディインターリーブ回路装置。 - フレームに構成されたディジタル信号をディインターリーブする方法であって、前記フレームが、データビット及び複数の信頼性ビットを含むメトリックを具えて、前記信頼性ビットが、前記データビットの各々に関連して前記データビットの信頼性を示し、前記方法が、前記メトリックを記憶手段に記憶するステップを具えて、前記記憶手段のメトリック記憶容量が、前記フレーム当りの前記メトリックの総数よりも小さいディインターリーブ方法において、
記憶している前記信頼性ビットの前記メトリック当りの数を、記憶すべきデータ量とは逆に変化させることによって、前記記憶手段のメトリック記憶容量を、記憶すべきデータ量に応じて変化させることを特徴とするディインターリーブ方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96203144 | 1996-11-11 | ||
EP96203144.9 | 1996-11-11 | ||
PCT/IB1997/001205 WO1998021832A1 (en) | 1996-11-11 | 1997-10-03 | A receiver, de-interleaving means and a method for a reduced time de-interleaving memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000507063A JP2000507063A (ja) | 2000-06-06 |
JP2000507063A5 JP2000507063A5 (ja) | 2005-06-16 |
JP3804989B2 true JP3804989B2 (ja) | 2006-08-02 |
Family
ID=8224572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52232698A Expired - Fee Related JP3804989B2 (ja) | 1996-11-11 | 1997-10-03 | 低減された時間ディインターリーブメモリ用の受信機、ディインターリーブ手段、および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6075828A (ja) |
EP (1) | EP0879503B1 (ja) |
JP (1) | JP3804989B2 (ja) |
KR (1) | KR100545115B1 (ja) |
DE (1) | DE69721495T2 (ja) |
WO (1) | WO1998021832A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3359291B2 (ja) * | 1998-07-17 | 2002-12-24 | 株式会社ケンウッド | デインターリーブ回路 |
DE19936272C2 (de) * | 1999-07-31 | 2001-09-27 | Bosch Gmbh Robert | Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen |
US6985537B1 (en) | 1999-09-15 | 2006-01-10 | Lucent Technologies Inc. | Symbol self synchronous interleaving method and apparatus for OFDM-based communication system |
KR100651500B1 (ko) * | 2000-08-30 | 2006-11-28 | 삼성전자주식회사 | 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치 |
DE10139856A1 (de) * | 2001-08-14 | 2003-03-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Verarbeitung von in Rahmen empfangenen Daten |
US7433429B2 (en) * | 2002-07-19 | 2008-10-07 | Intel Corporation | De-interleaver method and system |
KR101033582B1 (ko) | 2004-04-09 | 2011-05-11 | 엘지전자 주식회사 | 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법 |
TW201015905A (en) * | 2008-10-10 | 2010-04-16 | Auvitek Internat Ltd | A method and apparatus for deinterleaving in a digital communication system |
US8359499B2 (en) | 2008-10-10 | 2013-01-22 | Csr Technology Inc. | Method and apparatus for deinterleaving in a digital communication system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2059723A (en) * | 1979-09-19 | 1981-04-23 | Marconi Co Ltd | Interleavers for digital data signals |
US5063533A (en) * | 1989-04-10 | 1991-11-05 | Motorola, Inc. | Reconfigurable deinterleaver/interleaver for block oriented data |
NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
DE69526337T2 (de) * | 1994-12-23 | 2002-12-05 | Koninkl Philips Electronics Nv | Verschachtelung mit langsamem speicher |
EP0746909B1 (en) * | 1994-12-23 | 2001-12-05 | Koninklijke Philips Electronics N.V. | De-interleaving and buffering in one memory |
EP0740437A1 (en) * | 1995-04-28 | 1996-10-30 | Koninklijke Philips Electronics N.V. | Hardware-efficient frequency de-interleaving |
US5898698A (en) * | 1996-09-24 | 1999-04-27 | Orckit Communications Ltd. | Multiple codeword interleaver method and apparatus |
-
1997
- 1997-10-03 KR KR1019980705370A patent/KR100545115B1/ko not_active IP Right Cessation
- 1997-10-03 WO PCT/IB1997/001205 patent/WO1998021832A1/en active IP Right Grant
- 1997-10-03 JP JP52232698A patent/JP3804989B2/ja not_active Expired - Fee Related
- 1997-10-03 EP EP97941145A patent/EP0879503B1/en not_active Expired - Lifetime
- 1997-10-03 DE DE69721495T patent/DE69721495T2/de not_active Expired - Fee Related
- 1997-10-31 US US08/961,966 patent/US6075828A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000507063A (ja) | 2000-06-06 |
US6075828A (en) | 2000-06-13 |
KR100545115B1 (ko) | 2006-04-17 |
WO1998021832A1 (en) | 1998-05-22 |
EP0879503A1 (en) | 1998-11-25 |
DE69721495T2 (de) | 2004-03-18 |
KR19990077228A (ko) | 1999-10-25 |
EP0879503B1 (en) | 2003-05-02 |
DE69721495D1 (de) | 2003-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4188616A (en) | Method and system for transmitting and receiving blocks of encoded data words to minimize error distortion in the recovery of said data words | |
JP2004515960A (ja) | インターリーバ・メモリ内の復調データのスケーリング | |
KR101445368B1 (ko) | 오디오 비디오 시퀀스를 재생하기 위한 방법 및 장치 | |
JP3804989B2 (ja) | 低減された時間ディインターリーブメモリ用の受信機、ディインターリーブ手段、および方法 | |
JP3697833B2 (ja) | 放送信号受信装置 | |
US7139961B2 (en) | Method and apparatus for decoding error correction code | |
KR100387458B1 (ko) | 인터리브된디지털비디오데이터를나타내는신호를수신하기위한장치 | |
KR100427521B1 (ko) | 저속메모리를이용한인터리빙 | |
JPH11127083A (ja) | 畳込みインタリーバ及びインタリーブ処理方法 | |
US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
JPH11289313A (ja) | 複素演算処理回路 | |
US7519872B2 (en) | Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof | |
JP2005318374A (ja) | デジタル放送受信装置、およびデジタル放送受信方法 | |
EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
JP3674714B2 (ja) | 圧縮データ再生方法及び圧縮データ再生装置 | |
JP2671771B2 (ja) | ディジタル信号伝送方法および伝送装置 | |
KR20050052787A (ko) | Dmb 수신기의 비터비 디코딩 장치 및 방법 | |
JP2003101419A (ja) | インターリーブ送信装置および受信装置 | |
JPH08125549A (ja) | 誤り訂正復号回路とそれを使用するディジタル通信装置及びディジタル記録装置 | |
KR20070058758A (ko) | 시간 디인터리빙 장치 및 방법 | |
JPH01154373A (ja) | 音声信号の記録・再生装置 | |
JP2001216745A (ja) | 符号化データ再生装置 | |
JP2000173189A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |