KR100545115B1 - 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법 - Google Patents

시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법 Download PDF

Info

Publication number
KR100545115B1
KR100545115B1 KR1019980705370A KR19980705370A KR100545115B1 KR 100545115 B1 KR100545115 B1 KR 100545115B1 KR 1019980705370 A KR1019980705370 A KR 1019980705370A KR 19980705370 A KR19980705370 A KR 19980705370A KR 100545115 B1 KR100545115 B1 KR 100545115B1
Authority
KR
South Korea
Prior art keywords
interleaving
bits
metric
metrics
data
Prior art date
Application number
KR1019980705370A
Other languages
English (en)
Other versions
KR19990077228A (ko
Inventor
안토이네 델라루엘레
드 라아르 프랜시스쿠스 안토니우스 마리아 반
마르코 얀 게르이트 베쿠이즈
요세푸스 안토니우스 후이스켄
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990077228A publication Critical patent/KR19990077228A/ko
Application granted granted Critical
Publication of KR100545115B1 publication Critical patent/KR100545115B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H2201/00Aspects of broadcast communication
    • H04H2201/10Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/20Aspects of broadcast communication characterised by the type of broadcast system digital audio broadcasting [DAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 메트릭들을 저장하기 위한 감소된 시간 디-인터리빙 메모리가 이용되지만, 통상적으로 메모리의 저장 용량을 초과하지 않도록 DAB 서비스들의 처리를 허용하는 DAB 수신기를 제공한다. 이것은 메트릭 내에 저장된 신뢰도 비트들의 수를 변화시킴으로써, 필요한 저장 용량에 의존하여, 저장된 메트릭의 길이를 변화시켜 달성된다. 이러한 방식으로, 저장 용량과 처리 품질 사이에는 트레이드 오프가 이루어질 수 있다.

Description

시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디-인터리빙 수단 및 방법{A receiver, de-interleaving means and a method for a reduced time de-interleaving memory}
본 발명은, 시간 인터리빙된 데이터 비트들의 프레임들로 변조된 RF 신호를 수신하는 수신기로서,
- 상기 RF 신호로부터 시간 인터리빙된 데이터 비트들의 프레임들을 검색하고 상기 검색된 데이터 비트들에 응답하여 메트릭들을 발생하는 수단으로서, 메트릭은 검색된 데이터 비트 및 다수의 신뢰도 비트를 포함하고, 상기 다수의 신뢰도 비트는 각각의 검색된 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는, 상기 검색 및 생성 수단, 및
- 상기 메트릭들을 저장하는 메트릭들 저장 수단을 포함하는 디-인터리빙 수단(de-interleaving means)으로서, 상기 저장 수단의 저장 용량은 프레임 당 전체 메트릭들 수보다 작은, 상기 디-인터리빙 수단을 포함하는, 상기 수신기에 관한 것이다.
또한, 본 발명은, 프레임들 내에 배열된 디지털 신호를 디-인터리빙하는 디-인터리빙 장치로서, 프레임은 메트릭들을 포함하고, 상기 메트릭들은 데이터 비트 및 다수의 신뢰도 비트를 포함하고, 상기 다수의 신뢰도 비트는 각각의 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내고, 상기 디-인터리빙 장치는 상기 메트릭들을 저장하는 메트릭들 저장 수단을 포함하며, 상기 저장 수단의 저장 용량은 프레임 당 전체 메트릭들의 수보다 작은, 상기 디-인터리빙 장치에 관한 것이다.
또한, 본 발명은 상기의 방법에 관한 것이다.
전제부에 따른 수신기, 디-인터리빙 장치 및 방법은 제WO96/20536호에 공지되어 있다. 공지된 수신기는 수신된 RF 신호로부터 데이터를 검색하는 수단을 포함하며, 수신된 데이터 비트들의 신뢰도를 나타내는 데이터 신뢰도 비트들을 데이터에 부가한다. 그 결과로서 생긴 비트들은, 디-인터리빙하기 위해 이 비트들을 일시적으로 저장하는 저장 수단 메모리를 이용하여 디-인터리빙된다. 제한된 저장 용량은 고품질의 오디오 애플리케이션과 때로는 부가 애플리케이션을 디-인터리빙하기에 충분한데, 이것은 오디오 애플리케이션의 데이터가 프레임 데이터 용량의 일부만을 취하기 때문이다. 따라서, 저가의 저장 수단(또한, 디-인터리빙 메모리라고도 불린다)은 이들 애플리케이션들만이 처리될 수 있도록 특정 치수로 만들어진다(dimensioned). 이것은 디-인터리빙 메모리의 이용 가능한 저장 용량을 초과하지 않고 애플리케이션들에 대한 이러한 디-인터리빙 메모리의 이용을 효과적으로 제한한다. 프레임의 총 데이터 용량의 주요 부분을 이용하는 디지털 비디오와 같은 애플리케이션은 공지된 수신기에 의해 처리될 수 없다.
도 1은 본 발명에 따른 디-인터리빙 방법이 적용된 DAB 수신기를 도시한 도면.
도 2는 본 발명에 따른 방법의 흐름도.
도 3 은 본 발명에 따른 인터리빙 메모리로부터의 판독 동작에 대한 흐름도.
[실시예]
도면들에서, 동일한 부분들에는 동일한 참조부호를 붙였다. 흐름도들에서, "Y" 는 블록의 조건이 충족됨을 의미하고, "N"은 블록의 조건이 충족되지 않음을 의미한다.
본 발명에서는 예의 방법으로 디지털 오디오 브로드캐스팅 시스템(DAB : Digital Audio Broadcasting system)의 도움으로 설명된다. DAB 신호는 컨벌루션 부호화 인터리빙된 디지털 데이터 스트림을 포함한다. 데이터 스트림은 프레임들로 구성되며, OFDM 기술을 이용하여 캐리어 상에서 변조된다. 데이터 스트림의 각 프레임은 동기화 채널(SC : Synchronization Channel), 고속 정보 채널(FIC : Fast Information Channel), 및 주 서비스 채널(MSC : Main Service Channel)을 포함한다. MSC에서 이용 가능한 데이터 용량은 전송 모드에 의존한다. 모드 Ⅱ에서 예를 들면, MSC는 864개의 용량 단위로 구성된다. 용량 단위는 프레임 내의 최소의 어드레싱 가능한 정보 단위이고, 64개의 데이터 비트를 포함하며, 각각 16 비트의 4개의 그룹으로 분할된다. FIC는 프레임으로 전송된 서비스들의 프레임 내의 용량 단위들로의 맵핑에 대한 정보를 제공한다. 즉, 이것은 프레임 내의 용량 단위들이 그 서비스에 이용됨을 나타낸다. DAB 신호 및 FIC 기준에 대한 상세한 설명을 위해, 1996년 6월의 "ETSI PRETS 300 401 Draft"에 규정된 DAB 표준을 참조한다.
도 1은 본 발명에 따른 디-인터리빙 방법이 적용된 DAB 수신기를 도시한 것이다. 도 1에서, 프론트-엔드 FRE(front-end FRE)는 수신된 DAB 변조 캐리어 RF를 중간 주파수 DAB 신호 IF로 변환하며, 복조부 DEM이 중간 주파수 DAB 신호 IF로부터 DAB-복조 신호 DB를 유도한다. DAB-복조 신호 DB는 메트릭들로 불리는 4 비트 샘플들을 포함한다. 각 메트릭은 인터리빙된 컨벌루션 부호화 데이터 스트림의 데이터 비트를 나타내는 1개의 데이터 비트와, 수신된 데이터 비트의 신뢰도를 나타내는 3개의 신뢰도 비트를 포함한다. DAB 복조 신호에는 일정한 시간 간격들에서 정수의 용량 단위들로 된 버스트들(bursts)이 있다.
인터리빙 장치 ILA에서, 버퍼 메모리 BME는 메트릭들을 DAB-복조 신호 DB 내의 저장하고, 이들 메트릭들을 이들 버스트들에 저장한다. 메트릭들은 버퍼 메모리 BME로부터 판독되며, 메모리 제어 유닛 MCU의 제어하에 인터리빙 메모리 IME(또한 메트릭들 저장 수단으로 불린다)에 전송된다. 메모리 제어 유닛 MCU는 또한 인터리빙 메모리 IME에 저장된 메트릭들의 판독(read-out)을 제어한다. 이것은 WO96/20356의 도 1에 도시된 디-인터리빙 구조와 일치한다. 디-인터리빙된 메트릭들은 선입 선출(FIFO) 저장 디바이스 FIF에 공급된다. 이것은 시간적으로 더욱 일정 버스트형 방식(burst-like fashion)으로 메모리로부터 판독된 디-인터리빙된 메트릭들을 산포(spread)하기 위해 행해진다. 그러나, 시간적으로 더욱 일정하게 디-인터리빙된 메트릭들을 산포할 필요가 없을 때는 저장 디바이스 FIF가 필요없다. 디-인터리빙된 DAB 복조된 신호 DD는 FIFO 저장 디바이스 FIF로부터 얻어진다. 인터리빙 장치 ILA는 2개의 데이터 레지스터 RG1 및 RG2(명세서에서 더 설명되지 않음)를 더 포함한다. 인터리빙 장치 ILA에 대한 보다 상세한 설명은 WO96/20356을 참조한다. WO96/20356에 개시된 디-인터리빙 구조에서는, 480 비트가 인터리빙 메모리 IME의 행마다 저장되며, 각 행은 하나의 용량 단위에 관련한다. EP-A 405 673 에서는 인터리빙 메모리의 간단한 제어를 허용하는 개선된 디-인터리빙 방법이 개시되어 있다. 상기 인터리빙 방법은 본 발명에서도 또한 이용될 수 있다. 그러나, 이러한 인터리빙이 본 발명의 필수 요건은 아니다.
디-인터리빙 후, 디-인터리빙된 DAB-복조 신호 DD는 디코딩부 DEC에 공급되어, 입력 신호 DD에 응답하여 에러 정정 신호 DA를 출력한다. 디코딩부 DEC는 에러 정정 계산시 메트릭들의 신뢰도 비트들을 이용하여 디코딩 품질을 개선시킨다. 그러한 디코더는 예컨대 소프트-결정 비터비 디코더(soft-decision Viterbi-decoder)일 수 있다.
DAB 수신기의 디지털 회로는 글로벌 제어기 GLC의 제어하에 동작한다. 글로벌 제어 GLC는 수신된 DAB 신호로부터 원하는 서비스들(사용자에 의해 지시됨)을 검색하기 위해 이용된다. 이를 위하여, 글로벌 제어기 GLC는 상기 서비스에 대하여 FIC로부터 정보를 검색하고, 상기 정보를 이용하여 원하는 서비스와 관련된 용량 단위들만을 인터리빙 메모리 IME에 선택적으로 저장하도록 MCU에 명령한다. 이것은 인터리빙 메모리가 더 이상 모든 용량 단위를 프레임 내에 저장할 필요가 없고 다만 선택할 수 있음을 의미한다. 예를 들면, 프레임 당 216개의 용량 단위로 인터리빙 가능한 인터리빙 메모리는 168개의 용량 단위만을 차지하는 고품질의 오디오 서비스를 처리하기에 충분하여, 64개의 용량 단위의 부가적인 데이터 애플리케이션을 처리할 공간을 남겨둔다. 이러한 방식의 단점은 프레임 당 216개의 용량 단위 이상을 차지하지 않는 서비스들만이 처리될 수 있다는 점이다. 이것은 수신기의 유연성을 상당히 제한하고, 프레임 내의 864개의 용량 단위 모두를 이용할 수 있는 비디오 서비스들이 처리될 수 없음을 의미한다.
본 발명은, 저장될 데이터량에 의존하여 메트릭 당 저장된 신뢰도 비트들의 수를 역으로 변화시킴으로써 인터리빙 메모리 IME 또는 저장 수단의 메트릭 저장 용량을 변화시켜서 이 문제에 대한 해결을 제공한다. 본 발명에서는 메트릭 당 다소의 신뢰도 비트를 저장함으로써 저장 용량과 처리 품질 사이에 트레이드 오프(trade-off)가 이루어질 수 있는 것으로 인식된다. 이것은 다음과 같이 처리될 수 있다. 글로벌 제어기 GLC는 이용자 입력 및 FIC로부터 검색된 정보에 기초하여 프레임 당 얼마나 많은 용량 단위들이 처리되어야 하는가를 결정한다. 이 수가 이용가능한 저장 용량보다 낮다면, 216개의 용량 단위의 경우에는 용량의 문제가 없으며 측정도 취해질 필요가 없는 것이 당연하다. 이러한 수가 216 보다 크고 432개의 용량 단위보다 작다면, 인터리빙 메모리는 메트릭 당 2개의 비트만을, 즉 최상위 신뢰도 비트와 함께 데이터 비트만을 저장하도록 재구성된다. 따라서, 메트릭이 4개의 비트 대신에 2개의 비트에 저장될 수 있어서, 메트릭들에 나타난 저장 용량의 2배를 유발한다. 상기 수가 432개의 용량 단위보다 크다면, 인터리빙 메모리 IME는 메트릭 당 1 비트만을, 즉 데이터 비트만을 저장하도록 재구성된다. 이로서 원래의 메트릭 저장 용량의 4배의 메트릭 저장 용량을 유발한다. 이것은 메트릭의 길이(즉, 비트들의 수)를 감소시킴으로써 실현된다. 글로벌 제어기 GLC가, 예를 들면 이용자가 제한된 저장 용량을 요구하는 서비스들의 감소된 수에만 관심 있다는 사실에 기인하여 용량 단위의 필요한 수가 감소될 수 있다고 결정하면, 이에 따라 인터리빙 메모리 IME가 재구성된다. 이것은 한 프레임씩 기초하여 행해질 수 있다. 이것은 메트릭 당 신뢰도 비트들의 수가 감소하면 디코딩 품질이 저하되기 때문에, 저장될 수 있는 용량 단위들의 수와 디코딩 품질 사이에 트레이드 오프가 있음을 의미한다. 예를 들면, 비터비 디코딩 알고리즘의 경우, 디코딩을 위한 3개의 신뢰도 비트의 손실은 수신기의 수 dB의 감도 손실을 유발할 것이다.
도 2는 본 발명에 따른 방법의 흐름도를 도시한다. 상기 방법은 GLC 및 MCU에서 구현될 수 있다. 흐름도의 시작에서 서비스가 처리될 필요가 있음을 알 수 있다. 이것은 이용자에 의해 결정되며 상세하게는 설명되지 않는다. 상기 예에서, 용량 단위들에 표시된 이용 가능한 저장 용량 ASC는 프레임 당 용량 단위들의 전체 수(= 864 CU들) 중 25%(= 216 CU들)로 설정된다. ASC는 저장될 수 있는 CU들의 수이고, 메트릭들은 전체 4 비트의 길이를 갖는다. 블록 Ⅰ에서, FIC는 서비스들과 CU들의 맵핑에 대한 정보를 검색하기 위해 분석된다. 이러한 정보로부터 필요한 저장 용량 RSC(= 저장될 CU들의 수)은 블록 Ⅱ에서 계산된다. 블록 Ⅲ에서, 상기 필요한 저장 용량 RSC는 이용 가능한 저장 용량 ASC와 비교된다. 조건(RSC〉ASC)이 참("Y")이 아니라면, 저장 용량이 충분하여 저장된 메트릭들의 메트릭 길이 ML은 블록 Ⅳ에서 그 최대값인 4로 설정된다. 블록 Ⅲ의 조건이 참이면, 블록 Ⅴ에서는 RSC〉2*ASC 인지를 결정된다. RSC〉2*ASC이면, ML은 블록 Ⅶ에서 1로 설정되어 메트릭 저장 용량을 최소화한다. RSC<2*ASC이면, ML은 블록 Ⅵ에서 중간 저장 용량 및 중간 품질을 위해 2로 설정된다. 파라미터 ML은 판독 및 기록 동작 동안 인터리빙 메모리 IME를 어드레싱하기 위해 도 1의 MCU에 의해 이용된다. 사실상, ML은 판독 또는 기록될 메트릭 당 비트의 수들을 나타낸다. 블록 Ⅷ에서, 제WO96/20536호에 개시되었지만 파라미터 ML의 함수로서, 인터리빙 메모리 IME로부터의 판독 동작 및 인터리빙 메모리 IME로의 기록 동작 모두를 포함하는 디-인터리빙이 발생한다. 그러나, 인터리빙 메모리 IME로부터의 판독 동작은 기록 동작과는 몇 가지 양상들에서 상당히 차이가 있다. 기록 동작시에는, 전체 4 비트 메트릭이 4개의 메모리 유닛들에 공급되며, 관련된 메모리 위치들만을 어드레싱함으로써 메트릭의 관련된 비트들만이 파라미터 ML을 이용하여 저장된다.
도 3은 본 발명에 따른 인터리빙 메모리로부터의 판독 동작에 대한 흐름도를 도시한다. 이러한 판독 동작은 MCU에 의해 제어된다. 블록 IX에서, ML 비트들은 인터리빙 메모리 IME의 메모리 위치로부터 판독된다. ML이 4보다 작다면, 추가의 더미 비트가 4 비트의 통상적인 메트릭 길이에 도달하도록 ML 비트들에 부가될 필요가 있다. 이러한 4 비트는 상기 처리가 통상적으로 4 비트의 메트릭 길이에 의존하기 때문에 다른 처리를 위해 필요하다. 따라서, ML의 값은 블록들 X 및 X1에서 확인된다. ML = 4이면(블록 X에서 "Y"), 더 이상의 동작이 취해질 필요가 없고 블록 XIV에 있는 대로 메트릭이 출력될 수 있다. ML = 2이면(블럭 X에서 "N", 블록 X1에서 "Y"), 2 비트가 메트릭의 최하위 장소의 블록 Ⅷ에 부가된다. 이러한 2 비트의 값은 데이터 비트를 동반하는 신뢰도 비트의 값과 동일한 것이 바람직하다. ML = 1이면(블록 XI에서 "N"), 3 비트가 데이터 비트에 부가되며, 이러한 비트들의 값은 데이터 비트의 값과 동일한 것이 바람직하다. 이것은 통상적으로 데이터 비트의 신뢰도가 가능한 최상으로 될 수 있음을 의미한다. 소프트-결정 비터비 디코더에 대하여 이것은 실제로 하드-결정 비터비 디코더로서 동작함을 의미한다. 메트릭들의 길이를 4로 정규화하는 다른 방법도 또한 가능하다.
인터리빙 메모리 IME는 어드레싱 능력의 변화에 따라서 상이한 메트릭 길이로 처리될 수 있도록 배열되어야 한다. DAB 예에서, 메모리 위치들은 데이터 비트들과 최상위 신뢰도 비트(즉, 2 비트 메트릭)를 저장하기 위한 쌍들에서 또는 전체 4 비트 메트릭(즉 데이터 비트 더하기 3개의 신뢰도 비트)을 저장하기 위한 4개의 그룹에서 데이터 비트들만(즉, 1 비트 메트릭)을 저장하기 위해 개별적으로 어드레싱되어야 한다. 제WO96/20356호에서 공지된 바와 같이, 인터리빙 메모리는 동일한 크기의 DRAM 유닛들의 4개의 메모리 유닛들에 배열된다. 각 메모리 유닛의 메모리 위치들은 적절한 행 및 열 선택선들을 활성화시킴으로써 어드레싱된다. 메모리 유닛들 각각에 동일한 행 및 열을 동시에 활성화시킴으로써, 4 비트 메트릭은 인터리빙 메모리 IME로부터 기록 또는 판독될 수 있다. 메모리가 1 또는 2 비트의 메트릭 길이로 재구성되면, 어드레싱은 1 비트의 메트릭 길이의 경우 하나의 메모리 유닛만의 적정한 행 및 열 선택선들을 간단히 활성화시킴으로써, 또는 2 비트가 판독 또는 기록되는 2개의 메모리 유닛들의 적정한 행 및 열 선택선들을 간단히 활성화시킴으로써 실행될 수 있다. 메모리 위치들의 이러한 유연한 어드레싱은 여러 가지 방법들로 실행될 수 있다. 상술한 바와 같이, 관련 메모리 유닛들의 행 및 열 선택선들만을 활성화시킴으로써 실행될 수 있다. 메모리 유닛 선택선이 활성 상태에 있을 때만 메모리 유닛이 기록 또는 판독되도록 허용하는 메모리 유닛 선택선을 메모리 유닛이 갖는 경우, 행 및 열선들은 모두 동시에 어드레싱될 수 있으며, 이때 메모리 유닛 선택선들은 상이한 메모리 유닛들의 메모리 위치들 사이를 구별하기 위해 이용될 수 있다. 메모리를 어드레싱하는 다른 방법이 본 발명의 범주를 이탈하지 않는 범위 내에서 고려될 수 있다.
제한된 수의 실시예는 예시를 위해 도시 및 설명된 것으로서, 이 기술분야의 숙련된 기술자가 청구된 본 발명의 사상 및 범주를 이탈하지 않는 범위 내에서 많은 다른 실시예를 고려할 수 있다.
본 발명은 또한 DAB 이외의 수신기들, 예컨대 디지털 비디오 브로드캐스트(DVB) 수신기들에서 이용되어도 좋다. 전형적인 DVB 수신기들은 디-인터리빙의 몇가지 형태를 동일하게 포함함을 예상할 수 있다.
또한, 인터리빙 메모리는 내장된 RAM 뿐만 아니라 외부 RAM 일 수 있음은 명백하다.
본 명세서에서 이용된 용어 선택선이 행 및 열로 대체될 수 있음은 자명하다.
4 비트 메트릭에서 2 및 1 비트 메트릭으로의 저장 용량의 증가는 어떤 불리한 조건 없이 행해질 수 있다. 저장 용량의 감소(즉, 메트릭 길이의 증가)는 상이한 애플리케이션들이 상이한 메모리 뱅크들에서의 위치들에 저장될 수 있었기 때문에 데이터의 일시적인 손실을 초래할 수 있다. 이러한 데이터의 손실은 15 프레임 이상 확장될 수 있으며, 오디오 애플리케이션의 경우 오디오 신호의 순간적인 뮤팅(muting)시에 발생한다. 그러나, 적정한 메모리 관리를 통해 이러한 데이터의 손실을 피할 수 있다.
본 발명의 목적은, 초과량의 디-인터리빙 메모리를 요구하는 애플리케이션들을 처리할 수 있는 감소된 디-인터리빙 용량을 가진 수신기를 제공하는 것이다.
본 발명에 따른 수신기는 저장될 데이터량에 의존하여, 상기 디-인터리빙 수단이 메트릭 당 저장된 신뢰도 비트들의 수를 역으로 변화시킴으로써, 상기 저장수단의 메트릭 저장 용량을 변화시키도록 배열되는 것을 특징으로 한다. 본 발명은 디-인터리빙 메모리의 신뢰도 비트들의 일부(또는 모두)를 저장하지 않고 디-인터리빙을 처리함으로써, 신뢰도 비트들에 의해 통상적으로 이용되는 메모리 부분이 여분의 메트릭들을 저장하는데 이용될 수 있도록 메모리를 재구성할 수 있다는 인식에 기초한다. 디-인터리빙 메모리에 저장된 신뢰도 비트들의 수의 감소 결과는 다음의 시간 디-인터리빙 처리가 정밀도 및 품질이 저하되어 실행될 수 있다는 것이다. 본 발명에 따른 방법을 이용함으로써,
- 고품질의 제한된 저장 용량을 요구하는 애플리케이션들, 또는
- 프레임의 데이터 용량의 대부분 또는 전부를 차지하며 따라서 감소된 품질의 큰 저장 용량을 요구하는 애플리케이션들을 처리할 수 있다.
이러한 방식으로, 디코딩 품질을 저장 용량과 교환하는 것이 가능하다.
본 발명에 따른 실시예는, 상기 저장 수단이 메모리 위치들의 그룹들 내에 배열되며, 상기 그룹 내의 메모리 위치들은 개별적으로 또는 상기 그룹의 다른 위치들 중 적어도 하나와 함께 액세스 가능한 것을 특징으로 한다.
메모리 위치들의 그룹은 전체 또는 완전한 메트릭, 즉 데이터 비트뿐만 아니라 신뢰도 비트들을 저장하기 위해 이용된다. 상기 메모리 위치들의 그룹은 통상적으로 하나의 어드레스로 어드레싱된다. 본 발명에 따른 방법을 이용함으로써, 그룹 내의 개별 메모리 위치들은 1 개 또는 2 개의 신뢰도 비트와 함께 데이터 비트들을 저장하기 위한 2쌍 또는 3쌍에서 감소된 메트릭들에 대한 최대의 저장 용량을 유발하는 신뢰도 비트들 없이, 데이터 비트들만을 저장하기 위해 개별적으로 어드레싱 될 수 있거나, 또는 전체 크기의 메트릭들에 대한 최소 저장 용량을 유발하는 완전한 메트릭을 저장하기 위한 전체 그룹으로서 어드레싱될 수 있다. 이러한 어드레싱 모드들 사이를 스위칭함으로써, 저장 용량에 대한 요구에 따라 메트릭들의 저장 용량을 동적으로 재구성할 수 있다. 이것은 저가이지만 유연하고 다용도인 수신기를 제공할 수 있다.
본 발명의 상기 목적 및 특징들은 도면을 참조한 양호한 실시예들의 설명으로 더욱 명백해질 것이다.
메트릭의 포맷이 1개의 데이터 비트 및 3개의 신뢰도 비트로 제한되지 않음은 자명하다. 본 발명은 또한 3 이외의 신뢰도 비트들의 수를 갖는 메트릭에 이용될 수 있다. 또한, 메트릭은 하나 이상의 데이터 비트를 포함할 수 있다. 각각의 경우, 저장된 메트릭의 길이의 감소는 저장될 신뢰도 비트들의 수를 감소시킴으로써 가능하다.

Claims (4)

  1. 시간 인터리빙된 데이터 비트들의 프레임들로 변조된 RF 신호를 수신하는 수신기로서,
    - 상기 RF 신호로부터 시간 인터리빙된 데이터 비트들의 프레임들을 검색하고 상기 검색된 데이터 비트들에 응답하여 메트릭들을 생성하는 수단으로서, 메트릭은 검색된 데이터 비트 및 다수의 신뢰도 비트를 포함하고, 상기 다수의 신뢰도 비트는 각각의 검색된 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는, 상기 검색 및 생성 수단, 및
    - 상기 메트릭들을 저장하는 메트릭들 저장 수단을 포함하는 디-인터리빙 수단(de-interleaving means)으로서, 상기 저장 수단의 저장 용량은 프레임 당 전체 메트릭들 수보다 작은, 상기 디-인터리빙 수단을 포함하는, 상기 수신기에 있어서,
    상기 디-인터리빙 수단은, 저장될 데이터량에 의존하여, 메트릭 당 저장된 신뢰도 비트들의 수를 역으로 변화시킴으로써, 상기 저장 수단의 메트릭 저장 용량을 변화시키도록 배열되는 것을 특징으로 하는, 수신기.
  2. 제 1 항에 있어서,
    상기 저장 수단은 메모리 위치들의 그룹들 내에 배열되며, 상기 그룹 내의 메모리 위치들은 개별적으로 또는 상기 그룹의 다른 위치들 중 적어도 하나와 함께 액세스 가능한 것을 특징으로 하는, 수신기.
  3. 프레임들 내에 배열된 디지털 신호를 디-인터리빙하는 디-인터리빙 장치로서, 프렘인은 메트릭들을 포함하고, 상기 메트릭들은 데이터 비트 및 다수의 신뢰도 비트를 포함하고, 상기 다수의 신뢰도 비트는 각각의 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내고, 상기 디-인터리빙 장치는 상기 메트릭들을 저장하는 메트릭들 저장 수단을 포함하며, 상기 저장 수단의 저장 용량은 프레임당 전체 메트릭들의 수보다 작은, 상기 디-인터리빙 장치에 있어서,
    상기 디-인터리빙 장치는, 저장될 데이터량에 의존하여, 메트릭 당 저장된 신뢰도 비트들의 수를 역으로 변화시킴으로써, 상기 저장 수단의 메트릭 저장 용량을 변화시키도록 배열되는 것을 특징으로 하는, 디-인터리빙 장치.
  4. 프레임들 내에 배열된 디지털 신호를 디-인터리빙하는 방법으로서,프레임은 메트릭들을 포함하고, 상기 메트릭들은 데이터 비트 및 다수의 신뢰도 비트를 포함하고, 상기 다수의 신뢰도 비트는 각각의 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내고, 상기 디-인터리빙 방법은 저장 수단 내에 상기 메트릭들을 저장하는 단계를 포함하고, 상기 저장 수단의 저장 용량은 프레임 당 메트릭들의 총 수 보다 작은, 상기 디-인터리빙 방법에 있어서,
    상기 저장 수단의 메트릭 저장 용량은, 메트릭 당 저장된 신뢰도 비트들의 수를 역으로 변화시킴으로써, 저장될 데이터량에 의존하여 변화되는 것을 특징으로 하는, 디-인터리빙 방법.
KR1019980705370A 1996-11-11 1997-10-03 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법 KR100545115B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96203144 1996-11-11
EP96203144.9 1996-11-11
PCT/IB1997/001205 WO1998021832A1 (en) 1996-11-11 1997-10-03 A receiver, de-interleaving means and a method for a reduced time de-interleaving memory

Publications (2)

Publication Number Publication Date
KR19990077228A KR19990077228A (ko) 1999-10-25
KR100545115B1 true KR100545115B1 (ko) 2006-04-17

Family

ID=8224572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705370A KR100545115B1 (ko) 1996-11-11 1997-10-03 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법

Country Status (6)

Country Link
US (1) US6075828A (ko)
EP (1) EP0879503B1 (ko)
JP (1) JP3804989B2 (ko)
KR (1) KR100545115B1 (ko)
DE (1) DE69721495T2 (ko)
WO (1) WO1998021832A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
DE19936272C2 (de) * 1999-07-31 2001-09-27 Bosch Gmbh Robert Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen
US6985537B1 (en) * 1999-09-15 2006-01-10 Lucent Technologies Inc. Symbol self synchronous interleaving method and apparatus for OFDM-based communication system
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
DE10139856A1 (de) * 2001-08-14 2003-03-13 Bosch Gmbh Robert Verfahren und Vorrichtung zur Verarbeitung von in Rahmen empfangenen Daten
US7433429B2 (en) * 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
KR101033582B1 (ko) 2004-04-09 2011-05-11 엘지전자 주식회사 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법
EP2338232A4 (en) * 2008-10-10 2012-03-28 Zoran Corp METHOD AND APPARATUS FOR DISINLACING IN A DIGITAL COMMUNICATION SYSTEM
US8359499B2 (en) 2008-10-10 2013-01-22 Csr Technology Inc. Method and apparatus for deinterleaving in a digital communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2059723A (en) * 1979-09-19 1981-04-23 Marconi Co Ltd Interleavers for digital data signals
US5063533A (en) * 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
NL8901631A (nl) * 1989-06-28 1991-01-16 Philips Nv Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden.
EP0746909B1 (en) * 1994-12-23 2001-12-05 Koninklijke Philips Electronics N.V. De-interleaving and buffering in one memory
WO1996020536A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Interleaving with low-speed memory
EP0740437A1 (en) * 1995-04-28 1996-10-30 Koninklijke Philips Electronics N.V. Hardware-efficient frequency de-interleaving
US5898698A (en) * 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus

Also Published As

Publication number Publication date
WO1998021832A1 (en) 1998-05-22
KR19990077228A (ko) 1999-10-25
US6075828A (en) 2000-06-13
DE69721495T2 (de) 2004-03-18
EP0879503B1 (en) 2003-05-02
JP2000507063A (ja) 2000-06-06
JP3804989B2 (ja) 2006-08-02
DE69721495D1 (de) 2003-06-05
EP0879503A1 (en) 1998-11-25

Similar Documents

Publication Publication Date Title
KR101164298B1 (ko) 인터리버 장치와 인터리버 장치에 의해 생성된 신호의 수신기
US5592492A (en) Convolutional interleaving/de-interleaving method and apparatus for data transmission
US6964005B2 (en) System and method for interleaving data in a communication device
KR100545115B1 (ko) 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법
JP2004515960A (ja) インターリーバ・メモリ内の復調データのスケーリング
KR20090066305A (ko) 오디오 비디오 시퀀스를 재생하기 위한 방법 및 장치
US6580767B1 (en) Cache and caching method for conventional decoders
EP2242265B1 (en) A wireless communication receiver, a wireless communication receiving method and a television receiver
US6424680B1 (en) Interleaving with low-speed memory
US7139961B2 (en) Method and apparatus for decoding error correction code
JP3697833B2 (ja) 放送信号受信装置
US6329935B1 (en) Temporally separating and re-organizing data using two-stage interleaving and de-interleaving
GB2059723A (en) Interleavers for digital data signals
US7519872B2 (en) Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
CN1377142B (zh) 一种高速解交织的实现方法和装置
JP3103098B2 (ja) Pcm音声デコーダ装置
KR100733767B1 (ko) 시간 디인터리빙 장치 및 방법
JP2003101419A (ja) インターリーブ送信装置および受信装置
GB2429611A (en) A DAB receiver channel decoder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee