JPH08125549A - 誤り訂正復号回路とそれを使用するディジタル通信装置及びディジタル記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 誤り訂正符号でＮ重符号化（Ｎは２以上の整
数）されたデータブロックの復号回路の回路規模を小さ
くすること。 【構成】 入力端から入力されるデータブロックに対
し、Ｃ１符号復号ユニット（２）、Ｃ２符号復号ユニッ
ト（４）でそれぞれ１回目、２回目の誤り訂正復号処理
を実行する。２回目の復号結果をＣ１符号復号ユニット
（２）の入力にフィードバックし、Ｃ１符号復号ユニッ
ト（２）、Ｃ２符号復号ユニット（４）でそれぞれ３回
目、４回目の誤り訂正復号処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｎ重（Ｎは２以上の整
数）に誤り訂正符号化されたデータの誤り訂正復号回路
に係わり、特に、誤り訂正復号を繰り返して行う誤り訂
正復号回路に関する。

【０００２】

【従来の技術】ディジタル通信システムには、通信回線
上、あるいは、無線を用いて画像、音声等のディジタル
データを伝送するディジタル通信システム、ディジタル
放送システム等がある。

【０００３】また、ディジタル記録装置には、磁気テー
プ装置、磁気ディスク装置、光ディスク装置等がある。

【０００４】図１４は、ディジタル通信システムにおい
て使用される、無線を使用するディジタル通信装置の概
略構成を示すブロック図であり、また、図１５は、従来
のコンピュータの入出力装置として使用されるディジタ
ル記憶装置の概略構成を示すブロック図である。

【０００５】前記図１４、または、図１５に示すディジ
タル記憶装置、あるいは、ディジタル通信装置におい
て、データの信頼性を確保するための技術として誤り訂
正技術が用いられている。

【０００６】誤り訂正とは、データに生じた誤り、例え
ば、ディジタル記録装置ならば記録したビットの’１’
が’０’に、あるいは、’０’が’１’に再生される場
合に、元の正しいビットに戻す信号処理である。

【０００７】ディジタル記録装置、または、ディジタル
通信装置において生じる誤りには、一般に、ランダム誤
りとバースト誤りの２種類の誤りがある。

【０００８】ここで、ランダム誤りは、見かけ上ほぼラ
ンダムにビット単位で生じる誤りであり、これに対し
て、バースト誤りとは、ある期間複数ビットにわたって
連続して生じる誤りである。

【０００９】このような２種類の誤りを効率的に訂正す
るための符号化方法の一つに、情報を二次元配列に配置
し、異なる方向に対して誤り訂正符号化を複数回行う方
法が公知である。

【００１０】例えば、誤り訂正符号化を２回行う二重符
号化の例としては、ディジタルＶＴＲ等で用いられてい
る積符号がある。

【００１１】積符号とは、情報を二次元配列に配置し、
縦、横２方向に二重の誤り訂正符号化を行うものであ
る。

【００１２】以下、ディジタルＶＴＲを例にとり、積符
号符号化の手順とその訂正能力について簡単に説明す
る。

【００１３】ディジタルＶＴＲでは、誤り訂正符号とし
てリードソロモン符号が用いられている。

【００１４】リードソロモン符号は、複数ビットを１シ
ンボルとし、シンボル単位で訂正を行う誤り訂正符号で
あり、例えば、業務用ディジタルＶＴＲでは、８ビット
を１シンボルとするリードソロモン符号を用いている。

【００１５】リードソロモン符号では、情報に付加する
パリティが２ｔシンボルのとき、誤りの位置がわからな
い場合には最大ｔシンボル、誤りの位置が予め分かって
いる場合には２ｔシンボルまで訂正できる。

【００１６】誤り位置がわからない場合の訂正をランダ
ム訂正、誤りの位置が予め分かっている場合の訂正をイ
レージャ訂正という。

【００１７】なお、リードソロモン符号の詳細について
は今井秀樹著「符号理論」（電子情報通信学会編、１９
９０）等の専門書を参照されたい。

【００１８】図７は、積符号の符号化方法を説明するた
めの図である。

【００１９】以下、図７を用いて、積符号の符号化方法
を説明する。

【００２０】積符号の例として、Ｃ１符号が（ｎ１、ｋ
１）ＲＳ符号、Ｃ２符号が（ｎ２、ｋ２）ＲＳ符号の例
を示す。

【００２１】ここで、（ｎ、ｋ）ＲＳ符号とは、符号長
がｎで情報シンボル数がｋのリードソロモン符号を示
す。

【００２２】まず、図７に示すように記録する情報を２
次元配列（ｋ１シンボル×ｋ２シンボル）に配置する。

【００２３】ここで、図７中の格子の一つが１シンボル
に相当する。

【００２４】次に、縦方向にＣ２符号の誤り訂正符号化
を行い（ｎ２―ｋ２）シンボルのパリティを付加し、
（ｎ２、ｋ２）ＲＳ符号の符号語を生成する。

【００２５】次に、横方向にＣ１符号の符号化を行い
（ｎ１―ｋ１）シンボルのパリティを付加し、（ｎ１、
ｋ１）ＲＳ符号の符号語を生成する。

【００２６】前記Ｃ１符号、Ｃ２符号の２段階の符号化
により得られた（ｎ１×ｎ２）シンボルの符号が積符号
である。

【００２７】以後、本明細書中では（ｎ１×ｎ２）シン
ボルの２次元ブロックを指して積符号ブロックと称す。

【００２８】このような符号化により得られた積符号ブ
ロックのデータは、通常、Ｃ１符号の符号語を単位とし
て、上段から順に図中矢印Ａの方向に磁気テープ上に記
録される。

【００２９】一方、再生時には、磁気テープから連続的
に再生されるデータを記録時のデータ順と同じ順で２次
元配列に配置し、Ｃ１符号、Ｃ２符号の順で誤り訂正復
号を行う。

【００３０】なお、誤り訂正符号化により得られた符号
語に対し、それが記録再生過程を経たものを受信語とよ
ぶことにする。

【００３１】Ｃ１符号では、パリティ数が（ｎ１―ｋ
１）シンボルであるため訂正できるシンボル数は最大
（ｎ１―ｋ１）／２シンボルである。

【００３２】また、Ｃ１符号の誤り訂正復号で訂正でき
なかった符号語の全シンボルには誤り検出フラグを立て
る。

【００３３】Ｃ２符号の誤り訂正復号では、Ｃ１符号の
復号時に付加された誤り検出フラグの数が（ｎ２―ｋ
２）個以下の場合に、誤り検出フラグ位置を誤りの位置
としてイレージャ訂正を行う。

【００３４】Ｃ２符号では、パリティ数が（ｎ２―ｋ
２）であるためイレージャ訂正によって最大（ｎ２―ｋ
２）シンボルまで訂正できる。

【００３５】磁気テープ上で連続した（（ｎ２―ｋ２）
×ｎ１）シンボルの誤りは、Ｃ２符号で見ると（ｎ２―
ｋ２）シンボルの誤りであるため訂正できる。

【００３６】即ち、前記積符号においては、磁気テープ
上に生じた（（ｎ２―ｋ２）×ｎ１）シンボルのバース
ト誤りを訂正できる。

【００３７】なお、誤り検出フラグの数が（ｎ２―ｋ
２）個を超えている場合にはＣ１符号同様にランダム訂
正を行う。

【００３８】前記したように、積符号ブロックの復号
は、通常、Ｃ１符号の誤り訂正復号、Ｃ２符号の誤り訂
正復号の２段階の誤り訂正復号が一般的である。

【００３９】これに対し、この２段階の誤り訂正復号の
後に、さらに誤り訂正復号を行う誤り訂正復号方法があ
る。

【００４０】これは、繰り返し誤り訂正復号とよばれ、
通常の２段階の復号に比べ、多くの誤りを訂正すること
が可能である。

【００４１】以下、例として、Ｃ１符号が（２０、１
２）ＲＳ符号、Ｃ２符号が（１０、６）ＲＳ符号である
ような積符号ブロックを用い、繰り返し誤り訂正復号の
効果を説明する。

【００４２】図８ないし図１１は、前記繰り返し誤り訂
正復号の効果を説明するための図である。

【００４３】図８は、誤り訂正復号前の積符号ブロック
における誤り分布例を示しており、図８中の格子の一つ
が１シンボルに相当し、ハッチングを施している格子に
誤りが生じているものとする。

【００４４】図８に示す誤りに対し、まず、Ｃ１符号の
誤り訂正復号を行う。

【００４５】Ｃ１符号のパリティが８シンボルであるた
め、ランダム訂正で４シンボルまで訂正できる。

【００４６】この結果、図９に示すように下から１、
２、４行目の誤りが訂正できる。

【００４７】他の行の誤りについては訂正能力を超えて
いるため訂正できず誤り、検出フラグが付加される。

【００４８】次に、Ｃ２符号の誤り訂正復号を行う。

【００４９】Ｃ２符号のパリティは４シンボルであるた
め、ランダム訂正では２シンボルまで、誤り検出フラグ
を用いたイレージャ訂正では４シンボルまで訂正でき
る。

【００５０】Ｃ１符号の誤り訂正復号時に付加された誤
り検出フラグの数が７であるためイレージャ訂正が行え
ず、ランダム訂正を行う。

【００５１】この結果、誤り分布は図１０に示すように
なる。

【００５２】通常の誤り訂正復号では、この時点で復号
処理が完了したとみなす。

【００５３】この場合には、合計３７シンボルの誤りが
訂正されずに残ることになる。

【００５４】一方、図１０の積符号ブロックに対して、
さらにＣ１符号の誤り訂正復号を行った場合には、図１
１に示すように誤りの数は２６となる。

【００５５】さらに、このとき訂正できない行に対して
誤り検出フラグを付加し、この誤り検出フラグを用い
て、再びＣ２符号の誤り訂正復号を行った場合には、イ
レージャ訂正によって残り全ての誤りを訂正できる。

【００５６】このように、積符号ブロックの復号では誤
り訂正復号を繰り返すことによって訂正能力が向上す
る。

【００５７】この効果は、積符号のように二重に符号化
を行う場合以外に三重、四重、…と符号化の回数が増え
た場合にも共通する効果である。

【００５８】なお、前記説明では、理解しやすくするた
め、誤り訂正復号を繰り返すことによって全ての誤りを
訂正することが可能な場合について説明したが、誤りの
種類によっては、誤り訂正復号を繰り返しても全ての誤
りを訂正することは不可能な場合がある。

【００５９】しかしながら、前記した場合でも、訂正能
力が向上することに変わりはない。

【００６０】通常、ディジタル記録装置やディジタル通
信装置では、複数の連続した積符号ブロックをリアルタ
イムで復号する必要がある。

【００６１】図１２は、Ｃ１符号、Ｃ２符号、Ｃ１符
号、Ｃ２符号の順で、計４回誤り訂正復号を行う従来の
誤り訂正復号回路の概略構成を示すブロック図である。

【００６２】図１２に示すように、Ｃ１符号、Ｃ２符
号、Ｃ１符号、Ｃ２符号の順で、計４回誤り訂正復号を
行う誤り訂正復号回路は、パイプライン構成をとる。

【００６３】なお、Ｃ１符号復号ユニット、Ｃ２符号復
号ユニットは、それぞれリードソロモン符号の復号回路
であり、連続的に入力される受信語に対しリアルタイム
で処理を行うものである。

【００６４】以下、図１２の誤り訂正復号回路の動作を
説明する。

【００６５】ただし、入力端からは積符号ブロックのＣ
１符号の受信語が連続的に入力されるものとする。

【００６６】また、積符号ブロック１個分のデータ（Ｃ
１符号の受信語がｎ２個）が入力されるのにかかる時間
のことを、以後、積符号ブロック入力の周期と称す。

【００６７】また、メモリ６１、６２、６３上には、そ
れぞれ（ｎ１×ｎ２）シンボルの積符号ブロックの２次
元配列が構成されているとする（図７参照）。

【００６８】入力端から積符号ブロックのＣ１符号受信
語の入力が与えられると、まず入力端に一番近いＣ１符
号復号ユニット２で受信語毎に誤り訂正復号が行われ
る。

【００６９】復号結果は、メモリ６１上の二次元配列
上、上の行から順に書き込まれる。

【００７０】積符号ブロック一つ分のＣ１符号の受信語
の復号結果がメモリ６１に書き込まれると、書き込まれ
たデータを今度はＣ２符号の受信語として読み出す。

【００７１】即ち、メモリ６１上では、メモリ上に構成
されている（ｎ１×ｎ２）シンボルの二次元配列に対
し、行方向に復号結果を書き込み、列方向に読み出す。

【００７２】メモリ６１から読み出されたＣ２符号の受
信語は、Ｃ２符号復号ユニット４で復号され、その結果
は、メモリ６２上の列方向に書き込まれる。

【００７３】Ｃ２符号の全ての受信語の復号結果がメモ
リ６２に書き込まれると、書き込んだデータを今度は行
方向にＣ１符号の受信語として読み出す。

【００７４】以後、Ｃ１符号復号、Ｃ２符号復号を同様
に行う。

【００７５】図１３は、図１２に示す誤り訂正復号回路
の処理のタイムチャートを示す図でる。

【００７６】図１３中のタイムチャート中の番号は、積
符号ブロックの番号である。

【００７７】ただし、Ｃ１符号復号ユニット２、およ
び、Ｃ２符号復号ユニット４の処理に要する遅延、メモ
リに対する書き込み、読み出しの遅延はここでは無視す
るものとする。

【００７８】各復号ユニットでは、積符号ブロック入力
の１周期内に積符号ブロック一つ分に対する処理を完了
し、積符号ブロック入力の番号が切り替わるタイミング
で次の積符号ブロックの処理を開始する。

【００７９】このようなパイプライン処理によりリアル
タイム処理が可能となる。

【００８０】

【発明が解決しようとする課題】図１２に示す誤り訂正
復号回路において、例えば、リードソロモン符号の積符
号の誤り訂正復号回路を構成するには、Ｃ１符号復号ユ
ニット２、および、Ｃ２符号復号ユニット４としてリー
ドソロモン符号の誤り訂正復号回路が必要になる。

【００８１】最近の報告では、ランダム訂正が８シンボ
ル、イレージャ訂正が８シンボルまで訂正可能なリード
ソロモン符号の誤り訂正復号回路の回路規模は８０ｋゲ
ート程度である（中村、糸井、三浦、「誤り訂正ＬＳＩ
の開発」、テレビジョン学会技術報告、ｖｏｌ．１７、
Ｎｏ．２２、ｐｐ．１３〜１８、１９９３）。

【００８２】前記したように、積符号の誤り訂正復号回
路には、復号回数と同じ数の復号ユニットが必要とな
る。

【００８３】そのため、積符号の誤り訂正復号回路の回
路規模は、復号回数にほぼ比例して増加することにな
る。

【００８４】さらに、復号ユニット１個あたりの回路規
模が大きいため、復号回数が大きい場合には、積符号の
誤り訂正復号回路の回路規模が大きくなり過ぎて実用に
適さないという問題点があった。

【００８５】この問題点は、積符号に限らず二重符号化
されたデータブロックの誤り訂正復号回路に共通する問
題であり、さらには三重、四重、…と符号化の回数の多
いデータブロックの誤り訂正復号回路全般に共通する問
題である。

【００８６】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、Ｎ重符
号化（Ｎは２以上）されたデータブロックの誤り訂正復
号回路において、回路規模を縮小できる技術を提供する
ことにある。

【００８７】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００８８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００８９】（１）誤り訂正符号によりＮ重（Ｎは２以
上の整数）に符号化されたデータブロックの誤り訂正復
号を２回以上繰り返して行う誤り訂正復号回路におい
て、それぞれがデータブロックの誤り訂正復号処理を実
行するＬ個（Ｌは１以上の整数）の復号ユニットを備
え、前記復号ユニットのうち少なくとも一つの復号ユニ
ットが、復号回数の異なる２個以上のデータブロックの
誤り訂正復号処理を実行することを特徴とする。

【００９０】（２）前記（１）の手段において、前記Ｎ
重符号化されたデータブロック１個分のデータが誤り訂
正復号回路に入力されるのに要する時間と等しい時間内
に、前記復号ユニットのうち少なくとも一つの復号ユニ
ットが、復号回数の異なる２個以上のデータブロックの
誤り訂正復号処理を時分割で実行することを特徴とす
る。

【００９１】（３）前記（１）または（２）の手段にお
いて、前記データブロックが、誤り訂正符号であるＣ１
符号、Ｃ２符号により二重に符号化されたデータブロッ
クであり、二重符号化されたデータブロック１個分のデ
ータが誤り訂正復号回路に入力されるのに要する時間と
等しい時間内に、それぞれ復号回数の異なる２個以上の
データブロックのＣ１符号の誤り訂正復号処理を時分割
で実行する第１の復号ユニットと、二重符号化されたデ
ータブロック１個分のデータが誤り訂正復号回路に入力
されるのに要する時間と等しい時間内に、それぞれ復号
回数の異なる２個以上のデータブロックのＣ２符号の誤
り訂正復号処理を時分割で実行する第２の復号ユニット
と、誤り訂正復号回路に入力されるデータブロック、あ
るいは、前記各符号により誤り訂正復号処理が実行され
前記各復号ユニットから出力されるデータブロックを格
納する複数のメモリ手段と、前記各復号ユニットのそれ
ぞれに対し、前記複数のメモリ手段の内の１つを選択
し、前記選択されたメモリ手段に格納されている誤り訂
正復号回路に入力されたデータブロック、あるいは、前
記各符号により誤り訂正復号処理が実行され前記各復号
ユニットから出力されたデータブロックを、前記各復号
ユニットにそれぞれ入力する入力選択手段と、前記各復
号ユニットのそれぞれに対し、前記メモリ手段のうちの
１つを選択し、前記各符号により誤り訂正復号処理が実
行され前記各復号ユニットから出力されるデータブロッ
クを、前記選択されたメモリ手段にそれぞれ格納する出
力選択手段と、前記各復号ユニット、入力選択手段、出
力選択手段の動作を制御する制御部とを具備することを
特徴とする。

【００９２】（４）前記（１）または（２）の手段にお
いて、前記データブロックが、誤り訂正符号であるＣ１
符号、Ｃ２符号により二重に符号化されたデータブロッ
クであり、二重符号化されたデータブロック１個分のデ
ータが誤り訂正復号回路に入力されるのに要する時間と
等しい時間内に、Ｃ１符号復号とＣ２符号復号の機能を
切り替え、復号回数の異なる２個以上のデータブロック
のＣ１符号またはＣ２符号の誤り訂正復号処理を時分割
で実行する復号ユニットと、誤り訂正復号回路に入力さ
れるデータブロック、あるいは、前記各符号により誤り
訂正復号処理が実行され前記復号ユニットから出力され
るデータブロックを格納する複数のメモリ手段と、前記
複数のメモリ手段の内の１つを選択し、前記選択された
メモリ手段に格納されている誤り訂正復号回路に入力さ
れたデータブロック、あるいは、前記各符号により誤り
訂正復号処理が実行され前記復号ユニットから出力され
たデータブロックを、前記復号ユニットに入力する入力
選択手段と、前記メモリ手段のうちの１つを選択し、前
記各符号により誤り訂正復号処理が実行され前記復号ユ
ニットからの出力されるデータブロックを、前記選択さ
れたメモリ手段に格納する出力選択手段と、前記復号ユ
ニット、入力選択手段、出力選択手段の動作を制御する
制御部とを具備することを特徴とする。

【００９３】

【作用】前記各手段によれば、誤り訂正符号によりＮ重
符号化されたデータブロックの誤り訂正復号を行う誤り
訂正復号回路において、復号回数の異なるデータブロッ
クの誤り訂正復号処理に同一の復号ユニットを共用する
ようにしたので、復号回数と同じ数の復号ユニットを備
える必要がない。

【００９４】これにより、復号ユニットの数を低減で
き、誤り訂正復号回路の回路規模を低減することが可能
となる。

【００９５】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００９６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００９７】また、以下の実施例では、Ｎ重符号化され
た符号の誤り訂正復号回路について、積符号の誤り訂正
復号回路を例に挙げて説明する。

【００９８】さらに、以下の実施例において、積符号ブ
ロックは全て情報シンボルが列方向に並べられた後、Ｃ
２符号、Ｃ１符号の順で符号化が行われたものであると
する（図７参照）。

【００９９】即ち、誤り訂正復号回路の入力はＣ１符号
の行方向、出力はＣ２符号の列方向に行われる。

【０１００】［実施例１］図１は、本発明の一実施例
（実施例１）である積符号の誤り訂正復号回路の概略構
成を示すブロック図である。

【０１０１】本実施例１は、復号回数が４回である場合
の誤り訂正復号回路の例である。

【０１０２】本実施例１では、復号ユニットとして、Ｃ
１符号復号ユニット２、Ｃ２符号復号ユニット４の２種
類の復号ユニットをそれぞれ一個ずつ備える。

【０１０３】また、入力端からの入力データを格納する
メモリ７１、７２、Ｃ１符号復号ユニット２の出力デー
タを格納するメモリ７３、７４、Ｃ２符号復号ユニット
４の出力データを格納するメモリ７５、７６、７７を備
える。

【０１０４】また、Ｃ１符号復号ユニット２の入力を選
択するマルチプレクサ１１と、Ｃ２符号復号ユニット４
の入力を選択するマルチプレクサ１２とを備える。

【０１０５】また、Ｃ１符号復号ユニット２の出力の格
納先をメモリ７３、または、メモリ７４から一つ選択す
るデマルチプレクサ８１、Ｃ２符号復号ユニット４の出
力の格納先をメモリ７５、メモリ７６、メモリ７７から
一つ選択するデマルチプレクサ８２を備える。

【０１０６】また、制御部５１は、前記復号ユニット
（２，４）、メモリ（７１，７２，７３，７４，７５，
７６，７７）、マルチプレクサ（１１，１２）、デマル
チプレクサ（８１，８２）間のデータの受け渡しが正し
く行われるように制御する。

【０１０７】また、前記各符号ユニット（２，４）は、
入力端からのデータ入力に同期したクロック信号より速
いクロック信号に基づいて動作する。

【０１０８】以下、図１の誤り訂正復号回路の動作を詳
細に説明する。

【０１０９】図２は、図１に示す誤り訂正復号回路のタ
イムチャートを示す図である。

【０１１０】上から２〜５段は処理されている積符号ブ
ロックの番号を復号回数別に示している。

【０１１１】また、上から７段目、８段目は、それぞ
れ、Ｃ１符号復号ユニット２、Ｃ２符号復号ユニット４
で処理されている積符号ブロックの番号を示している。

【０１１２】さらに、上から９〜１５段目はメモリ７１
〜７７にどの積符号ブロックのデータが格納されている
かを示している。

【０１１３】なお、図２のタイムチャート中に示した番
号は積符号ブロックの番号を示しており、「ｉ（ｊ）」
とあるのはｊ回目の誤り訂正復号中、または、誤り訂正
復号終了後のｉ番の積符号ブロックのデータであること
を示し、ｊ＝０は誤り訂正復号が一度も行われていない
ことを示す。

【０１１４】本実施例１の誤り訂正復号回路に対して、
入力端から積符号ブロック１、２、３、…の順で入力が
与えられるとする。

【０１１５】このとき、積符号ブロック１のデータは、
メモリ７１に対して書き込まれる。

【０１１６】また、積符号ブロック２のデータは、メモ
リ７２に書き込まれ、以後、積符号ブロック３のデータ
はメモリ７１に、積符号ブロック４のデータはメモリ７
２に、というように、積符号ブロックの番号が進む毎に
メモリ７１とメモリ７２を交互に切り替え、積符号ブロ
ックのデータを書き込む。

【０１１７】図３は、積符号ブロック１に対する制御部
５１の処理手順を示すフローチャートである。

【０１１８】以下、積符号ブロック１に着目して誤り訂
正復号回路の動作を説明する。

【０１１９】始めに、誤り訂正復号回路に対する入力と
して入力端から入力された積符号ブロック１のデータを
メモリ７１に書き込む（ステップ３０１）。

【０１２０】次に、積符号ブロック２のデータが入力端
から入力されている期間の前半に、積符号ブロック１の
データをメモリ７１からＣ１符号の方向に読み出し、マ
ルチプレクサ１１を介してＣ１符号復号ユニット２に入
力する（ステップ３０２）。

【０１２１】次に、積符号ブロック１に対し１回目の誤
り訂正復号処理を実行し（ステップ３０３）、Ｃ１符号
復号ユニット２の出力データを、デマルチプレクサ８１
を経てメモリ７３に書き込む（ステップ３０４）。

【０１２２】次に、積符号ブロック２のデータが入力端
から入力されている期間の後半に、メモリ７３から積符
号ブロック１のデータをＣ２符号の方向に読み出し、マ
ルチプレクサ１２を介してＣ２符号復号ユニット４に入
力する（ステップ３０５）。

【０１２３】次に、積符号ブロック１に対して２回目の
誤り訂正復号処理を実行し（ステップ３０６）、Ｃ２符
号復号ユニット４の出力データを、デマルチプレクサ８
２を介しメモリ７５に書き込む（ステップ３０７）。

【０１２４】次に、入力端から積符号ブロック３のデー
タが入力される期間の後半に、メモリ７５のデータを、
Ｃ１符号の方向に読み出しマルチプレクサ１１を介して
Ｃ１符号復号ユニット２に入力する（ステップ３０
８）。

【０１２５】次に、Ｃ１符号復号ユニット２で３回目の
誤り訂正復号処理を実行し、（ステップ３０９）、Ｃ１
符号復号ユニット２の出力データを、デマルチプレクサ
８１を介してメモリ７４に書き込む（ステップ３１
０）。

【０１２６】次に、積符号ブロック４のデータが入力さ
れる期間の前半に、メモリ７４のデータを、Ｃ２符号の
方向に読み出しマルチプレクサ１２を介してＣ２符号復
号ユニット４に入力する（ステップ３１１）。

【０１２７】次に、Ｃ２符号復号ユニット４で積符号ブ
ロック１に対する４回目の誤り訂正復号処理を実行し
（ステップ３１２）、Ｃ２符号復号ユニット４の出力デ
ータを、デマルチプレクサ８２を介してメモリ７７に書
き込む（ステップ３１３）。

【０１２８】この時点で、４回の繰り返し誤り訂正復号
が終了する。

【０１２９】メモリ７７に格納された誤り訂正復号結果
は、積符号ブロック４のデータが入力される期間の後半
から積符号ブロック５のデータが入力される期間の前半
にかけて読み出され誤り訂正復号回路の出力として出力
される。

【０１３０】以上、積符号ブロック１に着目して説明し
たが、積符号ブロック２以降についても同様に４回の誤
り訂正復号処理を実行する。

【０１３１】ただし、積符号ブロックの番号が偶数の場
合は、入力端からのデータを格納するメモリとしてメモ
リ７１の代わりにメモリ７２を用い、各積符号ブロック
に対する２回目の復号結果を格納するメモリとしてメモ
リ７５の代わりにメモリ７６を用いる。

【０１３２】ここで、図２のタイムチャートにおいて上
から７、８段目は、それぞれ上がＣ１符号復号ユニット
２、下がＣ２符号復号ユニットにおける処理を示してお
り、図中「ｉ（ｊ）」のｉ，ｊはそれぞれ積符号ブロッ
クの番号、および、誤り訂正復号回数を示している。

【０１３３】Ｃ１符号復号ユニット２では、復号回数が
１と３の積符号ブロックを交互に処理し、Ｃ２符号復号
ユニット４では復号回数２と４の積符号ブロックを交互
に処理していることがわかる。

【０１３４】即ち、Ｃ１符号復号ユニット２及びＣ２符
号復号ユニット４では、積符号ブロック入力の１周期の
半分の時間内に積符号ブロック１個分の誤り訂正復号を
行う。

【０１３５】そのため、Ｃ１符号復号ユニット２、Ｃ２
符号復号ユニット４では、共に積符号ブロック入力の１
周期の期間にそれぞれＣ１符号の復号、Ｃ２符号復号を
２回ずつ行うことができる。

【０１３６】このように本実施例１によれば、一つのＣ
１符号復号ユニット又はＣ２符号復号ユニットで異なる
復号回数の積符号ブロックを時分割で処理することがで
きる。

【０１３７】そのため、従来ならばＣ１符号復号ユニッ
ト２、Ｃ２符号復号ユニット４がそれぞれ２個ずつ必要
であるところ、本実施例ではその半分の数でよく、した
がって、回路規模の小さな積符号の誤り訂正復号回路が
実現される。

【０１３８】なお、本実施例１では、誤り訂正復号回路
に対する積符号ブロック入力の１周期の間に二つの異な
る復号回数の積符号ブロックを処理する場合について示
したが、積符号ブロック入力の１周期の期間に復号する
積符号ブロックの数は２に限らず３以上であってもよ
い。

【０１３９】また、本実施例１では、積符号ブロック入
力の１周期の前半と後半で異なる積符号ブロックのデー
タを時分割に処理する例を示したが、時分割の方法は必
ずしも一つに限られるものではなく、例えば、異なる積
符号ブロックの受信語を交互に処理するような時分割の
方法でもよい。

【０１４０】さらに、本実施例１において、復号回数が
４回より多い場合に対しても容易に拡張することが可能
である。

【０１４１】この場合に、誤り訂正復号を繰り返しても
全ての誤りを訂正することは不可能な場合があるので、
前記図３に示すステップ３１３の後段において、誤り率
が所定の値に等しいか、あるいは、所定の値より小さい
かを判断し、誤り率が所定の値より大きい場合に、前記
図３の各ステップを繰り返すようにするとよい。

【０１４２】［実施例２］図４は、本発明の他の実施例
（実施例２）である積符号の誤り訂正復号回路の概略構
成を示すブロック図である。

【０１４３】本実施例２では、Ｃ１符号誤り訂正復号、
Ｃ２符号誤り訂正復号を、一つのＣ１／Ｃ２符号復号ユ
ニット２１を用い、Ｃ１符号復号，Ｃ２符号復号をそれ
ぞれ１回ずつ行うものである。

【０１４４】また、入力端からの入力データを格納する
メモリ９１、９２、Ｃ１／Ｃ２符号復号ユニット２１の
出力データを格納するメモリ９３、９４を備える。

【０１４５】また、Ｃ１／Ｃ２符号復号ユニット２１の
入力を選択するマルチプレクサ１３と、Ｃ１／Ｃ２符号
復号ユニット２１の出力の格納先をメモリ９３、また
は、メモリ９４から一つ選択するデマルチプレクサ８３
を備える。

【０１４６】また、制御部５２は、メモリ９１〜９４、
マルチプレクサ１３、Ｃ１／Ｃ２符号復号ユニット２
１、デマルチプレクサ８３を制御する。

【０１４７】Ｃ１／Ｃ２符号復号ユニット２１では、Ｃ
１符号復号とＣ２符号復号を交互に切り替える必要があ
る。

【０１４８】そのため、制御部５２では、Ｃ１符号復号
とＣ２符号復号の切り替えのタイミングに合わせて符号
長や訂正するシンボル数等、復号に必要なパラメータを
切り替えるように制御を行う。

【０１４９】また、前記Ｃ１／Ｃ２符号復号ユニット２
１は、入力端からのデータ入力に同期したクロック信号
より速いクロック信号に基づいて動作する。

【０１５０】図５は、図４に示す誤り訂正復号回路のタ
イムチャートを示す図である。

【０１５１】なお、タイムチャート中の数字は、前記図
２のタイムチャートと同様、積符号ブロックの番号と復
号回数を示している。

【０１５２】また、誤り訂正復号回路には、積符号ブロ
ック１、２、３、…の順でデータが入力されるとする。

【０１５３】図６は、積符号ブロック１に対する制御部
５２の処理手順を示すフローチャートである。

【０１５４】以下、積符号ブロック１に着目して誤り訂
正復号回路の動作を説明する。

【０１５５】まず、誤り訂正復号回路に対する入力とし
て入力端から入力される積符号ブロック１のデータを、
メモリ９１に書き込む（ステップ６０１）。

【０１５６】次に、誤り訂正復号回路に対する入力が積
符号ブロック２のデータである期間の前半において、メ
モリ９１から積符号ブロック１のデータを、Ｃ１符号の
方向に読み出しマルチプレクサ１３を介してＣ１／Ｃ２
符号復号ユニット２１に入力する（ステップ６０２）。

【０１５７】次に、Ｃ１／Ｃ２符号復号ユニット２１
で、１回目の誤り訂正復号処理を実行し（ステップ６０
３）、Ｃ１／Ｃ２符号復号ユニット２１の出力データ
を、デマルチプレクサ８３を介してメモリ９３に書き込
む（ステップ６０４）。

【０１５８】次に、誤り訂正復号回路に積符号ブロック
２のデータが入力される期間の後半に、メモリ９３から
積符号ブロック１のデータを、Ｃ２符号の方向に読み出
しマルチプレクサ１３を介してＣ１／Ｃ２符号復号ユニ
ット２１に入力する（ステップ６０５）。

【０１５９】次に、Ｃ１／Ｃ２符号復号ユニット２１
で、２回目の誤り訂正復号処理を実行し（ステップ６０
６）、Ｃ１／Ｃ２符号復号ユニット２１の出力データ
を、メモリ９４に書き込む（ステップ６０７）。

【０１６０】次に、誤り訂正復号回路に積符号ブロック
３の入力が行われる期間において、メモリ９４から積符
号ブロック１の誤り訂正復号結果が読み出され、復号回
路の出力として出力される。

【０１６１】積符号ブロック２以降についても、積符号
ブロック１と同様に復号が行われる。

【０１６２】この結果、図５のタイムチャートの上から
５段目に示すように、Ｃ１／Ｃ２符号復号ユニット２１
では、復号回数が１と２である積符号ブロックを交互に
処理する。

【０１６３】従来、積符号の誤り訂正復号には、Ｃ１符
号復号ユニットとＣ２符号復号ユニットを別に備える必
要があったが、本実施例２によれば、Ｃ１符号誤り訂正
復号とＣ２符号誤り訂正復号を一つのＣ１／Ｃ２符号復
号ユニット２１で処理することができ、回路規模を低減
できる。

【０１６４】さらに、復号ユニットにおける処理を従来
の半分で行うことにより復号処理全体に要する遅延時間
を少なくすることができる。

【０１６５】なお、本実施例２では、積符号ブロック入
力に対しＣ１／Ｃ２符号復号ユニット２１を用いてＣ１
符号、Ｃ２符号の２回の復号を行う場合について示した
が、Ｃ１／Ｃ２符号復号ユニット２１を用いて４回の復
号を行う復号回路も同様に構成できる。

【０１６６】この場合は、積符号ブロック一つにつきＣ
１／Ｃ２符号復号ユニット２１で４回処理するようフィ
ードバックを繰り返し、積符号ブロック入力の周期内に
Ｃ１符号、Ｃ２符号、Ｃ１符号、Ｃ２符号の４回の誤り
訂正復号を行う。

【０１６７】また、Ｃ１／Ｃ２符号復号ユニット２１
は、Ｃ１符号復号とＣ２符号復号の切り替えのタイミン
グに合わせて符号長や訂正するシンボル数等、誤り訂正
復号に必要なパラメータを切り替えるように、制御部５
２により制御される。

【０１６８】さらに、本実施例２において、復号回数が
４回より多い場合に対しても容易に拡張できる。

【０１６９】以上、本発明の実施例を積符号の誤り訂正
復号回路を例に挙げて説明したが、本発明は、積符号に
限らず二重に誤り訂正符号化されたデータブロックの誤
り訂正復号回路、例えば、Ｃ２符号に対してＣ１符号が
斜めに形成されたデータブロックの誤り訂正復号回路等
に対しても適用可能である。

【０１７０】さらに、本発明は二重符号化されたデータ
ブロックの復号回路に限られるものでなく、三重以上に
符号化されたデータブロックを使用するディジタル記憶
装置、あるいは、ディジタル通信装置における、三重以
上に符号化されたデータブロックの復号回路として容易
に拡張できる。

【０１７１】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０１７２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１７３】（１）本発明によれば、Ｎ重（Ｎは２以上
の整数）に誤り訂正符号化されたデータブロックの誤り
訂正復号を行う復号回路において、復号回数の異なるデ
ータブロックの誤り訂正復号処理に同一の復号ユニット
を共用するようにしたので、復号ユニットの数を低減で
き、誤り訂正復号回路の回路規模を小さくすることが可
能となる。

【０１７４】（２）本発明によれば、誤り訂正復号回路
を使用するディジタル記録装置、および、ディジタル通
信装置のハードウェア全体の規模を低減することが可能
となる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）である積符号の
誤り訂正復号回路の概略構成を示すブロック図である。

【図２】図１に示す誤り訂正復号回路のタイムチャート
を示す図である。

【図３】積符号ブロック１に対する制御部５１の処理手
順を示すフローチャートである。

【図４】本発明の他の実施例（実施例２）である積符号
の誤り訂正復号回路の概略構成を示すブロック図であ
る。

【図５】図４に示す誤り訂正復号回路のタイムチャート
を示す図である。

【図６】積符号ブロック１に対する制御部５２の処理手
順を示すフローチャートである。

【図７】積符号の符号化方法を説明するための図であ
る。

【図８】繰り返し誤り訂正復号の効果を説明するための
図である。

【図９】繰り返し誤り訂正復号の効果を説明するための
図である。

【図１０】繰り返し誤り訂正復号の効果を説明するため
の図である。

【図１１】繰り返し誤り訂正復号の効果を説明するため
の図である。

【図１２】４回誤り訂正復号を行う従来の誤り訂正復号
回路の概略構成を示すブロック図である。

【図１３】図１２に示す誤り訂正復号回路の処理のタイ
ムチャートを示す図でる。

【図１４】従来のディジタル通信装置の概略構成を示す
ブロック図である。

【図１５】従来のコンピュータの入出力装置として使用
されるディジタル記憶装置の概略構成を示すブロック図
である。

【符号の説明】

２…Ｃ１符号復号ユニット、４…Ｃ２符号復号ユニッ
ト、２１…Ｃ１／Ｃ２符号復号ユニット、１１、１２、
１３…マルチプレクサ、６１、６２、６３、７１、７
２、７３、７４、７５、７６、７７、９１、９２、９
３、９４…メモリ、５１、５２…制御部、８１、８２、
８３…デマルチプレクサ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 誤り訂正符号によりＮ重（Ｎは２以上の
   整数）に符号化されたデータブロックの誤り訂正復号を
   ２回以上繰り返して行う誤り訂正復号回路において、 それぞれがデータブロックの誤り訂正復号処理を実行す
   るＬ個（Ｌは１以上の整数）の復号ユニットを備え、 前記復号ユニットのうち少なくとも一つの復号ユニット
   が、復号回数の異なる２個以上のデータブロックの誤り
   訂正復号処理を実行することを特徴とする誤り訂正復号
   回路。
2. 【請求項２】 請求項１に記載された誤り訂正復号回路
   において、 前記Ｎ重符号化されたデータブロック１個分のデータが
   誤り訂正復号回路に入力されるのに要する時間と等しい
   時間内に、前記復号ユニットのうち少なくとも一つの復
   号ユニットが、復号回数の異なる２個以上のデータブロ
   ックの誤り訂正復号処理を時分割で実行することを特徴
   とする誤り訂正復号回路。
3. 【請求項３】 請求項１または請求項２に記載された誤
   り訂正復号回路において、 前記データブロックが、誤り訂正符号であるＣ１符号、
   Ｃ２符号により二重に符号化されたデータブロックであ
   り、 二重符号化されたデータブロック１個分のデータが誤り
   訂正復号回路に入力されるのに要する時間と等しい時間
   内に、それぞれ復号回数の異なる２個以上のデータブロ
   ックのＣ１符号の誤り訂正復号処理を時分割で実行する
   第１の復号ユニットと、 二重符号化されたデータブロック１個分のデータが誤り
   訂正復号回路に入力されるのに要する時間と等しい時間
   内に、それぞれ復号回数の異なる２個以上のデータブロ
   ックのＣ２符号の誤り訂正復号処理を時分割で実行する
   第２の復号ユニットと、 誤り訂正復号回路に入力されるデータブロック、あるい
   は、前記各符号により誤り訂正復号処理が実行され前記
   各復号ユニットから出力されるデータブロックを格納す
   る複数のメモリ手段と、 前記各復号ユニットのそれぞれに対し、前記複数のメモ
   リ手段の内の１つを選択し、前記選択されたメモリ手段
   に格納されている誤り訂正復号回路に入力されたデータ
   ブロック、あるいは、前記各符号により誤り訂正復号処
   理が実行され前記各復号ユニットから出力されたデータ
   ブロックを、前記各復号ユニットにそれぞれ入力する入
   力選択手段と、 前記各復号ユニットのそれぞれに対し、前記メモリ手段
   のうちの１つを選択し、前記各符号により誤り訂正復号
   処理が実行され前記各復号ユニットから出力されるデー
   タブロックを、前記選択されたメモリ手段にそれぞれ格
   納する出力選択手段と、 前記各復号ユニット、入力選択手段、出力選択手段の動
   作を制御する制御部とを具備することを特徴とする誤り
   訂正符号の復号回路。
4. 【請求項４】 請求項１または請求項２に記載された誤
   り訂正復号回路において、 前記データブロックが、誤り訂正符号であるＣ１符号、
   Ｃ２符号により二重に符号化されたデータブロックであ
   り、 二重符号化されたデータブロック１個分のデータが誤り
   訂正復号回路に入力されるのに要する時間と等しい時間
   内に、Ｃ１符号復号とＣ２符号復号の機能を切り替え、
   復号回数の異なる２個以上のデータブロックのＣ１符号
   またはＣ２符号の誤り訂正復号処理を時分割で実行する
   復号ユニットと、 誤り訂正復号回路に入力されるデータブロック、あるい
   は、前記各符号により誤り訂正復号処理が実行され前記
   復号ユニットから出力されるデータブロックを格納する
   複数のメモリ手段と、 前記複数のメモリ手段の内の１つを選択し、前記選択さ
   れたメモリ手段に格納されている誤り訂正復号回路に入
   力されたデータブロック、あるいは、前記各符号により
   誤り訂正復号処理が実行され前記復号ユニットから出力
   されたデータブロックを、前記復号ユニットに入力する
   入力選択手段と、 前記メモリ手段のうちの１つを選択し、前記各符号によ
   り誤り訂正復号処理が実行され前記復号ユニットからの
   出力されるデータブロックを、前記選択されたメモリ手
   段に格納する出力選択手段と、 前記復号ユニット、入力選択手段、出力選択手段の動作
   を制御する制御部とを具備することを特徴とする誤り訂
   正符号の復号回路。
5. 【請求項５】 請求項１ないし請求項４のいずれか１項
   に記載された誤り訂正復号回路を具備することを特徴と
   するディジタル通信装置。
6. 【請求項６】 請求項１ないし請求項４のいずれか１項
   に記載された誤り訂正復号回路を具備することを特徴と
   するディジタル記録装置。