KR0159205B1

KR0159205B1 - 무선이동통신 시스템에서 기지국에 사용된 인터리버의 파이프라인 방식 제어방법

Info

Publication number: KR0159205B1
Application number: KR1019950053613A
Authority: KR
Inventors: 박남진; 류득수; 김명진
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1995-12-21
Filing date: 1995-12-21
Publication date: 1998-12-01
Also published as: KR970055848A

Abstract

본 발명은 무선이동통신 시스템에서 기지국에 사용된 인터리버의 파이프라인 방식 제어방법에 관한 것으로서, 메모리를 제1디램 어레이와 제2디램 어레이로 구성하여 n-비트 카운터의 주소(A)와 어드레스 제어기의 주소(ACON)로 읽기, 쓰기가 동시에 가능하게 하여 인터리버가 파이프라인 방식(31t, 32t, 33t, 34t)으로 동작하게 제어하여 인터리버의 기능이 빠르게 하고, 상기 제1디램 어레이와 제2디램 어레의 내부를 독립된 복수개의 뱅크(Bank0-Bank7)로 구성하여 제2디램 어레이와 제2디램 어레이의 읽기, 쓰기의 경우에 충돌로 인한 지연 시간을 제거하여 메모리 접근을 빠르게 하며, 정보가 기록될 주소에 불규칙성을 더하여 연속된 에러(burst Error)를 줄이는 것을 특징으로 한다.

Description

무선이동통신 시스템에서 기지국에 사용된 인터리버의 파이프라인 제어방법

제1도는 본 발명에서 사용하는 인터리버(Interleaver)가 포함된 무선이동 통신시스템 기지국 구성도.

제2도는 본 발명에 적용되는 인터리버의 내부 구성도.

제3도는 인터리버의 디램(DRAM) 접근 주소 발생 제어 구성도.

제4도는 본 발명에 따른 인터리버의 파이프라인 방식 제어 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 부호기 20 : 인터리버

21 : n-비트 카운터 22 : 디램 제어기

23 : 어드레스 제어기 24 : 2*2스위치

25 : 제1디램 어레이 26 : 제2디램 어레이

27 : 멀티플렉서 30 : 채널

40 : 디인터리버 50 : 복호기

본 발명은 무선이동통신 시스템에서 기지국에 사용된 인터리버(Interleaver)의 파이프 라인(pipe line)방식 제어장치 및 그 방법에 관한 것이다.

제1도는 인터리버(interleaver)가 포함된 무선이동통신 시스템 기지국 구성을 나타낸 것이다.

인터리버(Interleaver)는 전송될 정보(Input Information)를 메모리에 재구성하여 전송하므로써 수신단의 복호기에서 왜곡된 정보가 에러 수정 가능 범위내에 있게하여 에러를 수정할 수 있게 하는 것이다.

제1도에서 전송할 정보는 채널(CHANNEL)(30)에서 발생되는 잡음과 여러 왜곡 현상으로 본래의 전송할 정보와 수신된 정보(Output Information)는 다르게 된다.

즉, 수신된 정보는 전송할 정보에 에러가 포함된 정보이다.

이러한 이유로 전송될 정보는 부호기(ENCODER, 10)에서 부호화 과정을 거쳐 전송되고 수신단의 복호기(DECODER, 50)에서는 왜곡된 정보에서 에러를 수정하여 본래의 정보를 복구한다.

상기 채널의 왜곡 현상은 전송 정보에 연속되는 에러(Burst Error)를 발생시켜 수신단의 복호기(50)의 왜곡된 정보에서 에러를 수정할 수 있는 범위를 초과하여 본래의 정보를 복구할 수 없게 한다.

상기 제1도의 구성에서 부호기(10)에 의해 보호화 과정을 거친 정보를 전송전에 재구성하여 채널(30)에서 발생되는 연속 에러를 시간상으로 분산시켜 복호기(50)에서 이 에러를 연속되지 않은 랜덤(Random) 에러로 취급할 수 있게 하여 수신단의 보호기(50)가 왜곡된 정보에서 에러를 수정할 수 있게 하여 본래의 정보를 복구할 수 있게 한다.

이에따라 본 발명은 상기 제1도의 구성에서 부호화 과정을 거친 정보를 전송전에 재구성하는 인터리버에 관한 것이다.

따라서 본 발명은 무선이동통신 시스템의 기지국에서 사용되는 인터리버가 파이프라인 방식으로 동작하게 하여 인터리버의 처리속도를 빠르게 하고, 인터리버가 파이프라인 방식으로 동작하게 제어하여 인터리버의 기능을 빠르게 하며, 인터리버의 메모리를 복수의 모듈로 나누어 메모리 접근 시간을 빠르게 하고, 정보가 기록될 주소에 불규칙성을 더하여 연속되는 에러(Burst Error)를 줄이도록 인터리버를 제어하는 무선이동통신 시스템에서 기지국에 사용된 인터리버의 파이프라인 방식 제어장치 및 그 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 기술적인 특징은, 메모리를 제1디램 어레리와 제2디램 어레이로 구성하여 n-비트 카운터의 주소(A)와 어드레스 제어기의 주소(ACON)로 읽기, 쓰기가 동시에 가능하게 하여 인터리버가 파이프라인 방식(31t, 32t, 33t, 34t)으로 동작하게 제어하여 인터리버의 기능이 빠르게 하고, 상기 제1디램 어레이와 제2디램 어레의 내부를 독립된 복수개의 뱅크(Bank0-Bank7)로 구성하여 제1디램 어레이와 제2디램 어레이의 읽기, 쓰기의 경우에 충돌로 인한 지연 시간을 제거하여 메모리 접근을 빠르게 하며, 정보가 기록될 주소에 불규칙성을 더하여 연속된 에러(burst Error)를 줄이는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

제2도는 인터리버의 내부 상세 구성도를 나타낸 것이다.

그 구성은, 도시된 바와 같이, 입력 데이타가 기록되는 제1, 제2디램 어레이(25, 26)와, 입력 데이타를 상기 제1, 제2디램 어레이(DRAM Array)(25, 26)에 기록하기 위한 주소를 발생시키는 n-비트 카운터(21)와, 상기 n-비트 카운터(21)가 발생한 주소를 변환하여 전송될 정보가 제1, 제2디램 어레이(25, 26)에 의해서 재구성하도록 하는 변환된 주소를 발생시키는 어드레스 제어기(23)와, 상기 n-비트 카운터(21)의 주소(A)와 어드레스 제어기(23)의 주소(ACON)를 디램 제어기(22)의 제어하에 번갈아 제1, 제2디램 어레이(25, 26)에 제공하는 2*2스위치(24)와, 상기 제1, 제2디램 어레이(25, 26)에 읽기, 쓰기를 제어하는 디램 제어기(22)와, 상기 제1, 제2디램 어레이(25, 26)의 재배열된 출력 데이타중의 어느 하나를 상기 디램 제어기(22)의 제어에 따라 선택하는 멀티플렉서(27)로 구성되어 있다.

이와같은 구성에 의해 인터리버의 디램 접근 주소발생 제어방법을 제3도를 참조하여 설명하면 다음과 같다.

도시된 바와같이, A는 n-비트 카운터(21)가 발생시킨 주소이다.

A의 a2, a1, a0는 디램 어레이의 뱅크(Bank) 선택 주소로 사용된다.

상기 a2, a1, a0를 뱅크 선택 주소로 사용하여 A를 독립적인 뱅크에 배치하여, 디램의 어레이의 읽기, 쓰기의 경우에 충돌로 인한 지연 시간을 제거할 수 있다.

그리고 A의 a5, a4, a3는 디램 어레이의 로우(row; 행) 선택 주소로 사용된다.

ACON는 n비트 카운터(21)가 발생시킨 주소를 어드레스 제어기(23)가 변환시킨 주소이다.

여기서 ACON의 a0, a1, a2는 디램 어레이의 뱅크 선택 주소로 사용된다.

ACON의 a3, a4, a5는 디램 어레이의 로우(row; 행) 선택 주소로 사용된다.

제4도는 본 발명에 따른 인터리버가 파이프라인 방식으로 동작하게 하는 제어 타이밍이다.

이와같은 타이밍도에 따른 인터리버의 파이프라인 방식 제어 방법은 다음과 같다.

먼저, (31t) 구간에 n-비트 카운터(21)의 주소(A)로 입력 데이타(data1)를 제1디램 어레이(25)에 기록한다.

이와 동시에, 어드레스 제어기(23)의 주소(ACON)로 동일한 입력 데이타(data1)를 제2디램 어레이(26)에도 기록한다.

주소 A가 ABUS에 위치하고, 주소 ACON가 ABUS1에 위치하도록 2*2스위치(24)의 입력 스위치 제어신호(SWC^*)를 디램 제어기(22)에 의해 제어한다.

다음에, (32t)구간에 n-비트 카운터(21)의 주소(A)로 상기 (31t) 구간에 제2디램 어레이(26)에 기록된 정보(ndata1)를 읽어 출력 데이타에 위치시켜 전송한다.

이와 동시에, 어드레스 제어기(23)의 주소(ACON)로 새로운 입력 데이타(data2)를 제1디램 어레이(25)에 기록한다.

주소 A가 ABUS1에 위치하고, 주소 ACON가 ABUS0에 위치하도록 2*2 스위치(24)의 입력 스위치 제어신호(SWC^*)를 디램 제어기(22)에 의해 제어한다.

그리고 (33t) 구간에 n-비트 카운터(21)의 주소(A)로 상기 (32t) 구간에 제1디램 어레이(25)에 기록된 정보(ndata2)를 읽어 출력 데이타에 위치시켜 전송한다.

이와 동시에, 어드레스 제어기(23)의 주소(ACON)로 새로운 입력 데이타(data3)를 제2디램 어레이(26)에 기록한다.

주소 A가 ABUS에 위치하고, 주소 ACON가 ABUS1에 위치하도록 2*2 스위치(24)의 입력 스위치 제어신호(SWC^*)를 디렘 제어기(22)에 의해 제어한다.

상기 (31t) 구간 이후(32t, 33t, 34t, …)에는 입력 데이타(data2, data3, data4, …)d와 출력 데이타(ntata1, ndata2, ndata3, …)가 동시에 입력, 출력 처리되어 인터리버가 파이프라인 방식으로 동작하게 제어되는 것이다.

이와같은 본 발명의 구성은 메모리부, 메모리 제어부, 스위칭 변환부, 주소 변환부 등으로 구성되어 있으며, 각 기능 블럭은 디램, 카운터, EPLD, 집적 회로 등으로 구현할 수 있다.

이상과 같은 본 발명은 인터리버를 파이프라인 방식으로 동작하게 제어하여 인터리버의 처리속도를 빠르게 하고, 무선 이동통신 시스템 기지국의 성능을 높일 수 있는 효과가 있다.

Claims

(31t) 구간에 n-비트 카운터의 주소(A)로 입력 데이타(data1)를 제1디램 어레이에 기록함과 동시에 어드레스 제어기의 주소(ACON)로 동일한 입력 데이타(data1)를 제2디램 어레이에도 기록한 후 주소 A가 ABUS에 위치하고, 주소 ACON가 ABUS1에 위치하도록 2*2스위치의 입력 스위치 제어신호(SWC^*)를 디램 제어기에 의해 제어하는 제1단계와, (32t)구간에 n-비트 카운터의 주소(A)로 상기 (31t) 구간에 제2디램 어레이에 기록된 정보(ndata1)를 읽어 출력 데이타에 위치시켜 전송함과 동시에 어드레스 제어기의 주소(ACON)로 새로운 입력 데이타(data2)를 제1디램 어레이(25)에 기록한 후, 주소 A가 ABUS1에 위치하고, 주소 ACON가 ABUS0에 위치하도록 2*2 스위치의 입력 스위치 제어신호(SWC^*)를 디램 제어기에 의해 제어하는 제2단계와, (33t) 구간에 n-비트 카운터의 주소(A)로 상기 (32t) 구간에 제1디램 어레이에 기록된 정보(ndata2)를 읽어 출력 데이타에 위치시켜 전송함과 동시에 어드레스 제어기의 주소(ACON)로 새로운 입력 데이타(data3)를 제2디램 어레이에 기록한 후, 주소 A가 ABUS에 위치하고, 주소 ACON가 ABUS1에 위치하도록 2*2 스위치의 입력 스위치 제어신호(SWC^*)를 디렘 제어기에 의해 제어하는 제3단계를 수행하여, (31t) 구간 이후(32t, 33t, 34t, …)에는 입력 데이타(data2, data3, data4, …)와 출력 데이타(ntata1, ndata2, ndata3, …)가 동시에 입력, 출력 처리되어 인터리버가 파이프라인 방식으로 동작하게 제어되도록 하는 것을 특징으로 하는 무선이동통신 시스템에서 기지국에 사용된 인터리버의 파이프라인 방식 제어방법.