KR20020009361A - 반도체장치의 포토레지스트패턴 형성방법 - Google Patents

반도체장치의 포토레지스트패턴 형성방법 Download PDF

Info

Publication number
KR20020009361A
KR20020009361A KR1020000043201A KR20000043201A KR20020009361A KR 20020009361 A KR20020009361 A KR 20020009361A KR 1020000043201 A KR1020000043201 A KR 1020000043201A KR 20000043201 A KR20000043201 A KR 20000043201A KR 20020009361 A KR20020009361 A KR 20020009361A
Authority
KR
South Korea
Prior art keywords
line width
photoresist pattern
pattern
forming
photoresist
Prior art date
Application number
KR1020000043201A
Other languages
English (en)
Inventor
김종일
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000043201A priority Critical patent/KR20020009361A/ko
Publication of KR20020009361A publication Critical patent/KR20020009361A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 포토레지스트패턴 형성방법에 관한 것으로서, 특히, 플러그 패드, 콘택홀등을 형성하기 위한 식각마스크로 포토레지스트패턴을 이용하는 경우 정의된 선폭보다 작은 포토레지스트패턴을 형성한 후 2 단계 자외선조사에 의한 리플로잉을 포토레지스트패턴에 실시하여 선폭을 증가시키므로서 실제 식각되는 부위의 선폭을 감소시켜 미세패턴을 형성하도록 한 반도체장치의 미세패턴 형성방법에 관한 것이다. 본 발명에 따른 반도체장치 포토레지스트패턴 형성방법은 기판상에 패턴 형성용 피식각층을 형성하는 단계와, 상기 피식각층상에 포토레지스트층을 형성하는 단계와, 상기 포토레지스트층을 노광 및 현상하여 제 1 선폭을 갖는 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 제 1 온도에서 자외선 베이크장비에서 경화시키는 제 1 열처리 단계와, 표면이 경화된 상기 포토레지스트패턴을 상기 제 1 온도보다 높은 제 2 온도에서 상기 포토레지스트패턴을 리플로잉시켜 제 2 선폭을 갖도록 하는 제 2 열처리 단계를 포함하여 이루어진다.

Description

반도체장치의 포토레지스트패턴 형성방법{Method of forming a photoresist pattern in a semiconductor device}
본 발명은 반도체장치의 포토레지스트패턴 형성방법에 관한 것으로서, 특히, 플러그 패드, 콘택홀등을 형성하기 위한 식각마스크로 포토레지스트패턴을 이용하는 경우 정의된 선폭보다 작은 포토레지스트패턴을 형성한 후 2 단계 자외선조사에 의한 리플로잉을 포토레지스트패턴에 실시하여 선폭을 증가시키므로서 실제 식각되는 부위의 선폭을 감소시켜 미세패턴을 형성하도록 한 반도체장치의 미세패턴 형성방법에 관한 것이다.
일반적으로 실리콘 기판 위에 산화막이 두껍게 증착되고 그위에 콘택홀 형성을 위한 포토레지스트패턴이 형성되는데, 이러한 포토레지스트패턴에 따라 콘택 내지는비어홀 등 형성될 피식각층 패턴의 선폭이 결정되어진다.
따라서, 소자가 초고집적화됨에 따라 더욱 미세한 홀을 형성할 수 있는 포토레지스트패턴이 요구되며, 이를 위하여 포토리쏘그래피 공정에서 미세홀 포토마스크와 고가의 장비가 필요로 하게 된다.
종래 기술에 따른 미세홀 패턴의 형성방법은 포토마스크상의 미세홀 패턴이 노광장치를 통하여 웨이퍼상의 감광제인 포토레지스트에 구현되어 현상과정을 거쳐 포토레지스트패턴을 정의하게 된다.
예를 들면, 반도체장치 제조공정에서 활성영역과 상부 배선을 전기적으로 연결하기 위한 플러그를 형성하기 위하여 식각마스크를 형성시 식각마스크의 선폭이 커질수록 피식각층의 노출부위 선폭이 작아지므로 최종 형성되는 플러그의 패턴형성 마진이 증가하게 된다. 따라서, 증가한 플러그 선폭은 이후 형성될 캐패시터 등의 연결부위와의 접촉저항이 감소하게 되어 고속의 소자동작을 가능하게 한다.
그러나, 종래 기술에서는 패턴밀도의 제한에 기인하여 마스크패턴의 선폭을 키우지 못하는 대신, 마스크패턴의 노출된 측면에 폴리머층을 인위적으로 형성하여 마스크패턴의 선폭을 증가시킨다.
즉, 종래 기술에 따른 마스크패턴의 선폭 증가는, 예를 들어 폴리실리콘 플러그 패드 형성시, 피식각층인 폴리실리콘층상에 보호막으로 SiON막을 형성하고, 그 위에 포토레지스트층을 형성한 다음, 최종 선폭보다 작은 선폭을 갖는 포토레지스트패턴을 형성한 후, HBr가스를 이용하여 보호막인 SiON막을 제거하면서 상호 반응에 의한 다량의 폴리머를 발생시켜 포토레지스트패턴의 측면에 측벽을 형성한다.따라서, 최종 포토레지스트패턴의 선폭이 증가하게 된다.
이와 같은 마스크패턴 선폭 증가방법은 폴리머 형성공정에 의한 이물발생을 초래하여 수율의 감소를 가져오고, 빈번한 장비세정공정이 요구된다.
즉, HBr 가스와 SiON막의 반응을 위한 추가공정이 필요하고, 형성되는 폴리머에 의하여 다량의 파티클이 발생하므로 수율 저하와 장비오염이 증가한다. 따라서, 장비의 세정주기가 짧아지고 공정의 재현성이 감소한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 포토레지스트패턴 형성방법을 도시하는 공정단면도로서, DRAM 제조를 위한 제조공정중 소자활성영역의 불순물 확산과 전기적으로 연결되는 폴리실리콘 플러그 패드 제조공정에 관한 것이다.
도 1a를 참조하면, 활성영역과 필드영역을 정의하는 필드산화막(도시안함)이 형성된 반도체기판인 실리콘기판(10)상에 게이트절연막(11)을 열산화막으로 형성한 다음, 게이트 형성을 위한 도핑된 폴리실리콘층과 질화막 등으로 이루어진 캡핑용(capping) 절연층을 증착하여 형성한 후, 사진식각공정을 실시하여 게이트산화막(11)을 개재하고 상부가 캡절연막(13)으로 덮힌 게이트(12)를 패터닝하여 형성한다.
그리고 게이트(12) 패턴을 이온주입마스크로 이용하여 게이트산화막(12) 측면 아래 기판(10)내에 소스/드레인(도시안함)을 형성한다.
그 다음, 게이트패턴 측면에 질화막 등의 절연막으로 측벽스페이서(14)를 형성한다. 이때, LDD(lightly doped drain) 구조를 형성하는 경우 측벽스페이서를 이용하여 고농도 불순물 확산영역을 기판의 소정 부위에 형성한다.
그 다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 플러그 패드 형성을 위한 도전층(15)으로 폴리실리콘층(15) 등의 도전물질을 기판 전면에 증착하여 형성한다.
도 1b를 참조하면, 폴리실리콘층(15)상에 폴리머 생성용 SiON막(16)을 추가막(16)으로 증착하여 형성한다. 이때, 추가막(16)을 형성하는 이유는 HBr가스로 SiON막(16)을 식각시 이들간의 화학반응으로 다량의 폴리머를 인위적으로 발생시키기 위해서이다.
도 1c를 참조하면, SiON막인 추가막(16) 상에 식각마스크를 형성하기 위하여 포토레지스트층을 소정 두께로 도포하여 형성한 다음, 식각마스크로 이용될 포토레지스트패턴의 선폭(critical dimension) 보다 약간 작은 선폭을 갖도록 노광마스크를 이용한 노광 및 현상을 실시하여 제 1 선폭(DICD, develop inspection critical dimension)을 갖는 포토레지스트패턴(17)을 형성하여 식각될 추가막(16) 표면을 노출시킨다.
그리고, HBr 가스로 노출된 SiON막을 제거하여 하지층인 폴리실리콘층(15)의 표면을 노출시킨다. 이때, HBr과 SiON이 반응하여 포토레지스트패턴(17)의 측면에 폴리머로 이루어진 측벽(170)이 형성되므로, 결국 포토레지스트패턴(17)의 실제 선폭은 제 1 선폭(DICD)보다 측벽(170) 두께의 약 2 배만큼 증가한 제 2 선폭(FICD, final inspection critical dimension)을 갖게 된다.
따라서, 노출된 폴리실리콘층(16)의 선폭이 작아지게 된다.
도 1d를 참조하면, 측벽과 포토레지스트패턴을 최종 식각마스크로 이용하는 건식식각 등의 비등방성식각을 노출된 폴리실리콘층에 실시하여 캡절연막(13)의 표면을 노출시킨다.
따라서, 잔류한 폴리실리콘층(150)으로 이루어진 폴리실리콘 플러그 패드(150)가 형성되며, 패드(150)의 선폭이 상기한 제 2 선폭(FICD)을 갖게되어 상부 표면적이 증가한다.
그리고, 포토레지스트패턴과 폴리머 측벽으로 이루어진 최종 식각마스크를 제거한다.
그러나, 상술한 종래 기술에 따른 반도체장치의 포토레지스트패턴 형성방법은 HBr 가스와 SiON막의 반응을 위한 추가공정이 필요하고, 형성되는 폴리머에 의하여 다량의 파티클이 발생하여 수율 저하와 장비오염이 증가하므로 장비의 세정주기가 짧아지고 공정의 재현성이 감소하는 문제점들이 있다.
따라서, 본 발명의 목적은 플러그 패드, 콘택홀등을 형성하기 위한 식각마스크로 포토레지스트패턴을 이용하는 경우 정의된 선폭보다 작은 포토레지스트패턴을 형성한 후 2 단계 자외선조사에 의한 리플로잉을 포토레지스트패턴에 실시하여 선폭을 증가시키므로서 실제 식각되는 부위의 선폭을 감소시켜 미세패턴을 형성하도록 한 반도체장치의 미세패턴 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치 포토레지스트패턴 형성방법은 기판상에 패턴 형성용 피식각층을 형성하는 단계와, 상기 피식각층상에 포토레지스트층을 형성하는 단계와, 상기 포토레지스트층을 노광 및 현상하여 제 1 선폭을 갖는 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 제 1 온도에서 자외선 베이크장비에서 경화시키는 제 1 열처리 단계와, 표면이 경화된 상기 포토레지스트패턴을 상기 제 1 온도보다 높은 제 2 온도에서 상기 포토레지스트패턴을 리플로잉시켜 제 2 선폭을 갖도록 하는 제 2 열처리 단계를 포함하여 이루어진다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 포토레지스트패턴 형성방법을 도시하는 공정단면도
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 포토레지스트패턴 형성방법을 도시하는 공정단면도
본 발명은 상기한 종래 기술의 문제점들을 해결하기 위하여 선폭이 작은 포토레지스트패턴의 선폭을 증가시키기 위하여 일차로 정의된 포토레지스트패턴에 고온의 열처리를 실시하여 포토레지스트 자체가 리플로잉되어 최종 포토레지스트패턴의 선폭이 증가하게 되는 마스크 리플로우(mask reflow)방식을 이용한다.
종래 기술에서는 DICD(develop inspection critical dimension)을 증가시키기 위하여 피식각되어 실제 패턴이 되는 폴리실리콘층상에 소정의 추가막으로 SiON막을 형성하고 추가막을 특정 가스(HBr)를 사용하여 식각시 다량의 폴리머(polymer)가 발생하는 특성을 이용하여 포토레지스트패턴의 측면에 폴리머로 이루어진 측벽을 형성하는 방식으로 최종 포토레지스트패턴의 선폭을 증가시켜 미세패턴 또는 형성하고자하는 폴리실리콘패턴의 선폭을 증가시킨다.
그러나, 본 발명은 종래 기술과 비교하여 추가막(SiON)을 형성하는 공정을 생략할 수 있고, HBr 가스를 사용하여 폴리머를 형성하는 공정도 생략할 수 있으므로, 공정시간과 공정단가를 낮출 수 있고, 폴리머에 의한 파티믈 문제를 해결하여 수율을 증가시키며, 또한, 장비의 오염을 감소시켜 장비의 세정 주기를 연장할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 포토레지스트패턴 형성방법을 도시하는 공정단면도로서, 본 발명에 따라 형성되어 선폭이 증가한 포토레지스트패턴으로 폴리실리콘층을 식각하여 플러그 패드를 형성하는 공정을 도시한다.
도 2a를 참조하면, 활성영역과 필드영역을 정의하는 필드산화막(도시안함)이 형성된 반도체기판인 실리콘기판(20)상에 게이트절연막(21)을 열산화막으로 형성한 다음, 게이트 형성을 위한 도핑된 폴리실리콘층과 질화막 등으로 이루어진 캡핑용(capping) 절연층을 증착하여 형성한 후, 사진식각공정을 실시하여 게이트산화막(21)을 개재하고 상부가 캡절연막(23)으로 덮힌 게이트(22)를 패터닝하여 형성한다.
그리고 게이트(22) 패턴을 이온주입마스크로 이용하여 게이트산화막(21) 측면 아래 기판(20)내에 소스/드레인(도시안함)을 형성한다.
그 다음, 게이트패턴 측면에 질화막 등의 절연막으로 측벽스페이서(24)를 형성한다. 이때, LDD(lightly doped drain) 구조를 형성하는 경우 측벽스페이서를 이용하여 고농도 불순물 확산영역을 기판의 소정 부위에 형성한다.
그 다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 플러그 패드 형성을 위한 도전층(25)으로 폴리실리콘층(25) 등의 도전물질을 기판 전면에 증착하여 형성한다.
도 2b를 참조하면, 폴리실리콘층(25)상에 식각마스크를 형성하기 위하여 포토레지스트층을 소정 두께로 도포하여 형성한 다음, 식각마스크로 이용될 포토레지스트패턴의 선폭(critical dimension) 보다 약간 작은 선폭을 갖도록 노광마스크를 이용한 노광 및 현상을 실시하여 제 1 선폭(DICD, develop inspection critical dimension)을 갖는 포토레지스트패턴(26)을 형성하여 식각될 폴리실리콘층(25) 표면을 노출시킨다. 이때, 본 발명의 실시예에서는 제 1 선폭(DICD)의 크기는 패턴밀도(pattern density)의 제한 때문에 식각마스크로 최종적으로 구현될 제 2 선폭보다 약 0.1㎛ 정도 작도록 형성한다.
도 2c를 참조하면, 상기 제 1 포토레지스트패턴(26)이 형성된 실리콘기판(20)을 자외선 베이크(UV bake)장비에 인입하여 열처리를 실시하여 포토레지스트패턴(260)의 선폭을 증가시켜 노출된 폴리실리콘층(25)의 표면적을 감소시킨다. 이때, 일반적인 하드 베이크(hard bake)장비에서 열처리를 실시하게 되면 포토레지스트가 리플로잉될 때 패턴의 측면 프로파일이 경사지게 되어 바람직한 수직성을 상실하게 되므로, 본 발명에서는 자외선 베이크 장비에 의한 열처리를 이회에 걸쳐서 서로 다른 온도에서 실시한다.
즉, 포토레지스트패턴이 형성된 실리콘기판(20)을 자외선 베이크 장비에서 150 내지 170℃의 온도를 유지하여 1차 열처리를 실시하여 포토레지스트패턴의 표면을 경화시키므로서 패턴의 무너짐을 방지한 다음, 베이크장비의 온도를 200 내지 220℃로 상승시켜 2차 열처리를 실시하여 포토레지스트의 리플로잉을 증가시켜 식각마스크로 이용될 최종 포토레지스트패턴(260)의 선폭을 제 2 선폭(FICD)으로 증가시키는 동시에 패턴(260)의 프로파일이 수직을 유지하도록 한다. 이때, 1차 열처리시 포토레지스트의 경화 특성은 자외선 램프의 온도보다는 빛의 세기(intensity)에 영향을 더 받게 된다.
도 2d를 참조하면, 최종 포토레지스트패턴(260)을 식각마스크로 이용하여 이로부터 보호되지 않는 노출된 폴리실리콘층을 건식식각 등의 비등방성식각으로 제거하여 캡절연막(23)의 표면을 일부 노출시키며 잔류한 폴리실리콘층(250)으로 이루어진 플러그 패드(250)를 형성한다. 이때, 플러그 패드(250)는 후속 공정을 거쳐 캐패시터의 스토리지전극노드와 전기적으로 연결된다.
도 2e를 참조하면, 최종 포토레지스트패턴을 산소 애슁(O2ashing) 등의 방법으로 제거하여 폴리실리콘 플러그 패드(250)의 상부 표면을 노출시킨다.
따라서, 형성된 플러그 패드(250)의 선폭은 리플로잉된 최종 포토레지스트패턴의 선폭인 제 2 선폭(FICD)과 동일한 선폭을 갖게되어 후속공정에서의 얼라인마진을 증가시킬 수 있다.
따라서, 본 발명은 종래 기술과 비교하여 추가막(SiON)을 형성하는 공정을 생략할 수 있고, HBr 가스를 사용하여 폴리머를 형성하는 공정도 생략할 수 있으므로, 공정시간과 공정단가를 낮출 수 있고, 폴리머에 의한 파티믈 문제를 해결하여 수율을 증가시키며, 또한, 장비의 오염을 감소시켜 장비의 세정 주기를 연장할 수 있는 장점이 있다.

Claims (6)

  1. 기판상에 패턴 형성용 피식각층을 형성하는 단계와,
    상기 피식각층상에 포토레지스트층을 형성하는 단계와,
    상기 포토레지스트층을 노광 및 현상하여 제 1 선폭을 갖는 포토레지스트패턴을 형성하는 단계와,
    상기 포토레지스트패턴을 제 1 온도에서 자외선 베이크장비에서 경화시키는 제 1 열처리 단계와,
    표면이 경화된 상기 포토레지스트패턴을 상기 제 1 온도보다 높은 제 2 온도에서 상기 포토레지스트패턴을 리플로잉시켜 제 2 선폭을 갖도록 하는 제 2 열처리 단계로 이루어진 반도체장치의 포토레지스트패턴 형성방법.
  2. 청구항 1에 있어서,
    상기 제 1 온도는 150-170℃로 하고 상기 제 2 온도는 200-220℃로 하여 상기 제 1 열처리 단계와 상기 제 2 열처리 단계를 각각 실시하는 것이 특징인 반도체장치의 포토레지스트패턴 형성방법.
  3. 청구항 1에 있어서,
    상기 제 1 선폭은 상기 제 2 선폭보다 약 0.1㎛ 정도 작게 형성하는 것이 특징인 반도체장치의 포토레지스트패턴 형성방법
  4. 청구항 1에 있어서,
    상기 제 2 열처리 단계 이후,
    상기 제 2 선폭을 갖는 상기 포토레지스트패턴을 식각마스크로 이용하여 상기 피식각층을 식각하여 잔류한 상기 피식각층으로 이루어진 상기 패턴을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 포토레지스트패턴 형성방법.
  5. 청구항 1에 있어서,
    상기 패턴은 플러그 패드용으로 형성하는 것이 특징인 반도체장치의 포토레지스트패턴 형성방법.
  6. 청구항 1에 있어서,
    상기 제 1 열처리 단계는 상기 자외선의 세기를 조절하여 상기 포토레지스트패턴의 경화도를 제어하도록 실시하는 것이 특징인 반도체장치의 포토레지스트패턴 형성방법.
KR1020000043201A 2000-07-26 2000-07-26 반도체장치의 포토레지스트패턴 형성방법 KR20020009361A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043201A KR20020009361A (ko) 2000-07-26 2000-07-26 반도체장치의 포토레지스트패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043201A KR20020009361A (ko) 2000-07-26 2000-07-26 반도체장치의 포토레지스트패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20020009361A true KR20020009361A (ko) 2002-02-01

Family

ID=19680175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043201A KR20020009361A (ko) 2000-07-26 2000-07-26 반도체장치의 포토레지스트패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20020009361A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608351B1 (ko) * 2002-12-10 2006-08-09 주식회사 하이닉스반도체 리플로우 공정시 ｃｄ 균일도 개선방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608351B1 (ko) * 2002-12-10 2006-08-09 주식회사 하이닉스반도체 리플로우 공정시 ｃｄ 균일도 개선방법

Similar Documents

Publication Publication Date Title
TW200425405A (en) Method of forming contact holes and electronic device formed thereby
KR20020009361A (ko) 반도체장치의 포토레지스트패턴 형성방법
US20010001702A1 (en) Method of fabricating an opening with deep ultra-violet photoresist
JPH11204506A (ja) 回路パターンが形成されたウェハおよびその製造方法
US6537866B1 (en) Method of forming narrow insulating spacers for use in reducing minimum component size
KR100511907B1 (ko) 반도체 소자의 제조방법
KR100258365B1 (ko) 반도체소자의 콘택홀 제조방법
KR19980026094A (ko) 패턴 형성 방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR100595861B1 (ko) 반도체 제조 방법
KR101031520B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR940005450B1 (ko) 경사식각방법
KR20070006052A (ko) 반도체소자의 논-살리사이드 형성 방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100329617B1 (ko) 반도체소자의 제조방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100190191B1 (ko) 반도체 소자의 저장전극 형성방법
KR100367497B1 (ko) 반도체소자의콘택홀형성방법
KR100433490B1 (ko) 반도체 소자의 제조방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR100361537B1 (ko) 반도체소자의제조방법
KR100337201B1 (ko) 반도체소자의트랜지스터형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application