KR100608351B1

KR100608351B1 - 리플로우 공정시 ｃｄ 균일도 개선방법

Info

Publication number: KR100608351B1
Application number: KR1020020078360A
Authority: KR
Inventors: 김명수; 길명군
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-12-10
Filing date: 2002-12-10
Publication date: 2006-08-09
Also published as: KR20040050508A

Abstract

본 발명은 리플로우공정시 CD 균일도 개선방법에 관한 것으로, 반도체 웨이퍼상에 레지스트를 코팅하는 단계; 1차 베이킹공정과 노광공정을 진행하여 상기 레지스트에 1차 미세패턴을 형성하는 단계; 및 2차 베이킹공정을 통한 리플로우 공정을 실시하여 2차 미세패턴을 형성하는 단계를 포함하여 구성되어, 리플로우 공정을 적용할 경우 직접 패터닝에 의하여 형성된 DICD 상태에서 리플로우 공정을 적용하여 타겟트 CD를 구현할 때에 쉬링크 바이어스(shrink bias)를 적게 하여 CD 균일도를 개선할 수 있는 것이다.

Description

리플로우 공정시 ＣＤ 균일도 개선방법{Method for improving CD uniforimity in applying reflow process}

도 1은 기존의 리플로우 공정방법과 본 발명에서 적용한 리플로우 공정방법 을 적용하였을 경우 웨이퍼내 CD 균일도를 비교한 도면.

도 2는 도 1에서 기존의 리플로우 공정방법과 본 발명에서 적용한 리플로우 공정방법을 적용하였을 경우 웨이퍼내 CD 균일도를 비교한 그래프.

도 3a는 기존의 리플로우 공정방법을 적용하여 형성한 콘택홀패턴의 단면 프로파일을 나타낸 도면.

도 3b는 본 발명의 공정방법을 적용한 경우에 오버행 프로파일(overhang profile)이 기존에 비하여 개선된 프로파일을 나타낸 도면.

본 발명은 반도체제조공정중 리소그라피 공정방법에 위한 미세패턴 형성시 CD 균일도를 향상시키는 방법에 관한 것으로서, 보다 상세하게는 리플로우 공정을 적용할 경우 직접 패터닝에 의하여 형성된 DICD 상태에서 리플로우 공정을 적용하여 타겟트 CD를 구현할 때에 쉬링크 바이어스(shrink bias)를 적게 하여 CD 균일도 를 개선하고자한 리플로우 공정시 CD 균일도 개선방법에 관한 것이다.

종래의 리소그라피 공정방법에 의하여 형성되는 콘택홀의 경우에는 적용하는 노광장비의 한계수치, 레지스트의 해상력 부족 및 적용 마스크의 에러 요인으로 인하여 이중 마스크(binary mask)를 적용하는 경우에 충분한 공정마진을 갖는 200nm 이하 크기의 콘택홀 형성은 어려웠으며, 위상반전마스크를 적용하는 경우에도 180 nm 이하의 콘택홀 형성에는 많은 문제점이 있는 실정이다.

특히, 점차 작아지는 반도체소자의 디자인룰을 고려한 콘택홀 크기를 형성하기 위해서는 기존의 직접 패터닝 공정방법에 의한 콘택홀 형성방법 이외에 일반적으로 리플로우 공정 등의 응용 기술이 적용되는데 기존에 적용되어 오던 리플로우 방식을 이용하여 공정을 진행할 경우 웨이퍼내 또는 웨이퍼간, 또는 Lot 간에 CD 변화를 유발하므로써 안정된 반도체소자의 특성을 얻기 어려웠다.

이러한 CD 변화(variation) 발생의 현상은 리플로우(reflow) 공정이 진행되는 베이킹 오븐(baking oven)의 온도 균일도 또는 베이킹이 진행되는 베이킹조건에 많은 영향을 받게 되며 이는 곧 리플로우(reflow)후 형성되는 최종 CD(final inspection CD : FICD)에 부정적인 영향을 주게 된다.

따라서, 리플로우 공정은 하드웨어 특성 등에 의하여 많은 영향을 받게 되는데 이를 공정조건에서 최소화하는 것이 필요하다.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 리플로우 공정을 적용할 경우 직접 패터닝에 의하여 형성된 DICD 상태 에 서 리플로우 공정을 적용하여 타겟트 CD를 구현할 때에 쉬링크 바이어스(shrink bias)를 적게 하여 CD 균일도를 개선하고자한 리플로우 공정시 CD 균일도 개선 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 리플로우 공정시 CD 균일도 개선방법은 반도체웨이퍼상에 레지스트를 코팅하는 단계; 1차 베이킹공정과 노광 공정을 진행하여 상기 레지스트에 1차 미세패턴을 형성하는 단계; 및 단일 또는 복수 단계로 이루어진 2차 베이킹 공정을 통한 리플로우공정을 실시하여 2차 미세패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.

삭제

또한, 상기 리플로우 공정시의 베이킹처리 온도는 120 ℃ 내지 180 ℃ 온도인 것을 특징으로한다.

그리고, 상기 리플로우 공정시의 베이킹처리 시간은 60 초 내지 300 초인 것을 특징으로한다.

또한, 상기 복수의 베이킹처리 단계는 2단계 또는 3단계 또는 그 이상의 단계로 진행하는 것을 특징으로한다.

그리고, 상기 복수의 베이킹처리 단계에서 사용되는 오븐으로는 근접오븐(proximity)을 적용하는 것을 특징으로한다.

또한, 상기 레지스트로는 폴리비닐 페놀계, 폴리하이드록시 스타이렌계, 폴 리 노르보넨계, 폴리 아다만계, 폴리이미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계의 단중합체 또는 공중합체의 포토레지스트를 포함하는 것을 특징으로한다.

그리고, 상기 노광공정시의 광원으로는 KrF, ArF, EUV, E-빔, 또는 X-레이를 적용하는 것을 특징으로한다.

여기서, 상기 공정은 에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 에시테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메틸 포름아미드의 단독용매 또는 이들의 혼합용매를 사용한 포토레지스트에 적용하는 것을 특징으로한다.

또한, 상기 복수의 베이킹단계는 매트릭스 수지의 유리전이온도의 5℃ 내지 50 ℃ 이내의 온도 범위에서 실시하는 것을 특징으로한다.

그리고, 상기 리플로우 공정을 위한 베이킹방식은 콘택홀, 라인(line), 스페이스(space)에 적용하는 것을 특징으로한다.

여기서, 상기 공정은 옥사이드, 폴리옥사이드, 나이트라이드, 비피에스지, 알루미늄, 텅스텐, 코발트, 유기난반사 방지물질, 무기난반사 방지물질, 메탈, 티타늄의 기질에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.

또한, 상기 공정은 절연체 증착후 연마를 실시한 패터닝된 웨이퍼 또는 연마를 실시하지 않은 패터닝된 웨이퍼에 적용하는 것을 특징으로 한다.

그리고, 상기 공정은 약 300 Å 이상의 단차가 있는 지역에 적용하는 것을 특징으로한다.

(실시예)

이하, 본 발명에 따른 리플로우 공정시 CD 균일도 개선방법을 첨부된 도면을 참조하여 상세히 설명한다.

일반적으로 리플로우 공정은 직접 패터닝에 의하여 DICD를 형성한후 적용되는 레지스트의 유리전이 온도부근에서 일정시간동안 베이킹을 실시하므로써 레지스트의 리플로우 공정을 진행하게 된다. 이때, 직접 패터닝에 의해 형성된 DICD와 리플로우 후의 최종 CD(final inspection CD : FICD) 간의 쉬링크 바이어스(shrink bias)를 최소화하여 진행하는 것이 리플로우 후의 웨이퍼내 또는 웨이퍼간 또는 Lot 내의 개선된 CD 균일도를 얻게 할 수 있다.

그러나, 쉬링크 바이어스(shrink bias)를 최소화하는데 있어서 직접 패터닝에 의해 형성되는 콘택홀의 DICD 크기는 KrF 레지스트의 경우 최소 180 nm 또는 레지스트 특성에 의하여 170 nm 정도까지 형성할 수 있으며, 점차 작아지는 디자인룰을 고려할 경우 최종 콘택홀의 CD(FICD)는 130 nm 또는 120 nm까지 고려되고 있다.

따라서, 리플로우 공정에 의한 일반적인 쉬링크 바이어스(shrink bias)는 50 또는 60 nm 정도이며, 최종 CD의 CD 균일도 개선을 위하여서는 이때의 쉬링크(shrink bias)를 최소화하는 조건으로 공정조건을 진행하는 것이 중요하다. 그러므로, 이러한 경우 레지스트의 선정에 있어서 가장 좋은 해상도(resolution) 특성과 이때 적절한 공정마진을 갖는 레지스트의 선정이 중요하다.

도 1은 기존의 리플로우 공정방법과 본 발명에서 적용한 리플로우 공정방법을 적용하였을 경우 웨이퍼내 CD 균일도를 비교한 도면이다. 즉, 제1경우는 DICD 190 nm → FICD 148 nm인 경우 CDU 영역 = 18 nm, 3σ=13nm이고, 제2경우는 DICD 170 nm → FICD 140 nm인 경우 CDU 영역 = 10 nm, 3σ=8nm이다.

도 1에 도시된 바와같이, 기존에 190 nm의 DICD 상태에서 130 nm로 60 nm의 쉬링크 바이어스 조건으로 진행한 경우 웨이퍼내의 CDU는 13nm(3σ)이며, 170nm DICD에서 13nm의 최종 CD까지 40nm의 조건으로 진행한 경우 8nm (3σ)의 개선된 CDU를 비교하여 보여 주고 있다.

도 2는 도 1에서 기존의 리플로우 공정방법과 본 발명에서 적용한 리플로우 공정방법을 적용하였을 경우 웨이퍼내 CD 균일도를 비교한 그래프이다. 즉, 제1경우는 DICD 190 nm → FICD 148 nm인 경우 CDU 영역 = 18 nm, 3σ=13nm이고, 제2경우는 DICD 170 nm → FICD 140 nm인 경우 CDU 영역 = 10 nm, 3σ=8nm이다.

아래의 실시예들은 레지스트 리플로우 공정을 이용하여 약 150nm 이하의 콘택홀을 형성할 경우 직접 패터닝에 의하여 형성된 DICD에서 최종 타겟 CD(FICD)까지 쉬링크할 경우 DICD에서 FICD까지의 쉬링크 바이어스를 최소화하여 CD 균일도를 개선하므로써 반도체소자 특성을 개선하며 수율을 향상시킬 수 있다.

한편, 본 발명에 따른 리플로우 공정시 CD 균일도 개선방법에 대해 좀더 구체적으로 설명하기 위해 미세패턴 형성공정에 대해 설명하면 다음과 같다.

먼저, 반도체웨이퍼상에 레지스트를 코팅한후 1차 베이킹공정과 노광 공정을 진행하여 상기 레지스트에 1차 미세패턴을 형성한다.

그다음, 2차 베이킹 공정을 통한 리플로우공정을 실시하여 2차 미세패턴을 형성한다.

이때, 상기 레지스트의 두께는 700Å 내지 30000 Å이다. 또한, 상기 리플로우 공정의 베이킹 단계는 단일 베이킹 또는 복수 단계로 이루어진다. 그리고, 상기 리플로우 공정시의 베이킹처리 온도는 120 ℃ 내지 180 ℃ 온도가 바람직하며, 상기 리플로우 공정시의 베이킹처리 시간은 60 초 내지 300 초가 바람직하다.

더욱이, 상기 복수의 베이킹처리 단계는 2단계 또는 3단계 또는 그 이상의 단계로 진행한다. 여기서, 상기 복수의 베이킹처리 단계에서 사용되는 오븐으로는 근접오븐(proximity)을 적용한다.

한편, 상기 레지스트로는 폴리비닐 페놀계, 폴리하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리이미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계의 단중합체 또는 공중합체의 포토레지스트를 이용한다.

또한, 상기 노광공정시의 광원으로는 KrF, ArF, EUV, E-빔, 또는 X-레이를 적용한다.

여기서, 상기 공정은 에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 에시테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메틸 포름아미드의 단독용매 또는 이들의 혼합용매를 사용한 포토레지스트에 적용한다.

또한, 상기 복수의 베이킹단계는 매트릭스 수지의 유리전이온도의 5℃ 내지 50 ℃ 이내의 온도 범위에서 실시하는 것이 바람직하다.

그리고, 상기 리플로우 공정을 위한 베이킹방식은 콘택홀, 라인(line), 스페이스(space)에 적용하는 것이 바람직하다.

여기서, 상기 공정은 옥사이드, 폴리옥사이드, 나이트라이드, 비피에스지, 알루미늄, 텅스텐, 코발트, 유기난반사 방지물질, 무기난반사 방지물질, 메탈, 티타늄의 기질에 적용한다.

또한, 상기 공정은 절연체 증착후 연마를 실시한 패터닝된 웨이퍼 또는 연마를 실시하지 않은 패터닝된 웨이퍼에 적용한다. 그리고, 상기 공정은 약 300 Å 이상의 단차가 있는 지역에 이용한다.

본 발명에 따른 리플로우공정시 CD 균일도 개선하기 위한 실시예들에 대해 구체적으로 설명하면 다음과 같다.

(실시예1)

KrF 레지스트를 웨이퍼위에 4800 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 190 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 132 ℃에서 120초동안 베이킹하여 130 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 60 nm 이였으며, 웨이퍼내 CDU는 12 nm(3σ)이다.

(실시예2)

KrF 레지스트를 웨이퍼위에 7600 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 180 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 148 ℃에서 90초동안 베이킹하여 130 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 50 nm 이였으며, 웨이퍼내 CDU는 10 nm(3σ)이다.

(실시예3)

KrF 레지스트를 웨이퍼위에 5600 Å의 두께로 코팅한후 소프트 베이킹과 노 광을 거쳐 180 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 147 ℃에서 90초동안 베이킹하여 130 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 50 nm 이였으며, 웨이퍼내 CDU는 9 nm(3σ)이다.

본 발명의 실시예를 적용하여 콘택홀을 형성하였을 때의 패턴프로파일의 단면을 도 3b에서 보여 주고 있다. 여기서, 도 3a는 기존의 리플로우 공정방법을 적용하여 형성한 콘택홀패턴의 단면 프로파일을 나타낸 것이다. 도 3b에 도시된 바와같이, 본 발명의 공정방법을 적용한 경우에 오버행 프로파일(overhang profile)이 기존에 비하여 개선된 프로파일을 보여 준다.

(실시예4)

ArF 레지스트를 웨이퍼위에 3500 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 180 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 145 ℃에서 120초동안 베이킹하여 120 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 60 nm 이였으며, 웨이퍼내 CDU는 10 nm(3σ)이다.

(실시예5)

ArF 레지스트를 웨이퍼위에 2800 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 160 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 143 ℃에서 90초동안 베이킹하여 120 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 40 nm 이였으며, 웨이퍼내 CDU는 8 nm(3σ)이다.

(실시예6)

157 nm 레지스트를 웨이퍼위에 2800 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 150 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 141 ℃에서 90초동안 베이킹하여 100 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 50 nm 이였으며, 웨이퍼내 CDU는 6 nm(3σ)이다.

(실시예7)

EUV 레지스트를 웨이퍼위에 2100 Å의 두께로 코팅한후 소프트 베이킹과 노광을 거쳐 130 nm DICD의 콘택홀을 형성한후 리플로우를 위하여 138 ℃에서 90초동안 베이킹하여 90 nm의 콘택홀을 형성하였다. 이때, 리플로우 쉬링크 바이어스는 40 nm 이였으며, 웨이퍼내 CDU는 7 nm(3σ)이다.

상기에서 설명한 바와같이, 본 발명에 따른 리플로우공정시 CD 균일도 개선방법에 의하면, 리플로우 공정을 적용할 경우 직접 패터닝(direct patterning)에 의하여 형성된 DICD 상태에서 리플로우 공정을 적용하여 타겟 CD를 구현할때에 쉬링크 바이어스(shrink bias)를 적게 하므로써 CD 균일도를 개선할 수 있다. 특히, 본 발명을 150 nm 이하의 콘택홀 형성시에 콘 효과를 기대할 수 있으며, 반도체소자 제조시 공정 안정화와 수율 향상에 기여할 수 있다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims

반도체웨이퍼상에 레지스트를 코팅하는 단계;

1차 베이킹공정과 노광공정을 진행하여 상기 레지스트에 1차 미세패턴을 형성하는 단계; 및

단일 또는 복수 단계로 이루어진 2차 베이킹공정을 통한 리플로우공정을 실시하여 2차 미세패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 레지스트 두께는 700Å 내지 30000 Å 인 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
삭제
제1항에 있어서, 상기 리플로우 공정시의 베이킹처리 온도는 120 ℃ 내지 180 ℃ 온도인 것을 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 리플로우 공정시의 베이킹처리 시간은 60 초 내지 300 초인 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 복수의 베이킹처리 단계는 5 초 내지 300 초동안 진행하는 것을 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 복수의 베이킹처리 단계는 2단계 또는 3단계 또는 그 이상의 단계로 진행하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 복수의 베이킹처리 단계에서 사용되는 오븐으로는 근접오븐(proximity)을 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 레지스트로는 폴리비닐 페놀계, 폴리하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리이미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계의 단중합체 또는 공중합체의 포토레지스트를 포함하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 노광공정시의 광원으로는 KrF, ArF, EUV, E-빔, 또는 X-레이를 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 공정을 에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 에시테이트, 메틸에 틸케톤, 벤젠, 톨루엔, 디옥산, 디메틸 포름아미드의 단독용매 또는 이들의 혼합용매를 사용한 포토레지스트에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 레지스트는 300 nm 이하의 콘택홀을 형성하는 레지스트에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 복수의 베이킹단계는 매트릭스 수지의 유리전이온도의 5℃ 내지 50 ℃ 이내의 온도 범위에서 실시하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 리플로우 공정을 위한 베이킹방식은 콘택홀, 라인(line), 스페이스(space)에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 공정은 옥사이드, 폴리옥사이드, 나이트라이드, 비피에스지, 알루미늄, 텅스텐, 코발트, 유기난반사 방지물질, 무기난반사 방지물질, 메탈, 티타늄의 기질에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 공정은 절연체 증착후 연마를 실시한 패터닝된 웨이퍼 또는 연마를 실시하지 않은 패터닝된 웨이퍼에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.
제1항에 있어서, 상기 공정은 약 300 Å 이상의 단차가 있는 지역에 적용하는 것을 특징으로하는 리플로우공정시 CD 균일도 개선방법.