KR20020007972A - 반도체 레이저 장치 및 그 제조방법 - Google Patents

반도체 레이저 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020007972A
KR20020007972A KR1020010013555A KR20010013555A KR20020007972A KR 20020007972 A KR20020007972 A KR 20020007972A KR 1020010013555 A KR1020010013555 A KR 1020010013555A KR 20010013555 A KR20010013555 A KR 20010013555A KR 20020007972 A KR20020007972 A KR 20020007972A
Authority
KR
South Korea
Prior art keywords
layer
current block
cladding layer
active layer
conductivity type
Prior art date
Application number
KR1020010013555A
Other languages
English (en)
Other versions
KR100417096B1 (ko
Inventor
카와즈젬페이
미야시타모토하루
시마아키히로
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20020007972A publication Critical patent/KR20020007972A/ko
Application granted granted Critical
Publication of KR100417096B1 publication Critical patent/KR100417096B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

구성이 간단하고, 한계치 전류가 낮고, 전류-광 출력특성의 온도특성의 열화가 적은 반도체 레이저 장치를 제공한다. 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 n-GaAs 기판(1)과, 이 기판(1) 상에 배설된 n형 하부 클래드층(3)과, 활성층(4)과, p형의 제1 상부 클래드층(5)과, 이 제1 상부 클래드층(5)의 위에 배설되어, 제1 상부 클래드층(5)에 가까운 쪽의 제1 층(7a) 및 이 제1 층(7a)의 위에 배설되어 제1 층(7a)의 불순물 농도보다 높은 불순물 농도를 가지는 제2 층(7b)을 가진 n형의 전류 블록층(7)과, p형의 제2 상부 클래드층(8)을 구비한 것으로, 제1 상부 클래드층(5)으로부터 활성층(4)으로의 p형 도펀트의 확산을 억제한다.

Description

반도체 레이저 장치 및 그 제조방법{SEMICONDUCTOR LASER APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 레이저 장치 및 그 제조방법에 관한 것으로서, 특히 광정보처리용으로서, 사용되는 반도체 레이저 장치와 그 제조방법에 관한 것이다.
지금까지 광정보 처리용으로서 사용되는 반도체 레이저 장치는 GaAs 전류 블록층을 사용한 이득 도파형 구조가 채용되어 왔다. 그렇지만 최근은 AlGaAs층을 전류 블록층에 사용한 굴절율 도파형 구조를 채용함에 의해, 동작전류를 낮춘 반도체 레이저 장치가 개발되어 있다. 굴절율 도파형 구조로서는 전류 블록층에서의 빛의 흡수손실이 적기 때문에, 한계치 전류를 하강시킬 수 있음과 동시에 발광효율을 향상시키는 수 있어, 동작전류를 하강시킬 수 있다.
도 11은, 종래의 SAS(Self-Aligned Structure)형의 반도체 레이저 장치의 단면도이다. 도 11에 있어서, 101는 n형 GaAs 기판(이하, n형을「n-」라고 표기하고,「p형」을「p-」라고 표기한다), 102는 n-GaAs 버퍼층, 103은 n-A10.5Ga0.5As 하부 클래드층, 104은 AlGaAs 활성층, 105은 p-Al0.5Ga0.5As 제1 상부 클래드층, 106은 p-Al0.2Ga0.8As 에칭 스토퍼층, 107은 n-Al0.6Ga0.4As 전류 블록층, 107a는 전류 블록층(107)의 전류채널이 되는 스트라이프형의 창문, 108은 p-Al0.2Ga0.8As 보호층, 109은 p-Al0.5Ga0.5As 제2 상부 클래드층, 110은 p-GaAs 접촉층, 111은 n측 전극, 112은 p측 전극이다. 113은 종래의 반도체 레이저 장치이다.
다음으로, 이 반도체 레이저 장치(113)의 제조방법에 관해서 설명한다. 우선 MOCVD법 등의 결정 성장법에 의한 제1 차 에피택셜 성장으로 n-GaAs 기판(101) 상에, 버퍼층(102)이 되는 n-GaAs층, n형 하부 클래드층(103)이 되는 n-Al0.5Ga0.5As층, 활성층(104)이 되는 AlGaAs층, 제1 상부 클래드층(105)이 되는 p-Al0.5Ga0.5As층, 에칭 스토퍼층(106)이 되는 p-Al0.2Ga0.8As층, 전류 블록층(107)이 되는 n-Al0.6Ga0.4As층 및 보호층(108)이 되는 p-Al0.2Ga0.8As층을 순차 형성한다. 이때의 도펀트로서는, n형 도펀트는 실리콘, p형 도펀트는 아연이 사용된다.
다음으로, 사진제판과 습식에칭에 의해, 보호층(108)과 전류 블록층(107)에 전류경로가 되는 띠 형상의 개구인 107a를 형성한다. 이어서 MOCVD법 등의 결정 성장법에 의해, 제2 차 에피택셜 성장으로, 개구(107)를 통해 에칭 스토퍼층(106)인 p-Al0.2Ga0.8As층의 위에, 제2 상부 클래드층(109)이 되는 p-Al0.5Ga0.5As층을 매립 성장하여, 다시 접촉층(110)이 되는 p형 GaAs층을 형성한다. 다시 접촉층(110)이 되는 p형 GaAs층의 표면상에 p측 전극(112)을, 또한 n-GaAs 기판(101)의 이면측 표면상에 n측 전극(111)을 형성한다.
다음으로, 반도체 레이저 장치(113)의 동작에 관해서 설명한다. n측 전극(111)과 p측 전극(112) 사이에 순방향 전압을 인가하면, 전류 블록층(107)과 제2 상부 클래드층(109) 사이의 pn접합에 의해 생기는 공핍층에 의해 전류의 흐름이 저지되어 전류가 줄어들고, 개구(107a)를 통해 활성층(104)에 전류가 흐른다.
활성층(104)에 소정의 한계치 이상의 전류가 흐르면, 활성층(104)에 있어서 전자와 정공이 재결합하여, 이것에 따라서 레이저광이 발생한다. 이때 n형 하부 클래드층(103), 제1 상부 클래드층(105) 및 제2 상부 클래드층(109)은, 활성층(104)보다도 큰 밴드갭을 가지고 있기 때문에, n형 하부 클래드층(103), 제1 상부 클래드층(105) 및 제2 상부 클래드층(109)의 굴절율은 활성층(104)보다도 작고, 레이저광은 n형 하부 클래드층(103)과 제1 상부 클래드층(105) 및 제2 상부 클래드층(109) 사이에 갇힌다.
또한, 전류 블록층(106)의 밴드갭은 제1 상부 클래드층(105) 및 제2 상부 클래드층(109)의 그것보다도 크고, 전류 블록층(106)의 굴절율은 제1 상부 클래드층(105) 및 제2 상부 클래드층(109)의 그것보다 작고, 레이저광이 수평 횡방향으로 넓어지는 것은 전류 블록층(106)에 의해서 제한된다. 이와 같이 레이저광의 발광점의 상하, 좌우와도 굴절율차를 갖게 하도록 구성하고 있기 때문에, 레이저광은 발광점 근방에서 효율적으로 긷히고, 창문(107)의 하부의 활성층(104)으로780nm대의 레이저 발진이 생긴다.
종래의 반도체 레이저 장치(113)는, 상술한 바와 같이 구성되어 있지만, 제1 상부 클래드층(105),에칭 스토퍼층(106) 및 제2 상부 클래드층(109) 등의 p형 도펀트로서 아연이 사용되어 있고, 제1 차 에피택셜 성장의 MOCVD법에서의 성장온도는 700℃∼750℃ 이기 때문에, 활성층(104)이 되는 AlGaAs층을 형성한 뒤, 제1 상부 클래드층(105)이 되는 P-Al0.5Ga0.5As층, 에칭 스토퍼층(106)이 되는 P-Al0.2Ga0.8As층, 전류 블록층(107)이 되는 n-Al0.6Ga0.4As층 및 보호층(108)이 되는 p-Al0.2Ga0.8As층을 순차 형성할 때에 이미, 제1 상부 클래드층(105)으로부터 활성층(104)에 아연이 확산한다. 더 제2 차 에피택셜 성장을 행할 때에도 같은 온도하에서 행해지기 때문에, 제1 상부 클래드층(105)으로부터 활성층(104)에 아연이 확산한다.
이 결과로, 제1 상부 클래드층(105)의 캐리어 농도가 설계대로에 얻을 수 없게되어, 제1 상부 클래드층(105)이 Zn의 농도저하에 의한 내부손실이 증대하여, 동작시의 발열이 증대한다. 이 때문에 캐리어(전자, 홀)가 열여기되어, 더블헤테로(double heteo) 구조로 형성한 밴드의 장벽을 뛰어 넘어 가는 것이 많아져, 결과적으로 발진에 기여하는 캐리어가 적어져, 효율이 저하한다. 요컨대 전류-광 출력특성의 온도특성을 열화시키는 경우가 있었다.
또한, 제1 상부 클래드층(105)으로부터 활성층(104)에 Zn이 확산함에 의해,pn 접합의 위치가 하부 클래드층(103)내에 어긋나, 그 결과, 빔 특성에 악영향을 미치게 하는 경우가 있었다. 또한, 굴절율 도파형 구조를 실현하는 경우, 이 종래예로 기재한 SAS형의 그 외에 매립 리지형이라도 실현되지만, 최근의 지견으로서는, 제1 상부 클래드층(105)으로부터 활성층(104)에의 아연의 확산은 매립 리지형보다도, 특히 SAS형 쪽이 일어나기 쉬운 것을 알 수 있다.
이 아연의 확산을 억제하기 위해서는, 제1 상부 클래드층(105)의 p형 불순물인 아연의 캐리어 농도를 하강시킨다고 하는 방법도 있지만, 활성층(1O4)로부터의 캐리어의 오버플로우가 커져, 한계치 전류밀도가 높아진다고 하는 문제가 생겨 근본적인 해결이 되지 않는다.
상술한 종래기술과 같은 구성의 일례로서, 예컨데 특개평 6-196801호 공보에 기재된 종래의 SAS형의 반도체 레이저 장치가 있다. 이 구성으로는, 활성층(104)은 Al0.15Ga0.85As층, 활성층(104)의 위에 제1 상부 클래드층(105) 상당의 p-A10.5Ga0.5As 제1 광가이드층, 에칭 스토퍼층(106) 상당의 p-Al0.2Ga0.8As 제2 광가이드층이 형성되고, 전류 블록층(107)으로서 n-Al0.6Ga0.4As층, 제2 상부 클래드층(109) 상당의 p-Al0.5Ga0.5As 클래드층이 형성된 발명이 개시되어 있다.
이 구성에 있어서는, 제1 광가이드층 및 제2 광가이드층의 캐리어 농도의 개시는 없고, p-Al0.5Ga0.5As 클래드층의 아연의 캐리어 농도는 7×1017cm-3(이하, 7E17cm-3과같이, 10의 누승을 표기함)으로 하고, 재성장 계면에 있어서의 p형층의캐리어 농도는 1E18cm-3이하로 하는 것이 필요하여 개시되어 있다. 또한, 이러한 문제에 대하여, 특개평 11-54828호 공보에는, n측 및 p측의 클래드층을 각각 도핑농도가 다른 2층에 나눠, 활성층에 인접하는 활성층에 인접한 n측 및 p측의 클래드층을 저농도의 검으로 함과 동시에, 전류 블록층도 도핑농도가 다른 2층에 나눈 구성이 기재되어 있다.
즉, p클래드층의 캐리어 농도가 5E17cm-3∼ 3E18cm-3으로 고농도가 되기 때문에 도핑 불순물이 활성층 속으로 확산하여, 활성층의 결정품질을 저하시켜, 신뢰성을 열화시킨다고 하는 문제를 해결하기 위해서, 셀프얼라인형 및 리지형의 반도체 레이저에 있어서, 도핑되지 않은 Al0.14Ga0.86As 활성층을 끼는 n-Al0.5Ga0.5As 클래드층 및 p-Al0.5Ga0.5As 클래드층을 각각 도핑농도가 다른 두 층으로 나눠, 활성층에 인접하는 n측 클래드층을, 도펀트를 Si로 하고 농도를 8E16cm-3의 n-Al0.5Ga0.5As 제2 클래드층으로 구성하여, 이 저농도의 n측 클래드층의 기판측에 인접하여 같이 도펀트를 Si로 하여 농도를 1E18cm-3로 하는 고농도의 n-Al0.5Ga0.5As 제1 클래드층으로 구성하여, 또한 활성층에 인접하는 P측 클래드층을, 도펀트를 Zn으로 하고 농도를 8E16cm-3의 p-Al0.5Ga0.5As 제1 클래드층으로 구성하여, 이 저농도의 p측 제1 클래드층의 p전극 측에 인접하여 Zn을 5E17cm-3으로 하는 고농도의 p-Al0.5Ga0.5As 제2 클래드층으로 구성한 것이다.
그리고, p클래드층과 전류 블록층과의 활성층측의 pn 접합면의 상호확산을 방지하기 위해서, 전류 블록층도 캐리어 농도가 다른 두 층으로 구성하여 클래드층측에도 전류 블록층에 인접하는 캐리어 농도가 낮은 층을 더 설치하고 있다. 즉, p-Al0.5Ga0.5As 제2 클래드층의 p전극측에 저농도 Zn 도핑된 p-Al0.5Ga0.5As 제3 클래드층(캐리어 농도 8E16cm-3)를 설치하여, 이 제3 p클래드층에 인접하는 전류 블록층을 저농도 Si 도핑된 n-제1 AlGaAs 블록층(캐리어 농도 1E17cm-3)로 하여, 이 제1 블록층에 인접하여, 고농도 Si 도핑된 n-제2 AlGaAs 블록층(캐리어 농도 3E18cm-3)를 설치한 것이다. 이것들의 층구조는 복잡한 구성으로 되어있다.
본 발명은, 상기한 문제점을 해소하기 위해서 주어진 것으로, 제1 목적은, 구성이 간단하고, 한계치 전류가 낮게, 전류-광 출력특성의 온도특성의 열화가 적은 반도체 레이저 장치를 제공하는 것이고, 제2 의 목적은 한계치 전류가 낮게, 전류-광 출력특성의 온도특성의 열화가 적은 반도체 레이저 장치를 간단한 공정에 의해 제조하는 제조방법을 제공하는 것이다.
또, 상술한 선행기술 외에, 특개소 62-73687호 공보에는, AlGaAs계 재료를 사용한 SAS형의 반도체 레이저가 개시되어 있다. 또, 특개평 7-254750호 공보에는, 캐리어 농도 1E18cm-3의 Si첨가의 n-InP기판을 하부 클래드층으로 하고, 이 위에 GaInAsP의 양자우물구조의 활성층, 캐리어 농도 1E16cm-3의 Si첨가의 GaInAsP 광가이드층, 캐리어 농도 1E18cm-3의 Zn첨가의 p-InP 클래드층을 순차 적층하여 리지구조로 하고, 이 리지의 양측의 p형의 제1 매립층을 두 층에 나누고, 활성층 측면에 인접하는 쪽의 p형의 제1 매립층을 캐리어 농도 3E17cm-3의 Zn첨가로, 활성층으로부터 먼 측의 층을 캐리어 농도 1E18cm-3의 Zn첨가로 하는 것에 의해 한계치를 작게함과 동시에 온도특성의 향상을 꾀하고 있는 구성이 표시되고 있다.
또한, 특개평 9-199803호 공보에는, 0.98㎛ 파장의 빛에 대하여, 고차 모드의 발생을 억제하여, 안정적으로 기본 모드의 레이저광을 발진시키기 위해서, 불순물 농도가 (1∼3)E18cm-3의 n형 GaAs 기판을 사용하고, 이 위에, n-클래드층을 통해, 도핑되지 않은 InGaAs의 양자우물 활성층, 불순물 농도가 2E18cm-3의 p-Al0.5Ga0.5As 제1 클래드층, p-Al0.7Ga0.3As 에칭 스토퍼층이 형성되고, 이 위에 리지형의 P-Al0-3.5Ga0.5As 제2 클래드층이 형성되어, 그 양측에 Si를 1E19cm-3이상 도핑한 n-Al0.2Ga0.8As의 전류 블록층이 형성된 손실 가이드형의 0.98㎛ 파장의 반도체 레이저가 개시되어 있다. 또한 같은 재료구성으로 SAS형의 반도체 레이저가 개시되어 있다. 또한, 전류 저지층에 GaAs를 사용한 손실 가이드형의 SAS형 반도체 레이저에 있어서, 전류 저지층과 P-클래드층의 사이에 도핑되지 않은 GaAs 확산 방지층 또는 Se 도핑된 n-Al0.O5Ga0.95As 확산 방지층을 사용한 발명이 개시되어 있다.
도 1은 본 발명에 관한 반도체 레이저 장치의 단면도.
도 2는 본 발명에 관한 반도체 레이저 장치의 제조공정을 나타내는 반도체 레이저 장치의 단면도.
도 3은 본 발명에 관한 반도체 레이저 장치의 제조공정을 나타내는 반도체 레이저 장치의 단면도.
도 4는 본 발명에 관한 반도체 레이저 장치의 단면도이다.
도 5는 본 발명에 관한 반도체 레이저 장치의 제조공정을 나타내는 반도체 레이저 장치의 단면도.
도 6은 본 발명에 관한 반도체 레이저 장치의 제조공정을 나타내는 반도체 레이저 장치의 단면도.
도 7은 본 발명에 조종하는 반도체 레이저 장치의 DQW 구조의 활성층의 단면도.
도 8은 본 발명에 관한 반도체 레이저 장치의 DQW 구조의 활성층의 밴드갭을 보이는 모식도.
도 9는 본 발명에 관한 반도체 레이저 장치의 단면도.
도 10은 본 발명에 관한 반도체 레이저 장치의 단면도.
도 11은 종래의 반도체 레이저 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1: 반도체 기판, 3: 하부 클래드층,
4: 활성층, 30: DQW 구조의 활성
본 발명에 관한 반도체 레이저 장치에 있어서는, 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과, 상기 반도체 기판 상에 배설되고 III-V족 화합물 반도체로 이루어진 제1 도전형의 제1 클래드층과, 상기 제1 클래드층의 위에 배설되고 상기 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물 반도체로 이루어진 활성층과, 상기 활성층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층과, 상기 제1의 제2 클래드층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어져 있고 상기 제1의 제2 클래드층에 가까운 쪽의 제1 층과 상기 제1 층의 위에 배설되어 상기 제1 층의 불순물 농도보다 높은 불순물 농도를 가지는 제2 층을 가지고 상기 제1 층과 제2 층이 함께 전류경로가 되는 띠 형상의 개구를 가지는 제1 도전형의 전류 블록층과, 상기 전류 블록층의 상기 개구를 통해 상기 제1의 제2 클래드층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 구비한 것으로서, 기판과 전극의 접촉저항을 낮게 억제하면서, 간단한 구성으로 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있다.
또한, 전류 블록층의 제1 층의 불순물 농도가 실질적으로 도핑되지 않거나 3×1017cm-3이하인 것으로 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 유효하게 방지할 수 있다.
또한, 블록층의 불순물을, Si보다 활성화율이 높은 VI족 원소로 하였기 때문에, 전류 블록층의 불순물의 양을 적게 하는 수 있어서, 전류 블록층의 격자간 원자의 발생을 억제하여, 제2 도전형 도펀트의 확산을 억제할 수 있다.
또한, 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과, 반도체 기판 상에 배설되어 III-V족 화합물 반도체로 이루어진 제1 도전형의 제1 클래드층과, 제1 클래드층의 위에 배설되어 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물반도체로 이루어지는 활성층과, 활성층의 위에 배설되어 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층과, 제1의 제2 클래드층의 위에 배설되어 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어지고 전류경로가 되는 띠 형상의 개구를 가지며 도펀트가 Si보다 활성화율이 높은 IV족 원소인 제1 도전형의 전류 블록층과, 전류 블록층의 개구를 통해 제1의 제2 클래드층의 위에 배설되고 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 구비한 것으로, 기판과 전극의 접촉저항을 낮게 억제하면서, 간단한 구성으로 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있다.
또한, 제1의 제2 클래드층과 제2의 제2 클래드층 사이에 활성층보다는 밴드갭이 크고, 제2의 제2 클래드층보다는 밴드갭이 작은 III-V족 화합물 반도체로 이루어지는 제2 도전형의 반도체층을 더 구비하였기 때문에, 띠 형상 개구를 확실히 형성할 수 있고, 결정성이 좋은 제2의 제2 클래드층을 구성할 수 있다.
또한, 제1 클래드층은 AlxGa1-xAs(0<x<1)로 구성되고, 활성층은 AlGaAs계 재료로 구성되고, 제1의 제2 클래드층은 AluGa1-uAs(O<u<1)로 구성되고, 전류 블록층은 AlzGa1-zAs(0<z<1)로 구성되고, 제2의 제2 클래드층은 AlvGa1-vAs(0<v<1)로 구성하였기 때문에, 적외선의 반도체 레이저 장치에 있어서, 기판과 전극의 접촉저항을 낮게 억제하면서, 활성층에서의 제2 도전형 도펀트의 확산을 방지할 수 있고 활성층에의 캐리어의 감금을 유효하게 행할 수 있다.
또한, 상기 제1의 제2 클래드층의 제2 도전형의 도펀트의 불순물 농도가 1×1018cm-3을 넘고 3×1018cm-3이하로 하였기 때문에, 활성층으로부터의 캐리어의 오버플로우를 억제하고, 한계치 전류밀도를 낮게 유지할 수 있다.
또한, GaAs 반도체 기판이 VB(Vertical Bridgeman)법 또는 VGF(Vertical Gradient Freeze)법으로 제작한 것으로 하였기 때문에, 제2 도전형의 도펀트의 활성층에의 확산을 효과적으로 적게 할 수 있다.
그리고, GaAs 반도체 기판에 포함되는 불활성인 Si의 농도가 1×1018cm-3이하로 하였기 때문에, 제2 도전형의 도펀트의 활성층에의 확산을 효과적으로 적게 할 수 있다.
또한, 제1 도전형은 n형이고, 제2 도전형은 p형이고, 기판의 n형의 도펀트는 실리콘이고, 기판의 p형의 도펀트는 아연으로 하였기 때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 제1의 제2 클래드층으로부터 활성층에의 아연의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금을 유효하게 행할 수 있다.
또한, 활성층을 다중 양자우물 구조로 한 것으로, 다중 양자우물 구조에의 제2 도전형의 도펀트의 확산에 의한 무질서화를 적게 할 수가 있어서, 설계대로의 다중양자우물구조를 실현하기 쉽게 된다.
본 발명에 관한 반도체 레이저 장치의 제조방법은, 도펀트의 불순물 농도가 0.1×1018cm 이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판을 준비하는 공정과, 이 GaAs 반도체 기판 위에 III-V족 화합물 반도체로 이루어지는 제1 도전형의 제1 클래드층을 형성하는 공정과, 이 제1 클래드층의 위에 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물 반도체로 이루어진 활성층을 형성하는 공정과, 이 활성층의 위에 이 활성층보다 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층을 형성하는 공정과, 이 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어지고 상기 제1의 제2 클래드층에 가까운 쪽의 제1 층과 이 제1 층의 위에 형성되어 이 제1 층의 불순물 농도보다도 높은 불순물 농도를 가지는 제2 층을 가지고 전류경로가 되는 띠 형상의 개구를 구비한 전류 블록층을, 이 제1의 제2 클래드층의 위에 형성하는 공정과, 이 전류 블록층의 개구를 통해 상기 제1의 제2 클래드층의 위에 이 활성층보다 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 형성하는 공정을 포함하기때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있는 반도체 레이저 장치를 간단히 제조할 수 있다.
또한, 전류 블록층을 형성하는 공정에서, 전류 블록층의 제1 층의 불순물 농도를 실질적으로 도핑되지 않거나 3×1017cm-3이하로 하였기 때문에, 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 유효하게 방지할 수 있는 반도체 레이저 장치를 간단히 제조할 수 있다.
또한, 제1의 제2 클래드층과 제2의 제2 클래드층과의 사이에, 활성층보다도 밴드갭이 크고, 제2의 제2 클래드층보다 밴드갭이 작은 III-V족 화합물 반도체로 이루어진 제2 도전형의 반도체층을 더 형성하는 공정을 포함하며, 전류 블록층의 개구를 형성하는 공정에서 제2 도전형의 반도체층에 의해 에칭을 정지시키기 때문에, 띠 형상개구를 확실히 형성할 수 있고, 제2의 제2 클래드층을 결정성잘 형성할 수 있다.
또한, 제1 클래드층은 AlxGa1-xAs(0<x<1)로 구성되고, 활성층은 AlGaAs계 재료로 구성되고, 제1의 제2 클래드층은 AluGa1-uAs(0<u<1)로 구성되고, 전류 블록층은 AlzGa1-zAs(0<z<1)로 구성되고, 제2의 제2 클래드층은 AlvGa1-vAs(0<v<1)로 구성되었기 때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있는 적외선 반도체 레이저를 간단한 공정에서 제조할 수 있다.
실시예 1
도 1은 본 발명의 하나의 실시예에 관한 반도체 레이저 장치의 단면도이다. 여기서는 일례로서 정보 처리용으로서 사용되는 레이저 파장이 780nm의 SAS형의 굴절율 도파형 구조의 반도체 레이저 장치에 관해서 설명한다. 이 실시예 1에 있어서는, n형 GaAs 기판의 캐리어 농도를 0.1E18cm-3이상 1.5E18cm-3이하로 함과 동시에 전류 블록층을 n형 도펀트의 캐리어 농도가 다른 2층으로 구성하여, 캐리어 농도가 낮은 층을 제1 상부 클래드층측에 배설한 것이다. 이에 따라, 기판 및 전류 블록층의 n형 도펀트에 근거하는 제1 상부 클래드층으로부터 활성층에의 Zn의 확산을 적게 한 것이다.
도 1에 있어서, 1은 (100)면을 주표면으로 하는 n형 GaAs의 기판이고, n형 도펀트는 Si이고, 캐리어 농도는 8E17cm-3이다. 또한 이 GaAs 기판(1)은 VB-(Vertical Bridgeman) 법으로 작성된 것이다. 2는 기판(1) 상에 설치된 층두께 0.1㎛의 n-GaAs의 버퍼층으로 드펀트는 Si이고, 캐리어 농도는 3E17cm-3이고, 3은 버퍼층(2) 상에 설치된 층두께 2.0㎛의 n-Al0.48Ga0.52As의 하부 클래드층으로 도펀트는 Si이다. 단지 하부 클래드층(3)의 도펀트는 Se 등의 다른 n형 도펀트만으로도 괜찮다. 캐리어 농도는 3E17 cm-3이다.
4는 하부 클래드층(3)의 위에 설치된 층두께 0.06㎛의 도핑되지 않은Al0.15Ga0.85As의 활성층이고, 5은 활성층(4)의 위에 설치된 층두께 0.2㎛의 p-Al0.48Ga0.52As의 제1 상부 클래드층으로 도펀트는 Zn이고, 캐리어 농도는 1.5E18cm-3이다. 제1 상부 클래드층(5)의 도펀트 농도는 1×1018cm-3을 넘어 3×1018cm-3이하로 하여, 활성층으로부터의 캐리어의 오버플로우를 억제하여, 한계치 전류밀도를 낮게 유지할 수 있도록 하고 있다. 6은 제1 상부 클래드층(5) 상에 설치된 층두께 0.01㎛의 p-Al0.2Ga0.8As의 에칭 스토퍼층이고, 도펀트는 Zn이며, 캐리어 농도는 2E18cm-3이다.
7은 이 에칭 스토퍼층(6)의 위에 설치된 층두께 0.6㎛의 n-Al0.55Ga0.45As의 전류 블록층이고, 제1 전류 블록층(7a), 제2 전류 블록층(7b)에서 형성되어 있다. 제1 전류 블록층(7a)은, 에칭 스토퍼층(6) 상에 인접하여 배설되고, 도펀트는 Si이며, 캐리어 농도는 1.0E17cm-3이고, 층두께 0.2㎛이다. 제2 전류 블록층(7b)는 제1 전류 블록층(7a) 상에 인접하여 배설되고, 도펀트는 Si이며, 캐리어 농도는 2.5E17cm-3이며, 층두께 0.4㎛이다.
8은 제2 전류 블록층(7b) 상에 인접하여 설치되었다, 층두께 0.02㎛의 p-Al0.2Ga0.8As의 보호층이고, 도펀트는 Zn이고, 캐리어 농도는 3E17cm-3이다. 이 보호층(8)과 전류 블록층(7)에는, 전류경로로서의 스트라이프형의 창문(7c)이 형성되어 있다. 이 창문(7c)을 통해 에칭 스톱퍼층(6)과 보호층(8) 상에, 층두께 2㎛에서 캐리어 농도가 1.5E18cm-3의 Zn 도펀트의 p-Al0.48Ga0.52As의 제2 상부 클래드층(9)이 설치된다. 10은 제2 상부 클래드층(9)상에 설치된 층두께 1.0㎛의 p-GaAs의 접촉층으로 도펀트는 Zn이고, 캐리어 농도는 2E19cm-3이다. 11은 n측 전극이고, 12는 p측 전극이다. 13은 본 발명에 관한 반도체 레이저 장치로 있다.
다음으로, 본 발명에 관한 반도체 레이저 장치(13)의 제조방법에 관해서 설명한다. 도 2 및 도 3은, 본 발명에 관한 반도체 레이저 장치(13)의 제조공정의 각 공정의 반도체 레이저 장치를 나타내는 단면도이다. 도 2(a)를 참조로 하여, 우선 MOCVD법 등의 결정 성장법에 의한 제1 차 에피택셜 성장으로 n-GaAs 기판(1)의 (100)면상에 버퍼층(2)이 되는 n-GaAs층(72)과, n형 하부 클래드층(3)이 되는 n-Al0.55Ga0.45As층(73)과, 활성층(4)이 되는 도핑되지 않은 Al0.15Ga0.85As층(74)과, 제1 상부 클래드층(5)이 되는 p-Al0.48Ga0.52As층(75)과, 에칭 스토퍼층(6)이 되는 p-Al0.2Ga0.8As층(76)과, 전류 블록층이 되는 n-Al0.55Ga0.45As층(77) 및 보호층(8)이 되는 p-Al0.2Ga0.8As층(78)을 순차 형성한다. 이상은 제1 회째의 성장공정이다.
이 실시예에서는 MOCVD법을 사용하였지만, MBE법 등의 다른 성장방법이라도 좋다. 도펀트로서는 n형 도펀트는 실리콘이 사용되고, p형 도펀트는 아연이 사용된다. 전류 블록층(7)이 되는 n-Al0.55Ga0.45As층(77)은 캐리어 농도를 바꿔 2층에 형성된다.
즉, 제1 전류 블록층(7a)가 되는 제1 n-Al0.55Ga0.45As층(77a)은 캐리어 농도를 1.0E17cm-3로, 층두께 0.2㎛으로서 p-Al0.2Ga0.8As층(76) 상에 접하여 적층되어, 제2 전류 블록층(7b)이 되는 제2 n-Al0.55Ga0.45As층(77b)는, 캐리어 농도는 2.5E17cm-3이고, 층두께 0.4㎛으로서, 제1 전류 블록층(7a) 상에 접하여 적층된다. 제1 전류 블록층(7a)이 되는 제1 n-Al0.55Ga0.45As층(77a)의 캐리어 농도를 여기서는 1.0E17cm-3으로 하였지만, 3E17cm-3이하이면 잘 더욱 바람직하게는 1.5E17cm-3이하이면 좋다. 또한 실질적으로 도핑되지 않아도 좋다. 이 공정의 결과를 나타낸 것이, 도 2(a)이다.
다음으로, 보호층(8)이 되는 p-Al0.2Ga0.8As층(78) 상에, 포토레지스트막을 형성하여, 포토리소그래피 기술에 의해서 스트라이프형의 개구를 가지는 포토레지스트 패턴(80)을 형성한다. 이 공정의 결과를 나타낸 것이, 도 2(b)이다. 이 포토레지스트 패턴(80)을 마스크로서, p-Al0.2Ga0.8As층(78)과 n-Al0.55Ga0.45As층(77)을 관통하고, p-Al0.2Ga0.8As층(76)에 달할 때까지, 선택 에칭액을 사용하여 에칭하여, 이에 따라 전류채널이 되는 창문(7c)을 형성한다.
이 에칭방법은, 주석산 또는 황산 등의 AlAs에 대하여 너무 선택성을 가지지 않은 에쳔트로, n-Al0.55Ga0.45As층(77)의 도중까지 에칭을 행하여, 이어서 AlAs 혼합 결정비가 높은 층을 선택적으로 에칭할 수 있는 플루오르화수소산계의 에쳔트를 사용하고, 나머지의 n-Al0.55Ga0.45As층(77)을 선택적으로 에칭을 행하는 것이다. 요컨대 플루오르화수소산계의 에쳔트는 p-Al0.2Ga0.8As층(76)을 에칭하지 않고, 이 부분으로 에칭은 정지한다. 이 공정의 결과를 나타낸 것이, 도 3(a)이다.
플루오르화수소산계의 에쳔트를 사용하여, 선택적으로 에칭을 행할 때에, 포토레지스트 패턴(80)을 제거하여, 스트라이프형의 개구를 가지는 p-Al0.2Ga0.8As층(78)을 마스크로서 에칭을 행하더라도 좋다.
계속해서, 포토레지스트 패턴(80)을 제거한 뒤, 2회째의 에피택셜 성장을 행하고, 창문(7c)을 통해 p-Al0.2Ga0.8As층(76)과 n-Al0.55Ga0.45As층(77)과 p-Al0.2Ga0.8As층(78)의 위에 제2 상부 클래드층(9)으로서 p-Al0.48Ga0.52As층(79)의 매립 성장을 행하고, 이 p-Al0.48Ga0.52As층(79)의 위에 접촉층(10)으로서의 p-GaAs층(82)을 형성한다. 이 공정의 결과를 나타낸 것이, 도 3(b)이다. 이어서, p-GaAs층(82)의 표면상에 p측 전극(12)과, 기판(1)의 이면측에 n측 전극(11)을 형성하여, 도 1에 표시된 반도체 레이저 장치(13)를 완성한다.
다음으로, 반도체 레이저 장치(13)의 동작에 관해서 설명한다. n측 전극(11)과 p측 전극(12)과의 사이에 순방향전압을 인가하면, 전류 블록층(7)은 n형 반도체층으로, 보호층(8) 및 제2 상부 클래드층(9)은 p형 층이며, 이 pn 접합에 의해 생긴 공핍층에 의해 전류블록 효과를 가지기 때문에, 전류 블록층(7)에 의해 전류의 흐름이 저지되어 전류가 줄어들고, 개구(7a)를 통해 효율적으로 활성층(4)에 전류가 흐른다. 활성층(4)에 소정의 한계치 이상의 전류가 흐르면, 활성층(4)에 있어서 전자와 정공이 재결합하여, 이것에 따라서 레이저광이 발생한다.
이 때, n형 하부 클래드층(3), 제1 상부 클래드층(5) 및 제2 상부 클래드층(9)은 활성층(4)보다도 큰 밴드갭을 가지고 있기 때문에, n형 하부 클래드층(3), 제1 상부 클래드층(5) 및 제2 상부 클래드층(9)의 굴절율은 활성층(4)보다도 작고, 레이저광은 n형 하부 클래드층(3)과 제1 상부 클래드층(5) 및 제2 상부 클래드층(9) 사이에 갇힌다.
또한, 전류 블록층(7)의 밴드갭은 제1 상부 클래드층(5) 및 제2 상부 클래드층(9)의 그것보다도 크기 때문에, 전류 블록층(7)의 굴절율은 제1 상부 클래드층(5) 및 제2 상부 클래드층(8)의 그것보다 작고, 레이저광의 수평 횡방향의 넓어지기는 전류 블록층(7)에 의해서 제한된다. 이와 같이 레이저광의 발광점의 상하, 좌우와도 굴절율차를 갖게 하도록 구성하고 있기 때문에, 레이저광은 발광점 근방에 효율적으로 갇히게 된다.
이 반도체 레이저 장치(13)에 있어서는, 제1 상부 클래드층(5)의 Zn의 캐리어 농도를 1.5E18cm-3이라고 하고 있지만, GaAs 기판(1)의 Si의 캐리어 농도를 8E17cm-3으로 하고, 제1 상부 클래드층(5) 상에 접하고 배설되어 있는 제1 전류 블록층의 Si의 캐리어 농도를 1.0E17cm-3이라고 하고있기 때문에, 활성층(4)에의 Zn의 확산이 억제되어 있다. 활성층에의 Zn의 확산을 조사하기 위해서, 제1 회째의 결정성장후 Zn의 SlMS 분석(2차 이온질량 분석)을 행한 바, Zn이 활성층(4)에 대개 확산하지 않고 있는 것을 확인할 수 있었다.
이것은, 다음과 같이 설명할 수 있다고 생각한다. Journal of Crystal grcwth vol.145(1994) p8O8∼812에 Si-GaAs/Zn-A1GaAs에서의 Zn의 확산에 관해서 설명이 주어지고 있다. 이 아연(Zn)의 확산모델은, n형 GaAs/Zn 도핑된 Al GaAs/Se 도핑된 AlGaAs의 적층구조를 기초로 설명되어 있는 것이다. 이것에 의해, Si 도핑된 GaAs 중의 격자간 Ga가 Si의 캐리어 농도의 증가에 따라 증가하여, Ga는 이 계의 모체 원소이기 위해서, 격자간 Ga는 큰 확산속도를 가져, Zn 도핑된 AlGaAs 중에 용이하게 확산된다.
Zn 도핑된 AlGaAs 중에 확산하여 온 이 격자간 Ga에 의해, Zn 도핑된 AlGaAs 중의 Ga 사이트의 Zn이 튀어나가서 격자간이 Zn이 되어, 이 격자간 Zn이 근접하는 층에 확산한다고 설명되고 있다. 또한, 종래 구조와 같은 레이저장치에 있어서, Si 도핑된 GaAs 기판(101)의 캐리어 농도를 증가하면, 상부 클래드층(105)의 Zn의 확산이 촉진되어, 온도특성이 나빠지는 것을 찾아내고 있다. 특히, GaAs 기판(1)이 VB 법 또는 VGF 법으로 제작된 경우에는, 결정중에 불활성인 Si 원자가 다수 잔류하고 있어, Si 원자가 활성화할 때에 격자간에 Ga 원자가 생성되어, Zn의 활성층에의 확산이 더 촉진되는 것을 찾아내고 있다.
이것들로부터, 반도체 레이저 장치(13)에 있어서는, GaAs 기판(1)의 Si의 캐리어 농도를 8E17cm-3으로 낮게 하고 있기 때문에, 기판(1) 중의 격자간 Ga의 생성이 억제되기 위해서, 제1 상부 클래드층(5)에의 격자간 Ga의 확산이 적어져, 이 때문에 제1 상부 클래드층(5)의 Zn의 확산이 억제되어, 제1 상부 클래드층(5)의 Zn의캐리어 농도의 저하가 방지됨과 동시에, 활성층(4)에의 Zn의 확산도 적어져, 활성층(4)의 Zn의 캐리어 농도의 증대도 방지할 수 있다.
특히, GaAs 기판(1)이 VB법뿐만 아니라 VGF법으로 제작된 경우에는, 결정중에 불활성인 Si 원자가 다수 잔류하고 있기 때문에, GaAs 기판(1)의 Si의 캐리어 농도를 8E17cm-3으로 낮게 함으로써 기판(1)중의 격자간 Ga의 생성이 억제효과가 크고, 제1 상부 클래드층(5)으로부터 활성층(4)에의 Zn의 확산이 억제된다. 또한, 반도체 레이저 장치(13)에 있어서는, 전류 블록층(7)을 두 층에 나눠, 제1 상부 클래드층(5)에 근접하는 쪽의 제1 전류 블록층(7a)의 Si의 캐리어 농도를 낮추고, p측 전극(12)측의 제2 전류 블록층(7b)의 Si의 캐리어 농도를 높게 함으로써, 전류 블록층(7)으로서의 활동인 전류협착을 행하면서 제1 전류 블록층(7a) 내에서의 격자간 Ga의 생성을 억제하여, 이 격자간 Ga의 확산에 따라서 발생하는 제1 상부 클래드층(5)으로부터 활성층(4)에의 Zn의 확산도 억제된다.
따라서, 이 실시예에 있어서는, 활성층(4)의 n측 및 p측에 존재하는 n형 반도체층 내에서의 격자간 Ga의 생성을, 활성층(4)의 n측 및 p측의 양측에서 억제함에 의해, 이 격자간 Ga의 확산에 따라서 발생한다, 제1 상부 클래드층(5)으로부터 활성층(4)에의 Zn의 확산을 억제할 수 있기 때문에, 활성층(4)을 끼는 하부 클래드층(3) 및 제1 상부 클래드층을 캐리어 농도가 다른 복수층으로 구성한다고 하는 복잡한 구성으로 할 필요가 없고, 기판의 캐리어 농도를 약간 낮게 하는 것과, 전류 블록층의 제1 상부 클래드층 측의 부분을 저캐리어 진도층으로 한다고 하는 간단한 구성에 의해, 제1 상부 클래드층(5)의 Zn의 캐리어 농도의 저하에 의한 내부손실의증대, 그 위에 전류-광 출력특성의 온도특성의 열화를 방지할 수 있다.
또한, 활성층(4)의 Zn의 캐리어 농도의 증대에 동반하는 빔 특성의 열화를 방지할 수 있다. 그리고, 이 반도체 레이저 장치(13)의 기판은, Si의 캐리어 농도를 기판(1)의 캐리어 농도를 8E17cm-3이라고 하고있기 때문에 접촉저항도 비교적 낮게 설치할 수 있다. 이 실시예에 있어서는, 기판(1)의 캐리어 농도를 8E17cm-3으로 하였지만, 0.1E18cm-3이상 1.5E18cm-3이하의 범위이면 좋고, 바람직한 것은0.5E18cm-3이상 1.0E18cm-3미만이며, 더 바람직한 것은 0.7E18cm-3이상 1.0E18cm-3미만이다.
또한, 각 층의 Al 혼합 결정비는, 이 실시예에 나타낸 값에 한정되는 것이 아니라, 활성층(4)이 하부 클래드층(3), 제1 상부 클래드층(5), 전류 블록층(7) 및 제2 의 상부 클래드층(9)보다도 밴드갭이 작고, 또한, 제2 상부 클래드층(9)보다 밴드갭이 작고 활성층(4)보다 밴드갭이 큰 에칭 스토퍼층(6)을 구비한 구성이면 좋다.
또한, 실시예 1로서는 AlGaAs계 재료로 구성하였지만, AlGaInP계 등의 다른 III-V족 화합물 반도체재료에 있어서도 동일한 효과가 있다.
변형예
다음으로, 반도체 레이저 장치(13)와 기본적으로는 같은 구조이지만, 제조공정의 차이에 의해, 실시예 1의 반도체 레이저 장치(13)의 구성으로부터, 보호층(8)을 제거한 변형예에 관해서 설명한다. 도 4는 이 변형예의 반도체 레이저 장치의 단면도이다. 도 4에 있어서, 도 1과 같은 부호는 같거나 상당하는 부분이다. 20은 이 구성의 반도체 레이저 장치이다. 이하의 실시예에 있어서의 도 1과 같은 부호는 같거나 상당하는 부분이다.
다음에, 반도체 레이저 장치(20)의 제조방법에 관해서 설명한다. 도 5 및 도 6은 이 변형예의 반도체 레이저 장치(20)의 제조공정의 각 공정의 반도체 레이저 장치를 나타내는 단면도이다. 실시예 1의 도 2(a)와 같이, 우선 MOCVD법 등의 결정성장법에 의한 제1 차 에피택셜 성장으로 n-GaAs 기판(1) 상에, 버퍼층(2)이 되는 n-GaAs층(72), n형 하부 클래드층(3)이 되는 n-Al0.48Ga0.52As층(73), 활성층(4)이 되는 도핑되지 않은 Al0.15Ga0.85As층(74), 제1 상부 클래드층(5)이 되는 p-Al0.48Ga0.52As층(75), 에칭 스토퍼층(6)이 되는 p-Al0.2Ga0.8As층(76), 전류 블록층(7)이 되는 n-Al0.55Ga0.45As층(77) 및 보호층(8)이 되는 p-Al0.2Ga0.8As층(78)을 순차 형성한다. 이때의 도펀트로서는, n형도펀트는 실리콘이 사용되고, p형 도펀트는 아연이 사용된다. 전류 블록층(7)이 되는 n-Al0.55Ga0.45As층(77)은, 도 2와 같이, 캐리어 농도를 바꿔 두 층으로 형성되어, 제1 전류 블록층(7a)가 되는 제1 n-Al0.55Ga0.45As층(77a) 및 제2 전류 블록층(7b)가 되는 제2 n-Al0.55Ga0.45As층(77b)이 형성된다.
다음으로, p-Al0.2Ga0.8As층(78)상에, 포토레지스트막을 형성하여, 포토리소그래피 기술에 의해서 스트라이프형의 개구를 가지는 포토레지스트 패턴(80)을 형성한다. 이 공정의 결과를 나타낸 것이 도 5(a)이다.
이어서, 포토레지스트 패턴(80)을 마스크로서, p-Al0.2Ga0.8As층(78)을 제1 n-Al0.55Ga0.45As층(77b)에 달할 때까지 에칭한다. 이때의 에쳔트는 주석산 등의 GaAs를 선택적으로 에칭하는 것을 사용한다. 이 공정의 결과를 나타낸 것이 도 5(b)이다.
다음으로, 레지스트 패턴(80)을 제거한 뒤, AlAs 혼합 결정비가 높은 재료를 선택적으로 에칭할 수 있는 플루오르화수소산계의 에쳔트를 사용하고, p-Al0.2Ga0.8As층(78)을 마스크로서 사용하고, n-Al0.55Ga0.45As층(77)을 p-Al0.2Ga0.8As층(76)에 달할 때까지 에칭한다.
p-A10.2Ga0.8As층(76)은, n-Al0.55Ga0.45As층(77)보다도 AlAs 혼합 결정비가 낮기 때문에 에칭이 진행되지 않고 에칭 스트라이크퍼층으로서 작용한다. 이 때문에 n-Al0.55Ga0.45As층(77)을 완전히 제거할 수 있고, 전기적으로 저항이 적은 창문(7c)이 형성된다. 에칭 마스크로서 사용한 p-Al0.2Ga0.8As층(78)은, 당연 플루오르화수소산계의 에쳔트에는 에칭되지 않기 때문에 창문(7c) 상에 게시한 차양형에 남겨진다. 이 공정의 결과를 나타낸 것이 도 6(a)이다.
이어서, AlAs 혼합 결정비가 낮은 재료를 에칭할 수 있는 에쳔트이다, NH3계 또는 주석산계의 에쳔트를 사용하고, p-Al0.2Ga0.8As층(78)을 에칭한다. 이 p-A10.2Ga0.8As층(78)을 제거한 뒤, 2회째의 결정 성장공정에서, 창문(7c)을 통해, p-Al0.2Ga0.8As층(76)과 n-Al0.55Ga0.45As층(77)의 위에 제2 상부 클래드층(9)으로서의 p-Al0.5Ga0.5As층(79)을 매립 성장을 행하고, 이 p-Al0.48Ga0.52As층(79)의 위에 접촉층(10)으로서의 p-GaAs층(82)을 형성한다. 이 공정의 결과를 나타낸 것이 도 6(b)이다.
이어서, p-GaAs층(82)의 표면상에 p측 전극(12), 기판(1)의 이면 측에 n측 전극(11)을 형성하여, 도 4에 표시된 반도체 레이저 장치(20)를 완성한다. 이 구성에 있어서도 반도체 레이저 장치(13)와 동일한 효과를 발휘할 수 있다.
실시예 2
이 실시예 2에 있어서는, 실시예 1의 도핑되지 않은 Al0.15Ga0.85As의 활성층(4)을 더블 양자우물(이하 DQW라고 창함) 구조의 활성층으로 하였다는 것이다. 도 7은 실시예 2에 관한 반도체 레이저 장치의 DQW 구조의 활성층(30)의 단면도이다.
도 7에 있어서, 32는 층두께 15nm로 도핑되지 않은 Al0.35Ga0.65As의 광가이드층이고, 34은 층두께 8nm로 도핑되지 않은 Al0.10Ga0.90As의 우물층이고, 36은 층두께 8nm로 도핑되지 않은 Al0.35Ga0.65As의 배리어층이다. 도 8는 활성층(30)의 DQW 구조의 에너지밴드를 나타내는 모식도이다. 그 밖의 구성은, 실시예 1과 동일하다. 따라서, p-Al0.48Ga0.52As의 제1 상부 클래드층(5)은, 도펀트는 Zn, 캐리어 농도는 1.5E18cm-3이며, n형 GaAs 기판(1)은 n형 도펀트는 Si으로, 캐리어 농도는 8E17cm-3이다. 또한 이 GaAs 기판(1)은 VB(Vertical Bridgeman)법으로 작성된 것이다.
또한, 전류 블록층(7)은 제1 전류 블록층(7a)과 제2 전류 블록층(7b)으로 형성되어 있다. 제1 전류 블록층(7a)는 에칭 스토퍼층(6) 상에 인접하여 배설되고, 도펀트는 Si이고, 캐리어 농도는 1.0E17cm-3이고, 층두께 0.2㎛이다. 제2 전류 블록층(7b)는, 제1 전류 블록층(7a) 상에 인접하여 배설되고, 도펀트는 Si이고, 캐리어 농도는 2.5E17cm-3이고, 층두께 0.4㎛이다.
이 실시예에 의한 반도체 레이저 장치에 있어서도, 실시예 1과 같이, 제1 상부 클래드층(5)의 Zn의 확산은 적고, 제1 상부 클래드층(5)의 Zn의 캐리어 농도가 유지되고 있다. 따라서, 캐리어 농도의 저하에 의한 내부손실의 증대와 그 위에 전류-광 출력특성의 온도특성의 열화를 방지할 수 있다. 또한, 활성층(20)의 Zn의 캐리어 농도의 증대가 없기 때문에, 빔 특성의 열화를 방지할 수 있다. 또한, 활성층(20)에 Zn의 확산에 의한 DQW 구조의 무질서화가 회피할 수 있기 때문에, 설계종류의 DQW 구조가 실현되어, 캐리어의 감금이 더 효율적으로 행해진다.
그리고, 이 반도체 레이저 장치의 기판은, Si의 캐리어 농도를 기판(1)의 캐리어 농도를 8E17cm-3이라고 하고 있기 때문에 접촉저항도 비교적 낮게 설치할 수 있다. 이 실시예의 반도체 레이저 장치에 있어서, 공진기 길이가 800㎛으로 하였을때, 동작온도 60℃에서의 한계치 전류는 45mA이며, 실시예 1에 비교하여 더 낮게 실현된다.
또한, 이 실시예에 있어서는, 활성층을 DQW 구조로 하였지만, 다른 양자우물구조 즉, 단일 양자우물(SQW) 구조와 3중 양자우물(TQW) 구조 등의 다중 양자우물(MQW) 구조와 그린(GRIN) 구조, 분리감금 헤테로(SCH) 구조 등도 동일한 효과를 발휘한다.
실시예 3
이 실시예 3에 있어서는, n형 GaAs 기판의 캐리어 농도를 0.1E18cm-3이상 1.5E18cm-3이하로 함과 동시에 전류 블록층을 실시예 1과 같이 캐리어 농도가 다른 두 층으로 구성하지 않고, 1층으로 구성하지만 도펀트를 Si보다 활성화율이 높은 VI 족원소로 한 것이다. 이에 따라, 기판 및 전류 블록층의 n형 도펀트에 근거하는 제1 상부 클래드층으로부터 활성층으로의 Zn의 확산을 적게 한 것이다.
도 9는, 이 실시예에 관한 반도체 레이저 장치의 단면도이다. 도 9에 있어서, 40은 반도체 레이저 장치이고, 42는 전류 블록층이다. 전류 블록층(42)은 도펀트로서 Si보다 활성화율이 높은 원소인 셀렌(selen)(Se)과 텔루늄(Te)과 유황(S)이 사용되고, 캐리어 농도는 2.5E17cm-3이고, 층두께 0.6㎛이다. 다른 구성은, 실시예 1과 마찬가지고, n형 GaAs의 기판(1)의 n형 도펀트는 Si이고, 캐리어 농도는3E17cm-3이다. 또한 이 GaAs 기판(1)은 VB법으로 제작된 것이다.
층두께0.1㎛의 n-GaAs의 버퍼층(2)은, 도펀트가 Si이고, 캐리어 농도는 3E17cm-3이고, 버퍼층(2) 상에 설치된 층두께 2.0㎛의 n-Al0.48Ga0.52As의 하부 클래드층(3)은 도펀트가 Si이고, 캐리어 농도는 3E17cm-3이다. 하부 클래드층(3)의 도펀트는 Se 등의 다른 n형 도펀트만으로도 좋다. 또한, p형 도펀트는 Zn이다.
이 반도체 레이저 장치(40)로는, 실시예 1과 같이, GaAs 기판(1)의 Si의 캐리어 농도를 8E17cm-3으로 낮게 하고 있기 때문에, 기판(1) 중의 격자간 Ga의 생성이 억제되기 위해서, 제1 상부 클래드층(5)에의 격자간 Ga의 확산이 적어져, 이 때문에 제1 상부 클래드층(5)의 Zn의 확산이 억제되어, 제1 상부 클래드층(5)의 Zn의 캐리어 농도의 저하가 방지됨과 동시에, 활성층(4)에의 Zn의 확산도 적어져, 활성층(4)의 Zn의 캐리어 농도의 증대도 방지할 수 있다. 한편, 전류 블록층(42)은 1층으로 구성하여, 도펀트를 Si보다 활성화율이 높은 원소를 사용함에 의해, 격자간에 존재하는 도펀트의 원자의 수를 적게 할 수 있기 때문에, 활성층에의 Zn의 확산을 억제할 수 있다.
따라서, 이 실시예에 있어서도, 실시예1와 동일한 효과를 발휘하여, 기판의 캐리어 농도를 약간 낮게 하는 것과, 전류 블록층의 도펀트를 Si보다 활성화율이 높은 원소로 한다고 하는 간단한 구성에 의해, 제1 상부 클래드층(5)의 Zn의 캐리어 농도의 저하에 의한 내부손실의 증대, 그 위에 전류-광 출력특성의 온도특성의열화를 방지할 수 있다. 또한, 활성층(4)의 Zn의 캐리어 농도의 증대에 동반하는 빔 특성의 열화를 방지할 수 있다.
실시예 4
이 실시예 4에 있어서는, n형 GaAs 기판의 캐리어 농도를 0.1E18cm-3이상 1.5 E18cm-3이하로 함과 동시에 전류 블록층을 실시예1과 같이 캐리어 농도가 다른 2층의 구성으로 하여, 도펀트를 Si보다 활성화율이 높은 VI족 원소로 한 것이다. 이에 따라, 기판 및 전류 블록층의 n형 도펀트에 근거하는 제1 상부 클래드층으로부터 활성층에의 Zn의 확산을 더 적게 한 것이다.
도 10은 이 실시예에 관한 반도체 레이저 장치의 단면도이다. 도 10에 있어서, 45는 반도체 레이저 장치이고, 47는 에칭 스토퍼층(6)의 위에 설치된 층두께 0.6㎛의 n-Al0.55Ga0.45As의 전류 블록층으로, 제1 전류 블록층(47a)이고, 제2 전류 블록층(47b)에서 형성되어 있다. 도펀트는 Si보다 활성화율이 높은 원소인 셀렌(selen)(Se)으로, 그 외에 텔루늄(Te)과 유황(S)이 사용된다. 제1 전류 블록층(47a)는 에칭 스토퍼층(6)상에 인접하여 배설되고, 캐리어 농도는 1.0E17cm-3이고, 층두께 0.2㎛이다.
제2 전류 블록층(7b)은 제1 전류 블록층(7a) 상에 인접하여 배설되고, 캐리어 농도는 2.5E17cm-3이고, 층두께 0.4㎛이다. 다른 구성은, 실시예 1과 마찬가지다. 이 반도체 레이저 장치(45)로는, GaAs 기판(1)의 Si의 캐리어 농도를 8E17cm-3로 낮게 하고 있기 때문에 제1 상부 클래드층(5)의 Zn의 확산이 억제되어, 제1 상부 클래드층(5)의 Zn의 캐리어 농도의 저하가 방지됨과 동시에, 활성층(4)에의 Zn의 확산도 적어져서 활성층(4)의 Zn의 캐리어 농도의 증대도 방지할 수 있다.
그리고, 전류 블록층(47)을 2층으로 나누어 제1 상부 클래드층(5)에 근접하는 쪽의 제1 전류 블록층(47a)의 Se의 캐리어 농도를 낮게 하고, p측 전극(12)가의 제2 전류 블록층(47b)의 Se의 캐리어 농도를 높게 함으로써, 전류 블록층(47)으로서의 기능인 전류협착을 행하면서, 전류 블록층(47)의 도펀트로서, Si보다 활성화율이 높은 원소를 사용함으로써 격자간에 존재하는 도펀트의 원자의 수를 적게 할 수 있기 때문에 제1 전류 블록층(47a) 내에서의 격자간 Ga의 생성을 억제하고, 이 격자간 Ga의 확산에 따라서 발생하는 제1 상부 클래드층(5)으로부터 활성층(4)에의 Zn의 확산도 억제된다.
따라서, 실시예 1의 효과에 덧붙여, 더 유효하게 제1 상부 클래드층(5)의 Zn의 캐리어 농도의 저하에 의한 내부손실의 증대와 전류-광 출력특성의 온도특성의 열화를 방지할 수 있다. 또한, 활성층(4)의 Zn의 캐리어 농도의 증대에 동반하는 빔 특성의 열화도보다 유효하게 방지할 수 있다.
또, 실시예 1 내지 4에 있어서 설명한 반도체 레이저 장치는, SAS형이지만, 활성층의 위에 Zn 도핑된 클래드층과 도핑되지 않거나 n형 전류 블록층을 계속하여 형성하는 다른 형식의 반도체 레이저라도 동일한 효과를 발휘한다.
본 발명에 관한 반도체 레이저 장치 및 반도체 레이저 장치의 제조방법은, 이상으로 설명하였던 것과 같은 구성 또는 공정을 구비하고 있기 때문에, 이하 같은 효과를 가진다. 본 발명에 관한 반도체 레이저 장치에 있어서는, 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과, 이 반도체 기판상에 배설된 제1 도전형의 제1 클래드층과, 활성층과, 제2 도전형의 제1의 제2 클래드층과, 이 제1의 제2 클래드층의 위에 배설되어, 제1의 제2 클래드층에 가까운 측의 제1의 층과 이 제1 층의 위에 배설되어 제1 층의 불순물 농도보다 높은 불순물 농도를 가지는 제2 층을 가진 제1 도전형의 전류 블록층과, 제2 도전형의 제2의 제2 클래드층을 구비한 것으로, 기판과 전극의 접촉저항을 낮게 억제할 뿐 아니라, 간단한 구성으로 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있다. 나아가서는 염가로, 한계치 전류가 낮고 온도특성이 좋은 반도체 레이저 장치를 얻을 수 있다.
또한, 전류 블록층의 제1 층의 불순물 농도를 실질적으로 도핑되지 않았거나 3×1017cm-3이하로 한 것으로, 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 유효하게 방지할 수 있다. 나아가서는 염가로, 한계치 전류가 낮고 온도특성이 좋은 반도체 레이저 장치를 얻을 수 있다.
또한, 전류 블록층의 불순물을, Si보다 활성화율이 높은 VI족 원소로 하였기때문에, 전류 블록층의 불순물의 양을 적게 할 수 있어서, 전류 블록층의 격자간 원자의 발생을 더 억제하여, 제2 도전형 도펀트의 확산을 억제할 수 있다. 나아가서는 염가로, 한계치 전류가 낮고 온도특성이 좋은 반도체 레이저 장치를 얻을 수 있다.
또한, 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과, 이 반도체 기판상에 배설된 제1 도전형의 제1 클래드층과, 활성층과, 제2 도전형의 제1의 제2 클래드층과, 이 제1의 제2 클래드층의 위에 배설되어, Si보다 활성화율이 높은 VI족 원소를 불순물로 하는 제1 도전형의 전류 블록층과, 제2 도전형의 제2의 제2 클래드층을 구비한 것으로, 기판과 전극의 접촉저항을 낮게 억제하면서, 간단한 구성으로 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있다. 나아가서는 염가로, 한계치 전류가 낮게 온도특성이 좋은 반도체 레이저 장치를 얻을 수 있다.
또한, 제1의 제2 클래드층과 제2의 제2 클래드층과의 사이에, 활성층보다도 밴드갭이 크고, 제2의 제2 클래드층보다 밴드갭이 작은 III-V족 화합물 반도체로 이루어지는 제2 도전형의 반도체층을 구비하였기 때문에, 띠 형상 개구를 확실히 형성할 수 있고, 결정성이 좋은 제2의 제2 클래드층을 구성할 수 있다. 나아가서는, 내부손실이 적고, 전류-광 출력특성의 온도특성을 더 높인 반도체 레이저 장치를 구성할 수 있다.
또한, 제1 클래드층을 AlxGa1-xAs(0<x<1)로, 활성층을 AlGaAs계 재료로, 제1의 제2 클래드층을 AluGa1-uAs(0<u<1)로, 전류 블록층을 AlzGa1-zAs(0<z<1)로, 그리고 제2의 제2 클래드층을 AlvGa1-vAs(0<v<1)로 구성하였기 때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금을 유효하게 행할 수 있기 때문에, 전류-광 출력특성의 온도특성이 양호하고, 빔 특성도 좋고, 접촉저항도 비교적 낮은 적외의 반도체 레이저 장치를 얻을 수 있다.
또한, 제1의 제2 클래드층의 제2 도전형의 도펀트의 불순물 농도가 1×1018cm-3을 넘어 3×1018cm-3이하로 하였기 때문에, 활성층으로부터의 캐리어의 오버플로우를 억제하여, 한계치 전류밀도를 낮게 유지할 수 있으니까, 전류-광 출력특성의 온도특성이 더 양호하고, 빔 특성도 좋은 반도체 레이저 장치를 구성할 수 있다.
또한, GaAs 반도체 기판을 VB법 또는 VGF법으로 제작한 것으로 하였기 때문에, 제2 도전형의 도펀트의 활성층에의 확산을 효과적으로 적게 하는 수 있어, 전류-광 출력특성의 온도특성이 더 양호하고, 빔 특성도 좋은 반도체 레이저 장치를 구성할 수 있다.
또한, GaAs 반도체 기판에 포함되는 불활성인 Si의 농도가 1×1018cm-3이하로 하였기 때문에, 제2 도전형의 도펀트의 활성층에의 확산을 효과적으로 적게 하는 수 있어, 전류-광 출력특성의 온도특성이 더 양호하고, 빔 특성도 좋은 반도체 레이저 장치를 구성할 수 있다.
또한, 제1 도전형이 n형이고, 제2 도전형이 p형이고, 기판의 n형의 도펀트를 실리콘으로, p형의 도펀트를 아연으로 하였기 때문에, 기판과 전극의 콘택저항을 낮게 억제할 뿐만 아니라, 제1의 제2 클래드층으로부터 활성층에의 아연의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금을 유효하게 행할 수 있다. 나아가서는, GaAs 기판의 n형 도펀트를 실리콘로, p형 도펀트를 아연으로 하는 간단한 구성의 염가로, 전류-광 출력특성의 온도특성이 양호하고, 빔 특성도 잘 접촉저항도 비교적 낮은 반도체 레이저 장치를 얻을 수 있다.
또한, 활성층을 다중 양자우물 구조로 한 것으로, 다중 양자우물 구조에의 제2 도전형의 도펀트의 확산에 의한 무질서화를 적게 하는 수 있어, 설계대로의 다중 양자우물 구조를 실현하기 쉽게 된다. 나아가서는, 효율이 잘 염가로 수율이 좋은 반도체 레이저 장치를 얻을 수 있다.
본 발명에 관한 반도체 레이저 장치의 제조방법에서는, 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판을 준비하는 공정과, 제1 도전형의 제1 클래드층을 형성하는 공정과, 활성층을 형성하는 공정과, 제2 도전형의 제1의 제2 클래드층을 형성하는 공정과, 제1의 제2 클래드층에 가까운 측의 제1 층과 이 제1 층의 위에 형성되어 제1 층의 불순물 농도보다 높은 불순물 농도를 가지는 제2 층을 가지는 전류 블록층을, 제1의 제2 클래드층의 위에 형성하는 공정과, 제2 도전형의 제2의 제2 클래드층을 형성하는 공정을 포함하기 때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있고, 활성층에의 캐리어의 감금이 유효하게 행할 수 있는 반도체 레이저 장치를 간단한 공정에서 제조할 수 있다. 나아가서는 한계치 전류가 낮고, 온도특성이 좋은 염가인 반도체 레이저 장치를 제공할 수 있다.
또한, 블록층을 형성하는 공정에서, 전류 블록층의 제1 층의 불순물 농도를 실질적으로 도핑되지 않거나 3×1017cm-3이하로 하였기 때문에 제1의 제2 클래드층으로부터 활성층에의 제2 도전형 도펀트의 확산을 유효하게 방지할 수 있는 반도체 레이저 장치를 간단히 제조할 수 있다. 나아가서는 한계치 전류가 낮고, 온도특성이 좋은 염가인 반도체 레이저 장치를 제공할 수 있다.
또한, 제1의 제2 클래드층과 제2의 제2 클래드층 사이에, 활성층보다도 밴드갭이 크고, 제2의 제2 클래드층보다 밴드갭이 작은 III-V족 화합물 반도체로 이루어지는 제2 도전형의 반도체층을 더 형성하는 공정을 포함함과 동시에, 전류 블록층의 개구를 형성하는 공정에서 이 제2 도전형의 반도체층에 의해 에칭을 정지시키기 때문에, 띠 형상 개구를 확실히 형성할 수 있고, 제2의 제2 클래드층을 결정성잘 형성할 수 있다. 나아가서는, 내부손실이 적고, 전류-광 출력특성의 온도특성을 더욱 높인 반도체 레이저 장치를 염가에 제공할 수 있다.
또한, 제1 클래드층이 AlxGa1-xAs(0<x<1)이고, 활성층이 AlGaAs계 재료이고, 제1의 제2 클래드층이 AluGa1-uAs(0<u<1)이고, 전류 블록층이 AlzGa1-zAs(0<z<1)이고,제2 의 제2 클래드층이 AlvGa1-vAs(0<v<1)로 구성되었기 때문에, 기판과 전극의 접촉저항을 낮게 억제하면서, 활성층에의 제2 도전형 도펀트의 확산을 방지할 수 있는 적외선 반도체 레이저를 간단한 공정에서 제조할 수 있다. 나아가서는 전류-선 출력특성의 온도특성이 양호하고, 빔 특성도 좋고, 접촉저항도 비교적 낮은 적외선의 반도체 레이저 장치를 염가에 제공할 수 있다.

Claims (3)

  1. 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과,
    상기 반도체 기판 상에 배설되고 III-V족 화합물 반도체로 이루어진 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층의 위에 배설되고 상기 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물 반도체로 이루어진 활성층과,
    상기 활성층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층과,
    상기 제1의 제2 클래드층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어져 있고, 상기 제1의 제2 클래드층에 가까운 쪽의 제1 층과 상기 제1 층의 위에 배설되어 상기 제1 층의 불순물 농도보다 높은 불순물 농도를 가지는 제2 층을 가지고, 상기 제1 층과 제2 층이 함께 전류경로가 되는 띠 형상의 개구를 가지는 제1 도전형의 전류 블록층과,
    상기 전류 블록층의 상기 개구를 통해 상기 제1의 제2 클래드층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 구비한 것을 특징으로 하는 반도체 레이저 장치.
  2. 도펀트의 불순물 농도가 0.1×1018cm-3이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판과,
    상기 반도체 기판 상에 배설되어 III-V족 화합물 반도체로 이루어진 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층의 위에 배설되어 상기 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물반도체로 이루어지는 활성층과,
    상기 활성층의 위에 배설되어 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층과,
    상기 제1의 제2 클래드층의 위에 배설되어 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어지고 전류경로가 되는 띠 형상의 개구를 가지며 도펀트가 Si보다 활성화율이 높은 IV족 원소인 제1 도전형의 전류 블록층과,
    상기 전류 블록층의 상기 개구를 통해 상기 제1의 제2 클래드층의 위에 배설되고 상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 구비한 것을 특징으로 하는 반도체 레이저 장치.
  3. 도펀트의 불순물 농도가 0.1×1018cm 이상 1.5×1018cm-3이하인 제1 도전형의 GaAs 반도체 기판을 준비하는 공정과,
    상기 GaAs 반도체 기판 위에 III-V족 화합물 반도체로 이루어지는 제1 도전형의 제1 클래드층을 형성하는 공정과,
    상기 제1 클래드층의 위에 제1 클래드층보다도 밴드갭이 작은 III-V족 화합물 반도체로 이루어진 활성층을 형성하는 공정과,
    상기 활성층의 위에 상기 활성층보다 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제1의 제2 클래드층을 형성하는 공정과,
    상기 활성층보다도 밴드갭이 큰 III-V족 화합물 반도체로 이루어지고 상기 제1의 제2 클래드층에 가까운 쪽의 제1 층과 상기 제1 층의 위에 형성되어 상기 제1 층의 불순물 농도보다도 높은 불순물 농도를 가지는 제2 층을 가지고 전류경로가 되는 띠 형상의 개구를 구비한 전류 블록층을, 상기 제1의 제2 클래드층의 위에 형성하는 공정과,
    상기 전류 블록층의 개구를 통해 상기 제1의 제2 클래드층의 위에 상기 활성층보다 밴드갭이 큰 III-V족 화합물 반도체로 이루어진 제2 도전형의 제2의 제2 클래드층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 레이저 장치의 제조방법.
KR10-2001-0013555A 2000-07-18 2001-03-16 반도체 레이저 장치 및 그 제조방법 KR100417096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-217851 2000-07-18
JP2000217851A JP2002033553A (ja) 2000-07-18 2000-07-18 半導体レーザ装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020007972A true KR20020007972A (ko) 2002-01-29
KR100417096B1 KR100417096B1 (ko) 2004-02-05

Family

ID=18712903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0013555A KR100417096B1 (ko) 2000-07-18 2001-03-16 반도체 레이저 장치 및 그 제조방법

Country Status (3)

Country Link
JP (1) JP2002033553A (ko)
KR (1) KR100417096B1 (ko)
TW (1) TW490900B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316515A (zh) * 2018-03-13 2020-06-19 株式会社藤仓 半导体光元件、半导体光元件形成用构造体以及使用其的半导体光元件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873909B2 (ja) 2003-02-28 2007-01-31 住友電気工業株式会社 ファイバグレーティングレーザモジュール及び光信号を発生する方法
JP3729270B2 (ja) 2004-01-08 2005-12-21 セイコーエプソン株式会社 光素子およびその製造方法
JP2006120668A (ja) * 2004-10-19 2006-05-11 Mitsubishi Electric Corp 半導体レーザ
US7492803B2 (en) 2005-06-10 2009-02-17 Hewlett-Packard Development Company, L.P. Fiber-coupled single photon source
JP2008103772A (ja) * 2008-01-17 2008-05-01 Matsushita Electric Ind Co Ltd 半導体レーザ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186582A (ja) * 1986-02-13 1987-08-14 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JP3027664B2 (ja) * 1992-12-18 2000-04-04 シャープ株式会社 半導体レーザ素子
JP3211594B2 (ja) * 1994-12-05 2001-09-25 住友電気工業株式会社 化合物半導体結晶基板
JPH10200201A (ja) * 1996-11-18 1998-07-31 Mitsubishi Chem Corp 半導体レーザ
JP3652072B2 (ja) * 1997-07-30 2005-05-25 シャープ株式会社 半導体レーザ素子
JP3521793B2 (ja) * 1999-03-03 2004-04-19 松下電器産業株式会社 半導体レーザの製造方法
JP2001189528A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体レーザ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316515A (zh) * 2018-03-13 2020-06-19 株式会社藤仓 半导体光元件、半导体光元件形成用构造体以及使用其的半导体光元件的制造方法
US11799270B2 (en) 2018-03-13 2023-10-24 Fujikura Ltd. Semiconductor optical element, semiconductor optical element forming structure, and method of manufacturing semiconductor optical element using the same

Also Published As

Publication number Publication date
TW490900B (en) 2002-06-11
KR100417096B1 (ko) 2004-02-05
JP2002033553A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
US20090023240A1 (en) Semiconductor laser device and manufacturing method of the same
JP3585817B2 (ja) レーザダイオードおよびその製造方法
KR100232993B1 (ko) 반도체 레이저장치 및 그 제조방법
EP1283574B1 (en) Semiconductor laser element
KR100417096B1 (ko) 반도체 레이저 장치 및 그 제조방법
US4602371A (en) High output semiconductor laser device utilizing a mesa-stripe optical confinement region
JP4028158B2 (ja) 半導体光デバイス装置
JPH10261835A (ja) 半導体レーザ装置、及びその製造方法
JP2001057459A (ja) 半導体レーザ
JP2001185809A (ja) 半導体光デバイス装置及びその製造方法
JP2001135895A (ja) 半導体発光装置
JP2001203423A (ja) 半導体発光装置
JP2002124738A (ja) 半導体光デバイス装置及びその製造方法
JP4517437B2 (ja) 半導体レーザ装置及びその製造方法
JP2679974B2 (ja) 半導体レーザ装置
JPH05211372A (ja) 半導体レーザの製造方法
JP2002026451A (ja) 半導体光デバイス装置
JP2909144B2 (ja) 半導体レーザ装置及びその製造方法
JP2865160B2 (ja) 半導体レーザの製造方法
JP4163321B2 (ja) 半導体発光装置
JP3071021B2 (ja) 半導体レーザ装置の製造方法
JP2001057458A (ja) 半導体発光装置
JP2001185810A (ja) 半導体光デバイス装置及びその製造方法
JP2502835B2 (ja) 半導体レ―ザおよびその製造方法
JPH06283801A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010316

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040120

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070110

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20100111

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20100111

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee