KR20020002692A

KR20020002692A - 고전압 발생 회로

Info

Publication number: KR20020002692A
Application number: KR1020000036944A
Authority: KR
Inventors: 이상권; 김준호; 남영준; 조광래; 이병재
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-06-30
Filing date: 2000-06-30
Publication date: 2002-01-10
Also published as: KR100348215B1; US6784723B2; US20020033731A1

Abstract

본 발명의 고전압 발생 회로는 고전압 펌프를 구동하기 위한 신호를 순차 지연수단에 의해 순차 지연된 신호들을 사용하여 고전압 펌프를 순차적으로 구동시켜 고전압 레벨을 정밀하게 제어할 수 있으며, 고전압 레벨의 피크치를 감소시켜 셀의 리프레시 특성을 향상시키며, 셀에 가해지는 스트레스를 줄일 수 있다.

Description

고전압 발생 회로{High Voltage Generation Circuit}

본 발명은 고전압 발생 회로에 관한 것으로, 특히 고전압 펌프를 순차적으로 인에이블시켜 고전압 레벨을 정밀하게 펌핑함으로써 안정된 레벨을 갖는 고전압을 발생시킬 수 있는 고전압 발생 회로에 관한 것이다.

외부 전원전압을 사용하는 반도체 소자에서 외부 전원전압보다 트랜지스터의 문턱전압 만큼 높은 고전압(VPP)을 발생시키는 고전압 발생 회로는 트랜지스터의 문턱전압 손실을 보충할 수 있기 때문에 디램에서 널리 이용되고 있다.

도 1 은 종래 고전압 발생 회로를 나타낸 블록도로써, 이에 도시된 바와 같이, 고전압 레벨을 검출하는 고전압 레벨 검출부(1)와, 그 고전압 레벨 검출부(1)에 의해 검출된 검출결과인 검출신호(DET)에 따라 고전압 펌프 제어 신호(VPPEN)를 출력하는 고전압 펌프 제어부(2)와, 그 고전압 펌프 제어부(2)의 출력신호(VPPEN)에 따라 고전압 펌프를 구동시키기 위한 펄스신호(OSC) 및 고전압 펌프를 제어하기 위한 펌프 액티브 신호(PACT)를 출력하는 발진기(3)와, 그 발진기(3)의 출력신호(OSC, PACT)에 의해 구동되어 고전압을 펌핑하기 위한 다수개의 고전압 펌프(41-4N)와, 상기 고전압 레벨 검출부(1)의 클램핑 액티브 신호(CLMP)에 의해 고전압 레벨을 클램핑하는 고전압 클램핑부(5)를 포함하여 구성된다.

도 2 는 상기 각각의 고전압 펌핑부(41-4N)의 상세 회로도를 나타낸 회로도로써, 이에 도시된 바와 같이, 펌프 액티브 신호(PACT)가 제1 인버터(INV1)에 의해 반전된 신호 및 펄스신호(OSC)를 낸딩하는 제1 낸드게이트(ND1)와, 그 제1 낸드게이트(ND1)의 출력신호 및 제2 인버터(INV2)에 의해 반전된 출력신호가 각각 제1 입력단자에 인가되고, 출력신호가 각각 제3, 제4 인버터(INV3, INV4)에 의해 반전된 신호가 서로의 제2 입력단자에 인가되는 제1, 제2 노아게이트(NOR1, NOR2)와, 상기 제3 인버터(INV3)의 출력신호 및 제5 인버터(INV5)에 의해 반전된 신호를 노아링하여 제1 펌프 구동신호(G1)를 출력하는 제3 노아게이트(NOR3)와, 상기 제4 인버터(INV4)의 출력신호 및 제6 인버터(INV6)에 의해 반전된 신호를 노아링하여 제2 펌프 구동신호(G2)를 출력하는 제4 노아게이트(NOR4)와, 상기 제3, 제4 노아게이트(NOR3, NOR4)의 출력신호(G1, G2)에 의해 각각 구동되어 고전압 펌프를 프리차지하는 제1, 제2 프리차지용 캐패시터(C1, C2)와, 상기 제3, 제4 인버터(INV3, INV4)의 출력신호(R1, R2)에 의해 각각 구동되어 전압 펌핑을 수행하는 제3, 제4 캐패시터(C3, C4)와, 상기 제1, 제2 프리차지 캐패시터(C1, C2)에 의해 선택적으로 턴온되어 외부 전원전압으로 고전압 펌프를 프리차지하는 제1, 제2 엔모스 트랜지스터(NM1, NM2)와, 그 제1, 제2 엔모스 트랜지스터(NM1, NM2)에 의해 프리차지된 노드에 게이트가 크로스 커플드 연결되어 고전압을 전송하는 제1, 제2 피모스 트랜지스터(PM1, PM2)를 포함하여 구성된다.

이와 같이 구성된 종래 고전압 발생회로의 동작을 도면을 참조하여 설명하면 다음과 같다.

먼저, 고전압(VPP) 레벨이 시간이 지남에 따라 일정 레벨 이하로 낮아지면, 고전압 레벨 검출부(1)는 디램의 코아(core) 전원전압인 내부 전원전압(VDD)보다 낮은 검출신호(DET)를 출력한다.

따라서, 고전압 펌프 제어부(2)는 하이 레벨의 고전압 펌프 제어신호(VPPEN)를 출력하여, 발진기(3)에 의해 로우 레벨의 펌프 액티브 신호(PACT) 및 주기적으로 로우 레벨을 갖는 펄스 신호(OSC)를 출력하게 된다.

고전압 펌프(41-4N)는 상기 펌프 액티브 신호(PACT) 및 펄스신호(OSC)를 입력받아 동시에 모든 고전압 펌프(41-4N)가 전압 펑핑을 수행한다. 따라서, 고전압 레벨이 갑자기 크게 상승하게 된다.

도 3a 및 도 3b 는 종래 고전압 발생회로의 동작을 나타낸 타이밍도로써, 도시된 바와 같이 발진기(3)의 펄스신호(OSC)의 한 주기마다 고전압 레벨이 큰 폭으로 상승하게 되는데, 일정 레벨까지 상승하게 되면, 고전압 레벨 검출부(1)의 검출신호(DET)에 의해 고전압 펌프 제어신호(VPPEN)가 로우 레벨이 되어 고전압 펌프(41-4N)를 디세이블 시킨다.

여기서, 다시 고전압 레벨이 시간이 지남에 따라 낮아지게 되는데, 이때 스탠바이 때보다 액티브 때에 더 빠른 속도로 낮아지게 된다.

상기에서 설명한 바와 같이 고전압 레벨이 다시 일정 레벨이하로 낮아지게 되면, 다시 전압 펌핑을 시작하기 위해 상기에서 설명한 과정을 반복하게 된다.

한편, 상기 고전압 클램핑부(5)는 고전압 레벨이 일정 레벨 이상으로 상승하게 되면, 고전압 레벨 검출부(1)는 클램핑 액티브 신호(CLMP)를 인에이블시켜 클램핑 동작을 수행하여 고전압 레벨의 과도한 상승을 방지한다.

상기 각 고전압 펌프(41-4N)는 주지 관용의 기술이므로 여기서는 그의 상세한 동작 설명은 생략하기로 한다.

상기에서 기술한 바와 같은 종래 고전압 발생회로는 도 3b 에 도시된 바와같이, 다수개의 고전압 펌프(41-4N)가 동시에 구동되면서, 발진기(3)의 펄스신호(OSC)의 하나의 주기마다 고전압(VPP)은 큰 삼각파 모양으로 상승하게 된다.

또한, 고전압 펌프 제어 신호(VPPEN)가 로우 레벨로 천이하는 순간에도 발진기(3)의 펄스신호(OSC)가 하이 레벨로 천이함으로써 상기 다수개의 고전압 펌프(41-4N)가 동시에 구동하게 되어, 불필요하게 고전압(VPP) 레벨이 큰 폭으로 상승하게 된다.

실제 펌프 동작 시에 고전압(VPP) 레벨을 검출한 후, 고전압 인에이블 신호(VPPEN)로 피드백하는 데에도 지연시간이 발생함으로 원하는 고전압(VPP) 레벨보다 높게 상승하게 된다.

이와 같이 고전압(VPP) 레벨의 변화폭이 크게 되면, 셀에 과도한 스트레스를 줄 뿐만아니라, 웰 캐패시턴스의 커플링으로 인해 백 바이어스 전압(VBB)이 이에 동조하게 되어 백 바이어스 전압(VBB) 또한 불안정하게 되어 셀의 리프레시 특성을 저하시키게 되는 문제점이 발생한다.

이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 다수개의 고전압 펌프 회로를 순차적으로 작동시켜 고전압 레벨을 정밀하게 펌핑할 수 있는 고전압 발생회로를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 내부 전압 발생 장치는, 고전압 레벨을 검출하는 고전압 레벨 검출수단과;

그 고전압 레벨 검출수단의 검출신호에 따라 제어 신호를 출력하는 고전압 펌프 제어수단과;

그 고전압 펌프 제어수단의 제어 신호에 따라 고전압 펌프를 구동시키기 위한 펄스신호를 출력하는 발진수단과;

그 발진 수단의 펄스신호를 순차 지연시키는 복수개의 지연수단으로 구성된 순차 지연 수단과;

상기 고전압 펌프 제어수단의 제어신호 및 순차 지연 수단의 각 지연수단에 의해 지연된 펄스신호에 의해 각각 순차적으로 구동되는 복수개의 고전압 펌프;

를 구비하여 구성된 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

도 1 은 종래 고전압 발생 회로를 나타낸 블록도.

도 2 는 도 1 의 블록도에 있어서, 고전압 펌프의 상세 회로도.

도 3 은 도 1 의 종래 고전압 발생 회로의 동작 타이밍도.

도 4 는 본 발명의 고전압 발생 회로를 나타낸 블록도.

도 5 는 도 4 의 블록도에 있어서, 고전압 펌프의 상세 회로도.

도 6 은 도 4 의 본 발명의 고전압 발생 회로의 동작 타이밍도.

< 도면의 주요부분에 대한 부호설명 >

10 : 고전압 레벨 검출부

20 : 고전압 펌프 제어부

30 : 발진기

401-40N : 제1 내지 제N 고전압 펌프

50 : 순차 지연부

60 : 전압 클램핑부

31, 32 : 래치부

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 4 는 본 발명의 고전압 발생 회로를 나타낸 블록도로써, 이에 도시된 바와 같이, 고전압 레벨을 검출하여 검출신호(DET)를 출력하는 고전압 레벨 검출부(10)와, 그 고전압 레벨 검출부(10)의 검출신호(DET)에 따라 고전압 펌프 제어 신호(VPPEN)를 출력하는 고전압 펌프 제어부(20)와, 그 고전압 펌프 제어부(20)의 고전압 펌프 제어 신호(VPPEN)에 따라 고전압 펌프를 구동시키기 위한 펄스신호(OSC)를 출력하는 발진기(30)와, 그 발진기(30)의 펄스신호(OSC) 및 상기고전압 펌프 제어 신호(VPPEN)에 의해 구동되는 제1 내지 제N 고전압 펌프(401-40N)와, 상기 발진기(30)의 펄스신호(OSC)를 순차적으로 지연시키기 위한 순차 지연부(50)와, 상기 고전압 레벨 검출부(10)의 검출신호(DET)에 따라 고전압(VPP) 레벨이 일정 레벨 이상이 되면 이를 클램핑하는 고전압 클램핑부(60)를 포함하여 구성된다.

여기서, 상기 순차 지연부(50)는 상기 펄스신호(OSC)를 지연시키는 제1 지연부(501)와, 앞단의 지연부에 의해 지연된 신호를 순차 지연하는 제2 내지 제N 지연부(502-50N)를 포함하여 구성된다.

도 5 는 상기 각각의 고전압 펌프(401-40N)의 상세 회로도로써, 이에 도시된 바와 같이, 상기 발진기(30)의 펄스신호(OSC)를 반전시키는 제1 인버터(INV11)와, 상기 고전압 펌프 제어부(20)의 고전압 펌프 제어신호(VPPEN) 및 제2 인버터(INV12)에 의해 반전된 신호에 의해 제어되어 상기 제1 인버터(INV11)의 출력신호를 선택적으로 전송하는 제1, 제2 전송게이트(TG1, TG2)와, 여기서, 상기 제1, 제2 전송게이트(TG1, TG2)는 서로 교번적으로 턴온된다. 상기 제1, 제2 전송게이트(TG1, TG2)의 출력을 각각 반전 래치하는 제1, 제2 래치부(31, 32)와, 여기서, 상기 제1, 제2 래치부(31, 32) 각각은 서로의 입력과 출력이 상호 접속된 제3, 제4 인버터(INV13, INV14) 및 제5, 제6 인버터(INV15, INV16)로 구성된다. 상기 제1 래치부(31)에 의해 래치된 신호가 제7 인버터(INV17)에 의해 반전된 신호 및 상기 제2 래치부(32)에 의해 래치된 신호가 각각 제1 입력단자에 인가되고, 각각의 출력이 제8, 제9 인버터(INV18, INV19)에 의해 반전된 신호가 서로의 제2 입력단자에 각각 인가되는 제1, 제2 노아게이트(NOR11, NOR12)와, 상기 제8 인버터(INV18)의 출력신호 및 제10 인버터(INV20)에 의해 반전된 신호를 노아링하여 제1 펌핑 구동신호(G11)를 출력하는 제3 노아게이트(NOR13)와, 상기 제9 인버터(INV19)의 출력신호 및 제11 인버터(INV21)에 의해 반전된 신호를 노아링하여 제2 펌핑 구동신호(G12)를 출력하는 제4 노아게이트(NOR14)와, 상기 제3, 제4 노아게이트(NOR13, NOR14)의 출력신호(G11, G12)에 의해 각각 구동되어 고전압 펌프를 프리차지하는 제1, 제2 프리차지용 캐패시터(C1, C2)와, 상기 제8, 제9 인버터(INV18, INV19)의 출력신호(R11, R12)에 의해 각각 구동되어 고전압 펌핑을 수행하는 제3, 제4 캐패시터(C3, C4)와, 상기 제1, 제2 프리차지 캐패시터(C1, C2)에 의해 선택적으로 턴온되어 외부 전원전압으로 고전압 펌프를 프리차지하는 제1, 제2 엔모스 트랜지스터(NM1, NM2)와, 그 제1, 제2 엔모스 트랜지스터(NM1, NM2)에 의해 프리차지된 노드에 게이트가 크로스 커플드 연결되어 고전압을 전송하는 제1, 제2 피모스 트랜지스터(PM1, PM2)를 포함하여 구성된다.

이와 같이 구성된 본 발명의 고전압 발생 회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.

먼저, 고전압 펌프(401-40N)에 의해 펌핑된 고전압(VPP)이 시간이 지남에 따라 일정 레벨 이하로 낮아지면, 디램의 코아(core) 전압인 내부 전원전압(VDD) 보다 낮은 검출신호(DET)를 출력한다.

따라서, 고전압 펌프 제어부(20)는 상기 내부 전원전압(VDD)보다 낮은 검출신호(DET)에 의해 고전압 펌프 제어 신호(VPPEN)를 하이 레벨로 만든다.

이어서, 상기 발진기(30)의 펄스신호(OSC)는 상기 고전압 펌프 제어신호(VPPEN)에 의해 하이에서 로우로 천이하게 된다.

이때, 고전압 펌프 제어 신호(VPPEN)가 하이 레벨을 유지하는 한, 펄스 신호(OSC)는 상기 순차 지연부(50)를 통해 주기적으로 로우 레벨로 천이하게 된다. 동시에 고전압 펌프 제어신호 신호(VPPEN)는 고전압(VPP)을 펌핑하는 고전압 펌프(401-40N)에 인가되어 도 5 에 도시된 제1, 제2 전송게이트(TG1, TG2)를 턴온 시켜 펄스신호(OSC)가 천이할 때마다 고전압(VPP)을 순차적으로 펌핑한다.

또한, 고전압 펌프 제어 신호(VPPEN)가 로우 레벨로 천이하는 순간, 펄스신호(OSC)가 로우 레벨일 경우, 펄스신호(OSC)가 하이 레벨로 천이하기 때문에, 고전압 펌프 제어 신호(VPPEN)가 로우 레벨이 된 후에도 고전압 펌프가 펌핑을 하게 되는 것을 방지하기 위한 것이다.

즉, 순차 지연부(50)에 의해 고전압 펌프 제어 신호(VPPEN)와 관계없이 순차적으로 고전압 펌프(401-40N)가 구동되기 때문에 고전압 레벨이 계속 상승하게 되는데, 이를 방지하기 위해 고전압 펌프 제어 신호(VPPEN)가 로우 레벨로 천이하는 순간, 도 5에 도시된 제1, 제2 노아게이트(NOR11, NOR12)의 제1 입력단자로 펄스신호(OSC)가 로우 레벨에서 하이 레벨이 되는 천이하는 신호가 인가되지 않도록 상기 제1, 제2 전송게이트(TG1, TG2)를 턴오프시켜, 즉, 고전압 펌프 제어 신호(VPPEN)가 하이 레벨일 경우에만 턴온 시키고, 로우 레벨일 경우에는 턴오프시켜 턴온 상태를 래치부(31, 32)에 의해 래치시킴으로, 고전압 펌프 제어 신호(VPPEN)가 로우 레벨이 되더라도 제1, 제2 노아게이트(NOR11, NOR12)의 제1 입력단자로 입력되는신호의 천이를 방지할 수 있기 때문에 고전압 펌프(401-40N)가 불필요하게 구동되는 것을 방지할 수 있다.

고전압 펌프 제어 신호(VPPEN)가 하이레벨이 되면 도 6a 에 도시된 바와 같이 펄스신호(OSC)가 발생되고, 이를 순차 지연시켜 순차적으로 고전압 펌프(401-40N)를 구동시켜, 도 6b에 도시된 바와 같이 펄스신호(OSC)의 한번의 펄스에 의해서 고전압(VPP) 레벨이 크게 상승하지 않게 되고, 고전압 펌프 제어 신호(VPPEN)가 로우 레벨로 천이할 때에도 고전압(VPP) 레벨이 큰 폭으로 상승하지 않게 되므로, 고전압(VPP)의 피크(peak)치를 줄일 수 있다.

이상에서 살펴본 바와 같이, 본 발명은 고전압 펌프를 순차적으로 구동시킴으로써 고전압 레벨을 보다 정밀하게 제어할 수 있고, 따라서, 고전압 레벨의 피크치(peak-to-peak)를 감소시킴으로써, 고전압 레벨에 동조되는 백 바이어스 전압의 변화폭을 줄일 수 있게 되어 셀의 리프레시 특성을 향상시킬 수 있고, 셀에 가해지는 스트레스를 줄일 수 있는 효과가 있다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 수정 및 변형하여 실시할 수 있고, 이러한 수정 및 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims

고전압 레벨을 검출하는 고전압 레벨 검출수단과;

그 고전압 레벨 검출수단의 검출신호에 따라 제어 신호를 출력하는 고전압 펌프 제어수단과;

그 고전압 펌프 제어수단의 제어 신호에 따라 고전압 펌프를 구동시키기 위한 펄스신호를 출력하는 발진수단과;

그 발진 수단의 펄스신호를 순차 지연시키는 복수개의 지연수단으로 구성된 순차 지연 수단과;

상기 고전압 펌프 제어수단의 제어신호 및 순차 지연 수단의 각 지연수단에 의해 지연된 펄스신호에 의해 각각 순차적으로 구동되는 복수개의 고전압 펌프;

를 구비하여 구성된 것을 특징으로 하는 고전압 발생 회로.
상기 제 1 항에 있어서,

상기 순차 지연 수단은,

앞단의 출력신호를 일정 지연시간으로 지연시키는 다수개의 지연수단으로 구성되는데, 상기 첫 번째 단의 지연수단은 발진 수단의 펄스신호를 일정 지연시간으로 지연시키는 것을 특징으로 하는 고전압 발생 회로.
상기 제 1 항에 있어서,

상기 각 고전압 펌프는,

상기 순차 지연 수단에 의해 순차 지연된 펄스신호의 반전된 신호를 상기 제어 신호에 따라 선택적으로 전송하는 제1 전송게이트 및 제2 전송게이트와;

그 제1 전송게이트 및 제2 전송게이트에 의해 선택적으로 전송된 신호를 각각 래치하는 제1 래치수단 및 제2 래치수단과;

상기 제1 래치수단에 의해 래치된 신호의 반전된 신호 및 제2 래치수단에 의해 래치된 신호가 제1 입력단자에 인가되고, 출력신호의 반전된 신호가 서로의 제2 입력 단자에 인가되는 제1 논리 게이트 및 제2 논리 게이트와;

상기 제1 논리 게이트 및 제2 논리 게이트의 출력에 의해 고전압을 펌핑하는 펌핑 수단을 포함하여 구성된 것을 특징으로 하는 고전압 발생 회로.
상기 제 3 항에 있어서,

상기 제1 논리 게이트 및 제2 논리 게이트는 각각 노아게이트로 구성함을 특징으로 하는 고전압 발생 회로.