KR20010101546A - 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도 - Google Patents

Abstract

본 발명은 기판(10) 위에 형성된 유전층(2), 상기 유전층 위에 형성되는 도전 면(4; 14), 및 상기 도전 면(4; 14)을 (완전히) 덮지 않도록 도전 면(4) 상부의 평면 내에 제공되는 도전 보호 구조체(6)를 포함하는 전자 부품에 관한 것이다.

Description

전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도{ELECTRONIC COMPONENT AND USE OF A PROTECTIVE STRUCTURE CONTAINED THEREIN}

지금까지는 통상 에너지 공급 내지는 신호의 공급 및/또는 전달을 위한 공급 라인이 유도되어 나오는 하우징 내부에 전자 부품이 제공되어왔다. 이러한 전자 제품들의 경우, 특히 하우징 내부에 소위 CMOS-기술로 제조된 반도체 칩이 내장되어있는 부품들은 정전기적 방전에 대해 매우 민감하다. 이 경우 부품 내에서는 외부로부터 부품 상으로 작용하는 전위차에 의해 전하 이동이 일어나고, 이는 결국 하나 이상의 소위 게이트-커패시터에 과전압을 발생시킴으로써 상기 게이트-커패시터의 개별 플레이트들간의 직접적인 방전을 일으키며, 이는 통상 부품의 손상으로 이어진다. 파괴적으로 발생되는 상기와 같은 정전기는 예를 들어 접촉에 의해 야기되며, 상기 정전기에 대한 보호 조치로 사람들은 전자 공학 실험실에서 부품을 전도성 발포 고무(foam rubber) 위에 보관한다. 또한 전자 공학 실험실 내에서 상기 부품과 접촉하는 사람은 접촉으로 인해 정전기가 발생할 수 없도록 종종 접지 밴드를 지닌다. 회로기판 위에 부품을 장착시키는 장착 장치를 사용한 제작을 위해 적절한 예방조치가 제공된다.

부품들이 먼저 회로 내에 설치되면 통상 정전기적 방전에 의해 부품이 손상될 위험이 다소 존재한다. 그러나 이는 회로 결함으로 인해 또는 다른 부품들의 결함으로 인해 항상 일어날 수 있다. 이를 방지하기 위해 전자 부품들이 통상 회로 기술에 의한 추가 보호 구조체를 갖춤으로써, 정전기적 방전에 대한 보호(ESD-보호)뿐만 아니라 상기 정전기적 방전으로 야기되는 과전압에 대한 보호도 가능하다. 상기 추가 보호 구조체는 통상 과전압을 배출시키는 회로이다.

상기 ESD-보호의 근본적인 단점은, 상기 보호 장치가 전자 부품들의 고유 기능에 아무 도움이 되지 않는 "칩 면을 필요로 한다"는 것이다. 상기 ESD-보호 장치의 또 다른 단점은, 상기 ESD-보호 조치로 인해 종종 ESD-보호 장치 없는 부품들의 기능이 변동된다는 것이다. ESD-보호 장치로 인해 부품의 민감도 및/또는 다이내믹에 대한 반작용이 일어난다.

오늘날 새로운 전자 부품들은 밀폐된 하우징을 갖추고 있지 않기 때문에 반도체 칩의 일부가 외부로 노출된다. 이러한 새로운 전자 부품에는 예컨대 칩이 그의 콘택에 의해 회로기판 위에 직접 장착되는, 소위 "Chip sizes packages"(CSP)가 있다. 또한 반도체 부품으로서 다양한 센서들도 점차 많이 제조될 것이다. CSP의 경우뿐만 아니라 센서로서 사용되는 경우 부품은 주변에 비해 전체적으로 또는 적어도 부분적으로 비교적 큰, 자유로운 접근이 가능한 면을 갖는다.

이러한 경우 정전기적 방전에 대한 보호 조치가 강력히 요구된다. 다수의 개별 커패시턴스의 매트릭스로 이루어진 지문 인식 센서도 상기와 같은 부품에 속한다. 통상 지문이 검사되어야 하는 손가락을 부품에 직접 접촉시킨다. 상기와 같은 경우 특히 정전기가 발생하기가 쉽다. 왜냐하면, 상기 센서의 일반적인 사용에 있어서 사용 이전에 손가락이 방전을 위해 접지되는 것이 허용될 수 없기 때문이다. 예컨대 휴대폰과 같이 지문 인식 센서를 갖춘 이동 통신 기기의 경우에도 기기를 항상 소지함으로 인해 정전기가 발생할 위험이 존재한다.

본 발명은 전자 부품 및 상기 전자 부품 내에 제공된 보호 구조체의, 정전기적 방전에 대한 보호물로서의 용도에 관한 것이다.

도 1은 본 발명에 따른 제 1 실시예.

도 2는 본 발명에 따른 제 2 실시예.

도 3은 도 1 및 도 2에 도시된 실시예의 평면도.

도 4는 도 1에 도시된 실시예의 바람직한 제 1 구현예.

도 5는 도 1에 도시된 실시예의 바람직한 제 2 구현예.

도 6은 본 발명에 따른 전자 부품의 제조를 위한 방법 단계.

본 발명의 목적은 상당 부분이 하우징으로 둘러싸이지 않는 경우에도 확실한 ESD-보호가 제공되는 전자 부품을 제공하는 것이다. 상기 목적은 본 발명에 따라 청구항 제 1항 또는 8항에 제시된 특징들에 의해 달성된다.

도전 면 상부의 평면에 배치되고, 상기 도전 면이 노출되게 하는 도전 보호 구조체를 제공함으로써, 상기 도전 보호 구조체의 적절한 단자를 통해 상기 도전 구조체가 패러데이 케이지 효과를 가지는 것이 보증된다. 그로 인해 간단한 방법으로 정전기적 방전에 대한 보호가 보증된다.

또 다른 바람직한 실시예들은 종속항에 제시된다.

상기 공간 영역이 제공됨으로써 도전 면이 보호 구조체로 덮이지 않게 된다. 상기 보호 구조체가 스트립 형태로 기울어져 형성됨으로써 상기 사이 공간 영역을 향하는, 평평하지 않은 형태의 단부가 형성되고, 상기 단부는 피뢰침 효과를 갖는다.

보호 구조체를 제조하기 위해 텅스텐을 사용함으로써, 상기 보호 구조체는 높은 내구성을 갖게 된다.

보호 구조체는 1㎛ 내지 5㎛의 구조체 폭으로 형성하는 것이 조작하기 쉽다. 또한 보호 구조체를 격자 형태로 형성하면 제조하기가 쉬울 뿐만 아니라, 재료 소비를 최소화하면서 ESD-보호로서의 높은 효율을 얻을 수 있다.

하기에 실시예에 따른 도면을 참고로 본 발명이 더 자세히 설명된다.

하기 설명에서 동일한 요소에는 동일한 도면 부호를 표기하였다.

도 1에는 본 발명에 따른 전자 부품이 개략적으로 도시되어있다. 여기서는 반도체 칩의 표면(1) 위에 하나의 유전층(2)이 배치되며, 상기 유전층(2)은 활성 구조체 내지는 도전 구조체를 접촉면 내지는 그 위에 놓인 도전 면으로부터 분리하기 위해 제공된다. 상기 도전 면(4 또는 4')은 도시된 실시예에서 상기 유전층(2) 위에 직접 형성되고, 이 때 상기 도전 면들(4 또는 4') 사이의 공간이 산화막(3)으로 채워지며, 상기 산화막은 상기 도전 면(4 또는 4')을 그 위에 놓인 질화막(5)으로부터 분리시킨다.

도시된 실시예에서는 도전 면(4)이 지문 인식 센서의 개별 센서 소자이다. 이 때 상기 도전 면(4)은 각각 하나의 커패시터 표면의 역할을 하는 반면, 손가락은 자체로서 상기 커패시터 표면에 대치되는 커패시터 표면의 역할을 한다. 도전 면 4'는 예컨대 라인이며, 이 때 단자는 도시되어있지 않다. 산화막(3) 위에는 다시 다수의 층으로 설계될 수도 있는 질화막(5)이 형성된다. 상기 질화막(5) 내에는 텅스텐으로 채워진 리세스가 제공된다. 이제 지문 스캐닝을 위해 상기 구조물의 표면 상에 놓여야 할 손가락(F)이 도전 면(4)과 함께 지속적으로 커패시터를 형성하도록 장치가 설계되며, 이 때 상기 도전 면(4) 사이의 공간 영역(Z) 내에는 텅스텐 구조체(6)가 배치된다. 정전기를 띤 손가락(F)은 도 1에 도시된 것처럼 상기 텅스텐 구조체(6)가 접지되면 방전된다.

도시된 실시예에서 지문 인식 센서는, 도전 면(4)을 둘러싸는 산화막이 약 250 nm의 두께를 가지고, 질화막이 약 1500 nm의 두께를 가지며, 텅스텐 구조체용 리세스의 깊이가 약 370 내지 700 nm이고, 그 폭이 약 1㎛인 적절한 구조를 갖는다.

도 2에는 CSP의 경우처럼 표면 조립을 위한 전자 부품에 텅스텐 구조체(6)가 사용되는 것이 도시되어있다. 여기서는 산화막 내에 형성된 도전 면(14)이 보호 작용을 하는 질화막(5)을 통과하여 표면쪽으로 노출된다. 그렇게 하여 형성된 개구(7)는 접촉 패드의 역할을 하는 도전 면(14)을 표면 조립시 기판 위에 접촉시키는데 사용된다. 그런 다음 상기 개구(7)는 땜납 또는 도전 접착제로 채워진다. 또한 도 2에서는 조립된 상태에서 일반적으로 사용될 때 정전기를 띤 손가락이 접근되지 않는 텅스텐 구조체(6)가 표면에 형성된다. 그러나 CSP로서 조립된 부품의 일반적인 작동시에도 회로기판의 표면 위에 정전기가 쉽게 발생할 수 있다. 도시된 실시예에서 텅스텐 구조체로서도 형성되는 도전 보호 구조체(6)가 여기서는, 접지되는 경우에 정전기적 방전에 대한 보호물로서도 사용된다. 상기 도전 보호 구조체(6)는 말하자면 패러데이 케이지(패러데이 차폐)로서의 부품을 위해 작용한다. 텅스텐의 사용이 강제적으로 정해진 것은 아니지만, 텅스텐은 지금까지 반도체 기술에서 사용되었던 다른 AL-합금에 비해 팩터 6만큼 증가된 최대 전류 밀도를 가지며, 텅스텐의 용융점도 일반 알루미늄 합금(AlSiCu/660℃)보다 훨씬 높은 3410℃이다.

도 1뿐만 아니라 도 2에서도 도전 면(4') 상부에 텅스텐 구조체(6)가 형성되며, 상기 도전 면 4'는 도전 면 4와 동일 평면상에 놓인다. 이와 같은 배치 형태는, 외부로부터 상기 도전 면(4')에 접근할 필요가 없기 때문에 선택된다.

상기 텅스텐 구조체(6)는 위에서 바라본 모습으로서 도 3에 한번 더 도시된다. 여기에는 도전 면들(4 또는 14)이 도시되어있다. 본 도면에서는 커버층이 생략되어있다. 즉, 도전 면(4)은, 도 1을 참고로 커패시터 플레이트(4)로서 기술된 것과 마찬가지로, 도 2를 참고로 접촉면(14)으로서 기술된다. 상기 도전 면들(4 또는 14) 사이에는 위에서 바라본 도전 텅스텐 구조체(6)가 격자형으로 형성되어있으며, 이 때 상기 구조체(6)는 도전 면(4 또는 14)의 측면에 대해 비스듬하게 정렬되어있다. 격자 형성으로 인해, 그리고 상기 격자가 도전 면(4 또는 14)을 덮지 않음으로 인해 구조체 내 가장자리에 정전기적 방전에 대한 보호물로서 매우 적절한 돌출부 내지는 첨두가 형성된다. 따라서 상기 격자 구조체는 도전 면(4) 쪽 가장자리에서 피뢰침과 유사한 효과를 갖는다. 상기 도전 면들(4 또는 14) 사이에는 이미 도 1 및 도 2에 도시된 것과 같은 도전 면(4')이 도시되어있는데, 이들은 위쪽으로 접근할 필요가 없기 때문에 텅스텐 격자(6)에 의해 덮여있다.

도 4 또는 도 5를 참고로 하여 본 발명의 바람직한 실시예, 특히 지문 인식 센서로서의 바람직한 실시예가 도시된다. 여기서 동일한 요소는 동일한 도면 부호로 표기되어있다. 단면으로 도시된 지문 인식 센서는 집적 회로 형태의 활성화 구조체가 형성될 수 있는 (그러나 본 발명의 경우에는 반드시 있어야 할 필요는 없다) 표면을 가진 기판(10)으로 형성된다. 상기 기판 위로 기판 표면의 일부분에는 폴리실리콘으로 된 구조체(9)가 배치되고, 상기 구조체(9)는 다시 붕소-인-실리콘-산화물-유리층(8)으로 덮인다. 그 위에 자세히 표시되지 않은 금속 트랙을 갖는 제 1 금속층이 배치되고, 상기 금속층은 유전층(2)으로 덮인다. 상기 유전층은 도 1 또는 도 2에 따른 도면에 이미 제시된 것과 동일한 유전층이다. 그 위에 놓인 구조체도 도 1 및 도 2에 따른 구조체와 동일한 것이다. 전체 부품은 다시 하우징(11)에 의해 둘러싸이며, 이 때 상기 하우징이 상기 표면상에서 지지될 정도로 부품 표면의 가장자리가 덮이고, 나머지 부분은 노출된다.

도 4에 따라 표면으로부터 전술한 모든 층을 통과하여 접지에 연결되어있는 기판까지 스루홀이 제공된다. 표면에 놓인 스루홀 부분은 다시 텅스텐 구조체(6)에 전기적으로 연결된다. 상기 방식에 따라 마찬가지로 패러데이 케이지에 상응하는 장치가 제공된다. 노출되는 칩 표면을 둘러싸는 하우징(11)의 프레임에 접지프레임(12)이 제공된다.

이와는 달리 도 5에서는 모든 층을 통과하는 스루홀은 제공되지 않는다. 여기에 도시된 실시예의 경우에는 텅스텐 구조체(6)가 접지 프레임(12)에 도전 연결된다. 그밖에도 그 아래에 놓인 구조체들이 다시 에지 영역에서 차례로 관통 접속되고, 그런 다음 기판에 의한 접지 연결이 이루어진다. 본 실시예에서도 상기 방식으로 패러데이 케이지가 제공된다.

도 5에 도시된 실시예의 변형예에서는 접지 프레임과 텅스텐 구조체(6) 사이의 연결이 도전 접착제에 의해서도 형성될 수 있다. 이를 위해, 도 5에 도시된 것처럼, 접지 프레임(12)이 텅스텐 구조체(6) 위를 완전히 덮을 정도로 배치될 필요는 없다. 접지 프레임(12) 장치는, 도 4에 도시된 것과 유사하게, 근접 영역(도 5a 참조) 내 도전 접착 연결부(13)에 의해 텅스텐 구조체(6)에 연결되는 것으로 충분하다.

도 6에 따라 텅스텐 구조체의 제조가 개략적으로 도시되어있다. 먼저 도전 면(4 또는 14 또는 4') 및 상기 면을 둘러싸는 산화막(3)으로부터 얻어진 구조체의 평탄화를 실시한다. 상기 구조체 위에는 리소그래피에 의해 처리된 질화막을 디포짓한 다음, 전술한 리세스를 형성하기 위한 질화막 트렌치 에칭을 실시한다. 이어서 CVD(Chemical Vapor Deposition)-프로세스 공정을 이용하여 텅스텐을 증착시킨다. 그렇게 하여 전체 면에 증착된 텅스텐을 다시 질화막의 높이까지 제거한다. 여기서 I 및 II로 표기된 상이한 제거 방법은 구조체의 상이한 파형을 야기한다. 도 6의 하단에서는 상단과 반대로 도전 면 및 상기 도전 면을 둘러싸는 산화막으로이루어진 출력 구조체가 평평하기 때문에, 역시 평평한 질화막이 형성된다.

텅스텐 구조체의 경우 사용된 기술에 따라 1 내지 10㎛의 구조체 폭이 주어진다. 정전기를 띤 손가락이 표면에 접근되는 극단적인 경우에 노출되지 않은 CSP-부품의 경우, 격자 구조체를 형성하지 않고 간단하게 표면 일부의 전체 면을 텅스텐으로 덮는 것이 더 나을 수도 있다.

그러나 전술한 본 발명이 반도체 부품에만 제한되는 것은 아니다. 본 발명은 폴리머 스위치 기술에 의한 전자 회로와 같은 미래 기술에도 동일하게 적용될 수 있다. 본 발명은 특히 상기 부품들이 센서와 같이 자유로운 접근이 가능한 경우에 유리하며, 여기서 지문 인식 센서는 단지 하나의 예이다. 이러한 적용은 이미 현재 예컨대 칩카드에 도입하는 것에 대한 예견을 가능하게 하는데, 이와 같은 칩카드의 경우에는 사용자의 신분을 확실하게 확인할 수 있게 하기 위해 외부 영향으로부터 보호되는 저항성 탄성 지문 인식 센서에 대한 요구가 제기된다.

Claims (8)

1. 기판(10) 위에 형성된 유전층(2), 상기 유전층 위에 형성된 도전 면(4; 14) 및 상기 도전 면(4; 14)을 (완전히) 덮지 않도록 도전 면(4) 상부의 평면에 배치되는 도전 보호 구조체(6)를 포함하는 것을 특징으로 하는 전자 부품.
2. 제 1항에 있어서,

   상기 보호 구조체(6)는 상기 도전 면들(4; 14) 사이에 형성되는 사이 공간 영역(Z)을 따라 배치되는 것을 특징으로 하는 전자 부품.
3. 제 2항에 있어서,

   상기 보호 구조체(6)는 스트립 형태로, 상기 사이 공간 영역(Z)의 확장 방향에 대해 기울어져 연장되며, 상기 사이 공간 영역(Z)의 가장자리에서는 상기 사이 공간 영역(Z)을 벗어나지 않도록 그의 진행 방향이 변동되는 것을 특징으로 하는 전자 부품.
4. 제 1항 내지 3항 중 어느 한 항에 있어서,

   상기 보호 구조체(6)는 텅스텐으로 형성되는 것을 특징으로 하는 전자 부품.
5. 제 1항 내지 4항 중 어느 한 항에 있어서,

   상기 보호 구조체(6)는 1㎛ 내지 5㎛의 구조체 폭을 갖는 것을 특징으로 하는 전자 부품.
6. 제 1항 내지 5항 중 어느 한 항에 있어서,

   상기 보호 구조체(6)가 격자 형태로 형성되는 것을 특징으로 하는 전자 부품.
7. 제 1항 내지 6항 중 어느 한 항에 있어서,

   상기 도전 면(4; 14) 중 하나는 개별 센서 소자의 일부분인 것을 특징으로 하는 전자 부품.
8. 정전기적 방전에 대한 보호 장치로서 사용되는 것을 특징으로 하는, 제 1항 내지 7항 중 어느 한 항에 따른 전자 부품 중 하나로 이루어진 보호 구조체의 용도.