KR20000010040A - 정전기 방전 보호를 갖는 회로보드 - Google Patents

Abstract

본 발명은 정전기 방전에 대하여 보호를 갖는 회로보드를 기재하고 있다. 상기 보드는 기판 상에 형성된 다수의 상호접속 트래이스와 도전성 접지판을 포함하며, 상기 상호접속 트래이스와 상기 접지판 사이에는 갭이 형성되어 있다. 저항성의 정전기 방전 보호재는 상기 접지판과 상호접속 트래이스 사이의 갭을 브리지 하도록 배치되어서, 정전기 방전 보호재가 소정의 한계전압보다 작은 전압에서는 접지판으로부터 상호접속 트래이스를 전기적으로 절연하며, 한계전압보다 큰 전압에서는 도전판과 상호접속 트래이스 사이에서 전기접속을 확립하도록 한다. 회로보드를 제조하는 방법은 상호접속 트래이스와 접지판을 형성하는 단계를 포함하는데, 상기 접지판과 상호접속 트래이스 사이에는 갭이 형성되어 있다. 저항성의 정전기 방전 보호재는 정전기 방전에 대한 보호를 위하여 상기 접지판과 트래이스 사이의 갭 내에 존재한다. 패키지는 상술된 회로보드를 포함하며 그런 패키지를 제조하는 과정은 또한 여기에 기재되어 있다.

Description

정전기 방전 보호를 갖는 회로보드

본 발명은 일반적으로는, 패키지된 집적회로에서 사용하기 위한 회로보드에 관한 것이다. 특히, 이것은 정전기 방전(ESD) 보호를 갖는 회로보드에 관한 것으로 정전기 방전 (ESD) 의 경우, 집적회로 단선의 가능성을 감소할 수 있다.

ESD 는 수천 volt 의 고전압 및 고전류 서지(Surge)를 유도하는 자연 발생적이며, 피할 수 없는 현상으로 알려져 있다. 임의의 집적회로 보호장치가 없을 경우, 전류 서지 혹은 과전압은 집적회로를 통과할 수도 있어서, 집적회로 단선 혹은 전자 장애, 예를 들어 메모리 손실 혹은 전송 데이터의 손실등의 하드웨어 손실을 발생한다. 금속 산화 반도체 (MOS) 혹은 비슷한 기술을 사용하여 제조된 집적회로가, ESD 에 의해서 사용할 수 없게 되는 집적회로의 일예로서 고려될 수도 있다. 당업자에게 잘 알려져 있는 것처럼, 금속 산화 반도체 (MOS) 장치는 일반적으로 게이트 구조를 사용하는데, 이것은 이산화실리콘으로부터 전형적으로 형성된 절연박막층을 포함한다. ESD 로 귀착될 수도 있는 과전압 하에서는, 박막 게이트 절연층은, 예를 들어, 0.35 마이크론 공정을 위하여 약 10 volt 의 유전파괴 전위로부터 손상될 수도 있어서 게이트는 단선되며, 전체 장치를 작동할 수 없게 한다. 집적회로 공정 기술은 낮은 전류밀도하에서 작동하도록 더 작은 형태의 크기로 이동되고 있기 때문에, 그런 손상을 발생시키기에 필요한 에너지는 훨씬 더 감소되고 있다.

일반적으로는 과전압, 특히, ESD 에 의한 과전류에 대하여 집적회로를 보호하기 위한 노력으로, 제작자들은 다양한 회로 보호장치를 칩설계에 일체화 하고 있다. 예를 들어, 회로 보호장치와 일체화되어 있는 종래의 집적회로 패키지 설계는 Diaz 등에 의해 미국 특허 4,928,199 호에 개시되어 있다. 이 설계에서는, 집적회로는 접지전압과 접속되어 있으며, 접지판으로서 작용하는, 금속성 캐비티 커버에 의해서 보호되는 다이를 포함한다. 이 회로 보호장치, 예를 들어 유리층은, 본딩와이어와 접촉되도록 캐비티 커버의 내부면 상에 배치되어서, 다이 상의 본딩 패드와 리드 프레임 상의 리드와 접속되게 한다.

정상 작동 모드에서는, 상기 회로 보호장치는 높은 저항을 갖는다. 그러나, 단락전압 서지에 응답하여, 비교적 짧은 단락 주기에서의 회로 보호장치는 높은 저항 상태에서 낮은 저항 상태로 변환된다. 단락전압 서지가 종료된 직후, 회로 보호장치는 원래의 높은 저항 상태로 다시 복귀된다.

상술된 종래의 집적회로 패키지 설계에서, 외부 회로로부터 발생되어서 집적회로 패키지로 입력된 전압 서지는, 회로 보호장치와 접속되어 있는 본딩 와이어를 통과한다. 전압서지에 응답하여, 회로 보호장치는 높은 저항 상태에서 낮은 저항 상태로 변환되며, 전압서지를 접지판 캐비티 커버로 유도한다. 이러한 방법에서, 회로 보호장치는 외부회로에서 발생된 전압서지로부터 발생될 수도 있는 단선으로부터 다이를 보호한다. 비록 이 설계가 전압서지로부터 다이를 보호한다고 할지라도, 이것은 수 개의 단점을 제공한다. 따라서, 패키지 설계 등을 제조하기 위한 효과적인 방법을 사용하여 적절한 ESD 보호를 제공하는 개선된 집적회로 패키지 설계가 요구되고 있다.

도 1 은 그 안에 ESD 보호재를 갖는 본 발명의 일 실시예에 따르는 패키지된 집적회로의 평면도이다.

도 2 는 도 1 에 도시된 패키지의 단면도의 측단면도이다.

도 3 은 본 발명의 일 실시예에 따르는 ESD 보호재를 갖는 집적회로를 패키지하는 과정의 플로우차트이다.

도 4 는 도 3 에 설명된 것처럼, 단계 110 의 한 실행을 설명하는 플로우 차트로서, 도 1 및 도2 에 도시된 갭 내부에 ESD 보호재를 제공하는 또다른 방법을 보여주는 도면이다.

* 도면의주요부분에대한부호의설명 *

20 : 패키지된 집적회로 26 : 상호접속 금속 트래이스

32 : 상호접속 와이어 34 : 리드

36 : PCB 바탕 기판 38 : PCB

본 발명에 따라서 상기 목적과 다른 목적을 얻기 위하여, 정전기 방전에 대하여 보호를 갖는 회로보드가 설명된다. 본 발명의 제 1 실시예에서, 회로보드는 상기 기판 상에 형성된 도전성 접지판과 다수의 상호접속 트래이스(trace)를 포함하며, 상기 상호 트래이스와 접지판 사이에는 갭이 형성되어 있다. 저항성의 정전기 방전 보호재는 접지판과 상호 트래이스 사이의 갭을 브리지 하도록 배치된다. 정전기 방전 보호재는 소정의 한계전압 아래의 전압에서 접지판과 상호접속 트래이스를 전기적으로 절연하며, 한계전압 보다 큰 전압에서는 상호접속 트래이스와 도전판 사이에서 전기접속을 확립한다.

본 발명의 다른 실시예에서, 상술된 회로 기판을 포함하는 패키지된 반도체 장치가 또한 설명된다. 패키지된 반도체 장치는 회로보드에 부착된 다이와, 상기 다이 상의 본드 패드와 관련된 트래이스를 전기적으로 접속하기 위한 다수의 본딩 와이어와, 다이를 캡슐화하는 캡슐 재료와 리드 프레임과, 회로보드과, 본딩 와이어와, 상기 리드 프레임의 적어도 일부분을 포함한다.

본 발명의 또다른 실시예에서, 정전기 방전 보호를 갖는 회로보드를 제조하기 위한 방법이 또한 설명될 것이다. 이 방법은 상기 기판에 상호접속 트래이스와 접지판을 형성하는 단계를 구비하며, 상기 접지판과 상호접속 트래이스 사이에 갭을 형성한다. 저항성의 정전기 방전 보호재가 접지판과 트래이스 사이에 배치된다. 정전기 방전 보호는 소정의 한계전압 아래의 전압에서 접지판과 트래이스를 전기적으로 절연하며, 상기 한계전압 보다 큰 전압에서는 트래이스와 도전판 사이에서 전기접속을 확립한다. 한 실시예에서, 접지판과 트래이스 사이의 갭 내의 정전기 방전 보호재을 배치하는 단계는 상기 갭 내에 정전기 방전 보호재의 폴리머 용액을 배치시키고, 갭 내의 폴리머 용액을 경화시킨다.

상술된 패키지를 형성하기 위하여, 상기 방법은 또한 기판 상에 다수의 본드 패드를 갖는 다이를 장착하는 단계와, 본딩 와이어의 제 1 세트를 사용하여 기판 상에 적절한 트래이스와 다이를 전기적으로 접속하는 단계를 더 포함할 수도 있다. 각 본딩 와이어는 관련된 본딩 패드와 결합된 제 1 단과 관련된 상호접속 트래이스에 결합된 제 2 단을 갖는다. 상호접속 트래이스중 선택된 수 개의 트래이스는 리드 프레임의 관련된 리드에 전기적으로 접속된다. 다이, 본딩 와이어 및 리드의 일부분은, 보호 패키지에 리드의 일부분이 노출되도록 캡슐화되어서, 외부 회로와 다이의 전기 접속을 용이하게 한다.

본 발명의 이들 장점 및 다른 장점은 다음의 상세한 설명과 도면의 다양한 특징을 연구함으로서 뚜렷하게 될 것이다.

본 발명은 인쇄회로보드(PCBs) 에 관한 것으로서, 이것은 정전기 방전 (ESD) 에 의해서 발생될 수도 있는 전압서지로부터 집적회로를 보호하기 위하여 정전기 방전 (ESD) 보호 장치와 일체화되어 있다. 또한, 새로운 인쇄회로보드(PCBs) 을 포함하는 집적회로 패키지를 제조하기 위한 과정이 또한 설명된다. 다음의 설명에서, 수학적인 특정한 설명은 본 발명의 이해를 위하여 제공되는 것이다. 그러나, 당업자에게 있어서, 본 발명이 이들 특정한 설명과는 다르게 실행될 수도 있다는 것은 자명할 것이다. 또한, 공지된 과정은 본 발명만을 명료하게 설명하기 위하여 설명하지 않을 것이다.

도 1 에 대하여, 본 발명에 따르는 ESD 보호 장치와 일체화된 PCBs 를 포함하는 패키지된 집적회로 설계의 일 실시예가 도시되어 있다. 패키지된 집적회로 (20) 는, 리드 프레임과 결합된 PCB 바탕 기판(36) 을 포함한다. 이후에 설명될 PCB (38) 는 한 세트의 상호접속 와이어 (32)에 의해서 리드 (34) 에 접속되는데, 즉, 상호접속 와이어 (32) 는 일단에서 한 세트의 상호접속 금속 트래이스 (26) 에 접속되며, 타단에서 관련된 리드 (34) 혹은 대응하는 리드에 접속된다. 다음으로, 리드 (34) 는 전형적인 외부 회로(도시되지 않음) 에 접속된다. 당업자에게 공지되어 있는 것처럼, 패키지 (20) 는 PCB (38) 상의 소자, 상호접속 와이어 (32) 및 리드의 일부분 (34) 을 캡슐화하도록 배열된다.

본 발명의 일 실시예에서, PCB (38) 은 방전판(30) 의 외부에 배치된 도전성 상호접속 금속성 트래이스 (26) 의 네트워크를 갖는다. 상호접속 금속성 트래이스 (26) 는 갭 (44) 만큼 방전판 (30) 으로부터 분리되어 있다. 도 1 에 도시된 것처럼, 방전판 (30) 은 상호접속 금속성 트래이스 (26) 중 하나와 접속되며, 상기 트래이스는, 상호접속 와이어 (32) 중 하나와 리드(34) 중 하나를 경유하여 접지전압 (50) 에 접속된다. ESD 보호재 (28) 는 갭 (44) 을 실질적으로 채우거나 혹은 커버하며, 이것은 방전판 (30) 의 길이를 연장할 수도 있다. 갭 (44) 내에 있는 ESD 보호재 (28) 는 상호접속 금속 트래이스 (26) 및 방전판 (30) 양자와 물리적으로 접촉된다. 일반적으로 전류감지회로를 포함하는 다이 (22) 는 기판 (36) 상의 임의의 적절한 위치에, 방전판 (30) 의 개구 내에 혹은 그 양자에 배치될 수도 있다. 다이 (22) 는 전형적으로 다수의 본드 패드 (46) 를 포함하며, 이것은 한 세트의 본딩 와이어 (24) 를 경유하여 대응하는 상호접속 금속 트래이스 (26) 에 접속된다.

도 2 에 대하여, 패키지 (20) 의 단면도는 본 발명의 일 실시예에서 다양한 구성요소를 좀 더 잘 설명하도록 도시되어 있다. 리드 프레임 (42) 은 다수의 리드 (34) 를 포함한다. PCB (38) 는 리드 프레임 패들 (40) 과 같은 적절한 지지체에 탑재된다. 상호접속 와이어 (32), 상호접속 금속 트래이스 (26) 및 본딩 와이어 (24), 본드 패드 (46), ESD 보호재 (28), 갭 (44) 및 다이 (22) 는 도 1 에 도시된 것과 실질적으로 동일한 구조로 나타나 있다. 임의의 실시예에서, 갭 (44) 은 상호접속 금속 트래이스 (26) 와 방전판 (30) 사이의 채널 영역 혹은 컷 (cut) 으로서 나타나 있다. ESD 보호재 (28) 는 갭 (44) 을 실질적으로 채워서, 상호접속 금속 트래이스 (26) 및 방전판 (30) 양자와 좋은 전기접속을 형성한다.

ESD 보호재 (28) 의 소정의 한계전압을 초과하거나 혹은 동일한 전압서지가 특정 리드 (34) 로부터 집적회로 패키지 (20) 로 입력될 때, 이것은 PCB (38) 상의 관련 트래이스 (26) 에 유도된다. 이 전압서지에 응답하여, 트래이스 (26) 에 전기적으로 접속된, ESD 보호재 (28) 는 일반적으로 높은 저항 상태에서 낮은 저항 상태로 변환된다. ESD 보호재 (28) 는 ESD 에 의해 가능한 단선으로부터 다이 (22) 의 감지 회로 요소를 보호한다. 단락 전압서지가 종료되자마자, ESD 보호재 (28) 는 고저항의 정상 상태로 다시 회복된다.

도 1 및 도 2 에 도시된 패키지 (20) 가 단일 칩 모듈 조립품을 나타낼지라도, 본 발명은 단일 다이 구성으로 한정되지 않는다. 더 자세히 말하자면, 상술된 단일 다이 구성은 본 발명에 따르는 패키지된 집적 회로 설계의 간단성과 종래 기술 이상의 장점을 설명하기 위한 예로서 사용된다. 사실, 상술된 본 발명은 다중칩 모듈 조립품에도 동일하게 적용된다.

비슷하게, 본 발명에서 설명된 것과 같은 PCB (38) 는 패키지된 집적회로만으로 제한되지 않는다. 이것은 다양한 전기적 구성요소를 갖는 대중적인 PCBs 와 같은, 다른 전기 장치와도 효과적으로 일체화될 수도 있다. PCB (38) 는 일반적으로 기판 (36) 상에 배치되며, 이것은 당업자에게는 공지된 기술이다. 리드 (34), 와이어 (32) 및 본딩 와이어 (24), 본드 패드 (46), 상호접속 트래이스 (26), 방전판 (30)(이상, 모두 도 1 에 도시됨)과 리드 프레임 (42) 및 리드 프레임 패들 (40)(도 2 에 양자가 도시됨) 은 당업자에게는 공지되어 있는 재료로부터 구성될 수도 있다. 다이 (22) 는 일반적으로 칩, 집적회로 혹은 전압서지에 감응하는 회로를 포함할 수도 있는 임의의 전기 장치에 관한 것이다.

도 1 에 도시된 방전판 (30) 은 접지된 도전판으로서 작용할 수도 있다. 그러나, 본 발명의 다른 실시예에서, 다양한 다른 장치가 접지된 도전판으로서 사용될 수도 있다. 그런 장치의 예들은 다이 부착 영역, 도전판 혹은, 실질적으로 링형상의 금속 트래이스와 같은 임의의 기하학의 금속 트래이스를 포함한다. 본 발명은 또한 단일 접지된 도전판으로 제한되지 않으며, 본 발명은 다수의 판들을 포함할 수 있다는 것은 당업자에게는 자명한 일일 것이다. 또한, 방전판 (30) 과 같은 도전판에 접지전압을 접속하는 것은 도 1 에 도시된 것, 즉 상호접속 금속성 트래이스 (26), 와이어 (32) 및 리드 (34) 중 하나를 경유하는 것과 같은 구성으로 제한되지 않는다. 물론, 그런 접지전압의 접속은 당업자에게 공지된 임의의 방법으로 실행될 수 있다.

갭 (44) 은 일반적으로 상호접속 금속성 트래이스와 도전판 사이의 공간에 의해서 정의된다. 이것은 다양한 다른 형태와 크기를 가질 수도 있다. 갭 형태의 수 개의 예들은 기판 상의 단순한 무효 공간 혹은 금속화 공간 상에서 홈형, 오목형 혹은 채널형 영역을 포함한다. 도 2 는 본 발명의 일 실시예를 보여주는데, 여기서 갭은 상호접속 금속성 트래이스 (26) 와 방전판 (30) 사이의 채널 영역 혹은 컷일 수도 있다. 비록 갭의 폭이 임의의 적절한 크기일지라도, 갭 깊이를 초과하지 않는 갭을 갖는 것이 바람직하다. 그 갭 깊이의 크기는 일반적으로 약 0.5 mils 내지 약 5 mils 사이의 영역에 있을 수도 있다. 갭 폭의 크기는 일반적으로 약 0.25 내지 약 5 mils 의 범위에 있을 수도 있으며, 바람직하게는 0.5 내지 약 1.5 mils 의 범위에 있고, 더 바람직하게는 약 1 mils 일 수도 있다.

ESD 보호재 (28) 는, 소정의 한계전압에서 전기를 충분하게 유도할 수 있는, 임의의 적절한 저항성의 전류 감지 재료를 포함한다. 그러나, ESD 보호재 (28) 는 바람직하게는 폴리머를 포함하며, 이것은 본 발명에서 고형 스트립 혹은 용액의 형태로 사용될 수도 있다. 예를 들어, 캘리포니아의 프레몬트(Fremot) 의 Surg X 사의 Surg X^TM으로 불리는 폴리머 스트립이 예이다.

폴리머 용액 혹은 스트립과 같은 임의의 형태의 ESD 보호재 (18) 의 충분한 양이, 상호접속 금속 트래이스 및 도전성 판 사이에서 고체 접속이 확립되도록 갭 사이에 배치시키며, 소정의 한계전압에서 그것을 션트(shunt)하는 전압서지를 접지로 효과적으로 유도한다. 그러나, 본 발명의 실시예에서, 기판상의 무효 공간은 갭으로서 작용하며, 이것은 갭에 부착하는 폴리머 스트립을 갖는 것이 바람직하며, 즉, 폴리머 스트립이, 갭에 부착하도록 돕는 부착 바킹(backing) 을 가질 수도 있다. 부가적으로, 본 발명의 실시예에서, 홈형, 채널형 혹은 오목형 영역이 갭으로서 작용하며, 이것은 상술된 방법에 의해 폴리머 용액을 적용하는 것이 바람직하다.

정상적인 저항성 ESD 보호재 (28) 를 실질적으로 도전성 재료로 변환하기 위하여 요구되는 한계전압은 특정한 시스템의 사용에 따라서 광범위한 정도까지 변화할 수도 있다. 예를 들어, 약 10 내지 약 500 volt 범위의 한계전압이 가장 통상적인 패키지 장치에서 사용될 것이다. 약 10 내지 약 100 volt 범위의 한계전압이 바람직하며, 좀 더 바람직하게는 약 10 내지 약 50 volt 범위이다.

도 3 에 대하여, 본 발명에 따르는 ESD 보호재와 일체화되어 있는 패키지 구조물을 사용하여 집적회로를 패키징하기 위한 방법 (100) 이 설명될 것이다. 단계 102 에서, 금속화용 기판을 제조하기에 필요한 임의의 선행 제조 단계가 실행되는데, 즉 기판을 미리 열처리하는 등의 것이 그것이다. 단계 104 에서, 금속화가 기판 상에 형성되어서 상호접속 트래이스와 방전판의 네트워크를 형성한다. 본 발명의 일 실시예에서, 트래이스의 네트워크는 다이 부착 영역이 기판의 중심 근처 혹은 거의 중심에 형성된다. 상기 트래이스와 방전판의 배치는 당업자에게 공지된 종래의 배치 방법에 의해서 수행되며, 일 실시예에서 기판 상에 직접 금속화를 인쇄하는 단계를 포함한다. 일 실시예에서, 다이 부착 영역은 기판의 거의 중심에 있는 무효 영역이다.

단계 106 에서, 트래이스와 방전판 사이의 갭은 공지되어 있는 임의의 방법으로 형성된다. 일 실시예에서, 갭은, 기판 상에 금속화가 인쇄된 후에 금속화로의 커팅(cutting)으로 형성된다. 금속화로의 커팅은 당업자에게 공지된 임의의 방법에 의해서 수행될 수 있으며, 본 발명의 일 실시예에서는, 이것은 종래의 리소그래피 기술에 의해서 금속화를 에칭하는 단계를 포함한다. 또다른 실시예에서, 트래이스와 방전판은, 갭에 의해서 분리되도록 단계 104 에서의 적절한 위치에 인쇄된다. 그런 배열에서, 분리 갭 형성 단계는 요구되지 않는다. 또다른 실시예에서, 본 발명의 단계 104 및 106 은 기판보드의 도전층, 예를 들어 금속화를 에칭함으로서 수행될 수도 있어서, 상호접속 트래이스, 방전판 및 갭의 네트워크를 형성한다. 이 실시예에서의 기판보드는 적층구조를 포함할 수도 있다.

단계 108 에서, ESD 보호재는 갭 내에 배치된다. 이것은 당업자에 의해서 사용되는 다양한 방법에 의해서 수행된다. 예를 들어, 일 실시예에서, ESD 보호 테이프는 상호접속 금속성 트래이스와 방전판 사이의 갭에 적용된다. 선택적으로, 상기 배치는 갭 상의 ESD 보호재를 스크린 인쇄 혹은 변화 인쇄에 의하거나 혹은 갭 상의 노즐을 통하여 용액 형태로 ESD 보호재를 분배함으로서 발생될 수도 있다. 상이한 갭 형상을 갖는 ESD 보호재의 상이한 형태는 상기에서 자세하게 설명된다. 본 발명의 실시예에서, 폴리머 용액은 ESD 보호재로서 바람직하며, 갭 크기는 궁극적으로 존재하거나 혹은 배치된 ESD 보호재의 양을 규정할 수도 있다. 이미 설명한 것처럼, 갭 내에 제공된 ESD 보호재의 양은 충분하여서 상호접속 금속성 트래이스와 도전성판 사이의 신뢰성 있는 고체 접촉이 용이하며 소정의 한계 전압을 초과하거나 혹은 동일한 전압서지를 충분히 유도한다. 상기에서, 다수의 작업가능 갭의 폭은 상세하게 설명되었다. 특정한 ESD 재료를 위한 방전전압은 갭 폭을 제어함으로서 상당히 정확하게 제어할 수 있다는 것이 뚜렷하게 되었으며, 이것은 종래의 기구를 사용하여 실행하기가 쉽다.

단계 110 에서, 패키지는 당업자에게 공지된 종래의 단계에 따라서 조립된다. 이들 단계는 예를 들어, 관련된 다이 부착 영역 상에 다수의 본드 패드를 갖는 하나 이상의 다이를 장착하는 단계와, 일단에서는 다이의 관련된 본딩 패드와 타단에서는 관련된 상호접속 금속 트래이스를 본딩 와이어 세트와 접속하는 단계와, 리드 프레임 패들 상에 PCB 를 장착하는 단계와, 일단에서 관련 상호접속 금속 트래이스와 타단에서 리드 프레임상의 관련된 리드에 상호접속 와이어 세트를 접속하는 단계와, 상기 패키지, 예를 들어 PCB 상의 소자들, 상호접속 와이어, 리드의 일부분의 일부분을 캡슐화하는 단계를 포함한다. 일 실시예에서, 이들 단계의 대부분은 펜실바니아의 윌로우 그로베의 Kulicke & Soffa 사의 Kulicke & Soffa Model 6990 등의 Multi Chip Module Die Attach System 으로 수행될 수도 있다. 과정 100 은 단계 112 에서 종료되며, 이것은 당업자에게 공지되어 있는 과거의 조립 단계를 일반적으로 포함한다.

도 4 에 대하여, 이것은 본 발명의 일 실시예에서 단계 110 의 변형이다. 도 3 에 도시된 단계 110 은 갭 내에 ESD 보호재를 제공하는 단계에 관한 것이다. 도 4 에서, 본 발명의 단계 110 은 단계 120 에서 시작된다. 단계 122 에서, 폴리머 용액 형태의 ESD 보호재는 상호접속 금속 트래이스와 도전성판 사이의 갭에 배치된다. 단계 124 에서, 폴리머 용액을 경화시키는데, 이것은 폴리머 재료의 열처리가 일반적으로 포함된다. 경화온도는 폴리머 용액이 저온 혹은 고온의 폴리머인지에 의존된다. 폴리머 용액을 경화시키는 것은 일반적으로 약 100 및 약 500 ℃ 사이의 온도예서 수행되며, 바람직하게는 약 100 및 약 200℃ 사이에서 수행되고, 좀 더 바람직하게는 약 100 및 약 150℃ 사이의 온도에서 수행된다. 단계 126 에서, 단계 110 은 종료되며, 본 발명의 과정의 일 실시예는 도 3 에 설명될 것처럼 연속될 수도 있다.

본 발명은, 패키지 설계 등을 제조하기 위한 효과적인 방법을 사용하여 적절한 ESD 보호를 제공하는 개선된 집적회로 패키지 설계를 제공한다.

본 발명은 몇 개의 바람직한 실시예로 설명되기는 하였으나, 이것은 본 발명의 정신의 영역 내에서, 변경, 치환 및 동등한 것일 수도 있다. 또한 본 발명의 방법과 장치를 실행하는 또다른 많은 방법이 있으며, 예를 들어 ESD 에 대한 본 발명의 보호는 전압서지의 원인이 되는 다른 소오스가 있는 다른 응용에도 효과적일 것이다. 그러므로 다음의 청구항은 본 발명의 정신과 영역내에서 그런 변형, 치환 및 동등한 것을 포함하는 것으로 해석된다.

Claims (5)

1. 정전기 방전(ESD)에 대하여 보호를 갖는 회로보드에 있어서,

   기판과,

   상기 기판 상에 형성된 다수의 상호접속 트래이스와,

   상기 기판 상에 형성된 도전성의 접지판으로서, 상기 상호접속 트래이스와 접지판 사이에 갭이 형성되도록 배열된 접지판과,

   상기 접지판과 상호접속 트래이스 사이의 갭을 브리지 하도록 배치된 저항성의 정전기 방전 (ESD) 보호재로서, 소정의 한계전압 보다 아래의 전압에서는 접지판과 상호접속 트래이스를 전기적으로 절연시키며, 한계전압 보다 큰 전압에서는 상기 도전판과 상기 상호접속 트래이스 사이에서 전기접속이 확립되도록 배열되어 있는 정전기 방전 보호재를 구비하는 것을 특징으로 하는 회로보드.
2. 제 1 항에 있어서, 접지전압에 접속하기에 적절한 다이 부착 영역을 더 구비하며, 상기 ESD 보호재는 상기 트래이스와 상기 다이 부착 영역 사이에 있는 것을 특징으로 하는 회로보드.
3. 제 1 항에 있어서, 다이 부착 영역을 더 구비하며, 상기 도전판은 상기 다이 부착 영역 주위에 실질적으로 링 형상의 금속 트래이스의 형태를 얻는 것을 특징으로 하는 회로보드.
4. 제 1 항에 있어서, 상기 ESD 보호재는 스트립 형태의 폴리머 테이프인 것을 특징으로 하는 회로보드.
5. 제 1 항에 있어서, 상기 소정의 한계전압은 약 10 내지 약 500 volt 의 범위에 있는 것을 특징으로 하는 회로보드.