KR20010080998A - 표시 패널의 구동방법 및 표시장치 - Google Patents

표시 패널의 구동방법 및 표시장치 Download PDF

Info

Publication number
KR20010080998A
KR20010080998A KR1020017005992A KR20017005992A KR20010080998A KR 20010080998 A KR20010080998 A KR 20010080998A KR 1020017005992 A KR1020017005992 A KR 1020017005992A KR 20017005992 A KR20017005992 A KR 20017005992A KR 20010080998 A KR20010080998 A KR 20010080998A
Authority
KR
South Korea
Prior art keywords
data
switching
row selection
display
circuit
Prior art date
Application number
KR1020017005992A
Other languages
English (en)
Other versions
KR100679960B1 (ko
Inventor
코사카타다요시
아와모토켄지
나미키후미히로
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010080998A publication Critical patent/KR20010080998A/ko
Application granted granted Critical
Publication of KR100679960B1 publication Critical patent/KR100679960B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 패널에 있어서, 데이터 전극간의 정전 용량에 기인하는 어드레스 기간의 불필요한 전력 소비를 저감시킨다. 전류 흡인 단자측의 역방향 전류로를 사용하여 데이터 전극간 용량을 방전시키는 "L리셋"와, 전류 흡인 단자측의 역방향 전류로를 사용하여 데이터 전극간 용량을 방전시키는 "H리셋"에 의하면, 정전 용량의 방전에 따른 전류가 전원으로부터의 전류 공급에 기인하지 않기 때문에, 정전 용량에 따른 소비전력은 종래예의 1/2로 된다.

Description

표시 패널의 구동방법 및 표시장치{METHOD OF DRIVING DISPLAY PANEL, AND DISPLAY DEVICE}
표시 패널은 CRT를 대신하는 디바이스로서 각종 분야에서 사용되고 있다. 예를 들면, PDP는 40인치를 초과하는 대형 화면의 벽걸이 TV 수상기로서 상품화되어 있다. 화면의 고정밀화 및 대형화에서의 과제 중의 하나는 전극간 정전 용량의 대책이다.
도 16에 나타낸 바와 같이 표시 패널은 매트릭스 형태로 배열된 행 선택을 위한 스캔 전극(S1, S2, …, SN)과 열 선택을 위한 데이터 전극(A1, A2, …, AM)을 갖는다. 참조부호의 첨자는 전극의 배열 순위를 나타내고 있다. 스캔 전극(S1∼SN)과 데이터 전극(A1∼AM)과의 교점(交點)에 단위 표시 영역이 획정(劃定)되고, 이들 단위 표시 영역의 각각에 1개씩 표시 소자가 배치된다. 도 16에서는 대표적으로 제 1행 및 제 2행의 제 (m+1)열의 표시 소자를 나타내고 있다. 도 17에 심벌로 나타낸 바와 같이 PDP 및 PALC에서의 표시 소자는 방전 셀이다. LCD에서는 액정 셀이, FED에서는 필드 이미터가 표시 소자이다. 또한, 상품화되어 있는 면방전형 PDP에서는 행마다 2개씩 전극이 배열되어 있으나, 그들 중의 한쪽만이 행 선택에 사용되기 때문에, 표시 소자의 택일 선택의 관점에서는 면방전형 PDP의 전극 구성도 다른 것과 동일한 단순 매트릭스로 간주할 수 있다.
표시하는 내용은 도 18에 나타낸 선 순차의 어드레싱(addressing)에 의해 설정된다. 1프레임의 어드레스 기간(TA)은 화면(스크린)의 행수(N)와 동일한 개수의 행 선택 기간(Ty)으로 분할되고, 각 스캔 전극(S1∼SN)은 어느 하나의 행 선택 기간(Ty)에 소정 전위로 바이어스되어 활성화된다. 통상, 활성화되는 스캔 전극은 배열의 한쪽 끝으로부터 다른쪽 끝으로의 순서로 행 선택 기간마다 전환된다. 이러한 행 선택에 동기하여 행 선택 기간마다 각 데이터 전극(A1∼AM)으로부터 병렬로 1행분씩 표시 데이터가 출력된다. 즉, 표시 데이터에 따라 모든 데이터 전극(A1∼AM)의 전위가 일제히 제어된다. 전위의 2값 제어를 하는 경우 및 다중치 제어를 하여 계조(階調) 표시를 행하는 경우가 있다.
데이터 전극(A1∼AM)의 전위의 2값 제어에는 본 발명의 실시형태에 따른 도 5에 나타낸 푸시풀(push-pull) 구성의 스위칭 회로가 사용되고 있다. 한쌍의 스위칭 소자(Q1, Q2) 중의 한쪽 스위칭 소자(Q1)만을 온(on)하여 데이터 전극(Am)을 구동전원의 전류 공급 단자(전압 출력의 고(高)전위측 단자)에 접속시키거나, 다른쪽스위칭 소자(Q2)만을 온하여 데이터 전극(Am)을 구동전원의 전류 흡인 단자(일반적으로 접속 단자)와 접속시킨다. 각 스위칭 소자(Q1, Q2)의 온 및 오프는 해당 열의 표시 데이터(Dm)에 의해 결정된다.
도 20은 종래의 구동방법에서의 데이터 전극 제어의 타임차트이다.
여기서는 한쌍의 스위치(SW1, SW2)에 의해 데이터 전극(Am)의 전위를 제어하는 것으로 한다. 스위치(SW1)는 상술한 스위칭 소자(Q1)에 대응하고, 스위치(SW2)는 스위칭 소자(Q2)에 대응한다.
푸시풀 구성에서는 한쌍의 스위치(SW1, SW2)의 동시의 온(폐쇄), 즉, 구동전원의 단락을 회피해야만 한다. 따라서, 표시 데이터(Dm)가 n(1≤n＜N)번째와 그 다음의 (n+1)번째의 행 선택에서 상이한 경우에 행 선택의 전환 시점에서의 단락을 확실하게 방지하기 위해, 행 선택 기간(Ty)의 경계점에서는 양쪽 스위치(SW1, SW2)를 오프(개방)로 한다. 즉, n번째의 행 선택 기간(Ty)에서 한쌍의 스위치(SW1, SW2) 중의 어느 쪽을 온할 경우에도, 행 선택 기간(Ty)의 개시 단계에서 스위치(SW1) 또는 스위치(W2)를 온한 후, 행 선택 기간(Ty)의 종료 시점 이전에 오프한다. 이 동작은 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호(TSC)와 해당하는 제 m열의 표시 데이터(Dm)와의 논리곱 신호에 의해 스위치(SW1, SW2)를 제어함으로써 실현된다.
종래에서는 행 선택 기간(Ty)의 개시 시점에 대한 스위치(SW1, SW2)의 온 및오프 타이밍이 스위치(SW1, SW2)에 대해서 동일하게 되어 있었다. 또한, 인접하는 데이터 전극끼리의 사이에서도 스위칭 소자의 온 및 오프 타이밍이 동일했다. 종래의 구동방법에는 인접한 데이터 전극간의 정전 용량의 충전에 소비하는 불필요한 전력이 크다는 문제가 있었다. 이하에 이 문제를 상세하게 설명한다.
여기서는, 도 20에 나타낸 바와 같이, 제 m열과 그 옆의 제 (m+1)열에서 데이터 전극 전위의 전환이 정반대로서, 양쪽 열 모두 행 선택 기간(Ty)마다 전위가 전환되는 패턴의 어드레싱을 상정(想定)한다. 이 패턴에서 제 m열의 표시 데이터(Dm)와 제 (m+1)열의 표시 데이터(Dm+1)는 번갈아 2값(0, 1) 중의 한쪽을 취하고, 표시 내용은 도 19에 나타낸 바와 같다.
도 21은 종래의 문제를 나타내는 도면이다.
종래의 문제는 데이터 전극간에 전하가 축적된 상태에서 그 전하와 반대 극성으로 데이터 전극을 바이어스할 때에, 다음과 같이 전하를 소거하는 전류를 공급해야만 하는 것이다.
[스텝 1]
행 선택 기간(Ty)의 종료 직전의 시점에서, 제 m열의 스위치(SW1m, SW2m) 및 제 (m+1)열의 스위치(SW1m+1, SW2m+1)는 오프(하이 임피던스(high impedance) 상태)이다. 그리고, 데이터 전극간의 용량에는 제 m열측이 플러스 극성(+)이고 제 (m+1)열측이 마이너스 극성(-)인 전하가 축적되어 있다. 도면 중 괄호 내의 문자는 전위를 나타내고 있다.
[스텝 2]
스위치(SW2m) 및 스위치(SW1m+1)를 동시에 온한 시점에서, 데이터 전극(Am)의 접지에 따라 데이터 전극(Am+1)의 전위는 -Va로 하강하고, 전원으로부터 스위치(SW1m+1)를 통하여 데이터 전극간 용량에 축전 전하를 소거하는 전류(Ia)가 흐르기 시작한다. 이 전류(Ia)는 표시 패널의 소비전력으로서 누적된다. 축적 전하의 소거(방전)가 완료된 순간에 데이터 전극간의 전압은 0V로 된다.
[스텝 3]
전류(Ia)에 이어서, 새롭게 데이터 전극간 용량을 이전과 역(逆)극성으로 충전하는 전류(Ib)가 흐른다. 이 전류(Ib)도 전원으로부터 공급되고, 소비전력으로서 누적된다. 원리적으로는 Ia=Ib이다.
이와 같이 종래의 구동방법에서는 데이터 전극간 용량의 방전과 충전에 전력을 소비한다. 또한, 전력 소비의 저감에 대해서는, 전류 흡인측의 모든 스위치(SW2m, SW2m+1)를 온하는 리셋 기간을 마련하는 대책이 있다. 스위치(SW2m, SW2m+1)의 온에 의해 접지측 전원 라인을 통하여 데이터 전극끼리가 단락되고, 축적 전하는 방전된다. 그러나, 이 대책에는 2가지의 문제가 있다. 그 중의 하나는 리셋 기간 후에 전원의 단락을 방지하기 위해 전류 공급측 및 전류 흡인측의 모든 스위치(SW1m, SW1m+1, SW2m, SW2m+1)를 오프하는 기간이 필요하기 때문에, 그 기간 분만큼 행 선택 기간(Ty)이 길어져 표시 속도가 저하되는 문제이다. 다른 하나는 열방향의 직선을 그리는 경우와 같이 표시 데이터(Dm, Dm+1)가 일정한 경우에도 데이터 전극(Am, Am+1)의 전위가 행 선택 기간(Ty)마다 전환되고, 그것에 따른 데이터 전극간 용량의 충전 및 방전에 전력을 소비하게 되는 문제이다.
본 발명은 데이터 전극간의 정전 용량에 따른 불필요한 전력 소비를 저감시키는 것을 목적으로 하고 있다.
본 발명은 PDP(플라즈마 디스플레이 패널), PALC(플라즈마 어드레스 액정), LCD(액정 디스플레이), FED(필드 이미션 디스플레이) 등의 표시 패널의 구동방법 및 박형(薄型) 표시장치에 관한 것이다.
도 1은 본 발명의 원리도.
도 2는 본 발명의 원리도.
도 3은 제 1 실시형태에 따른 표시장치의 요부(要部) 블록도.
도 4는 제 1 실시형태에 따른 드라이버의 기능 블록도.
도 5는 제 1 실시형태에 따른 드라이버의 요부 회로도.
도 6은 FET의 등가회로도.
도 7은 제 1 실시형태의 데이터 전극 제어의 타임차트.
도 8은 제 1 실시형태의 데이터 전극 제어의 타임차트.
도 9는 지연(遲延)회로의 예를 나타내는 도면.
도 10은 제 1 실시형태에 따른 드라이버의 변형예의 회로도.
도 11은 제 2 실시형태에 따른 표시장치의 요부 블록도.
도 12는 제 2 실시형태의 데이터 전극 제어의 타임차트.
도 13은 제 3 실시형태에 따른 표시장치의 요부 블록도.
도 14는 제 4 실시형태에 따른 표시장치의 요부 블록도.
도 15는 제 5 실시형태에 따른 표시장치의 요부 블록도.
도 16은 전극 매트릭스의 모식도.
도 17은 표시 소자의 예를 나타내는 도면.
도 18은 선 순차의 어드레싱 개요를 나타내는 타임차트.
도 19는 표시 패턴의 일례를 나타내는 도면.
도 20은 종래의 구동방법에서의 데이터 전극 제어의 타임차트.
도 21은 종래의 문제를 나타내는 도면.
본 발명을 적용시킨 표시 패널에서는, 어드레싱 중의 설정 조건을 충족시키는 시기에 데이터 전극간의 정전 용량에 축적된 전하를 방전시키기 위해, 서로 인접한 데이터 전극의 한쪽이 전원 단자와 접속되고, 다른쪽 데이터 전극과 전원 단자 사이에 설치되어 있는 다이오드 및 전원 라인을 포함한 전류로(電流路)에서 데이터 전극끼리가 단락된다.
본 발명의 원리는 도 1 및 도 2에 나타낸다. 임의의 주목(注目) 열인 제 m열의 데이터 전극(Am)에 대하여, 그 전위를 2값 제어하는 한쌍의 스위치(SW1m, SW2m)의 각각과 병렬로 역방향 전류로(P1, P2)를 형성해 놓는다. 역방향 전류로(P1, P2)는 다이오드를 접속시킴으로써, 또는 기생(寄生) 다이오드를 갖는 구조의 스위칭 소자를 스위치(SW1m, SW2m)로서 사용함으로써 얻을 수 있다. 역방향은 전원의 전류 공급 단자측(고전위측)이 음극(cathode)으로 되고 전류 흡인 단자측(저전위측)이 양극(anode)으로 되는 방향이다. 마찬가지로, 제 (m+1)열의 데이터 전극(Am+1)에 대해서도 역방향 전류로(P1, P2)를 가진 스위칭 회로를 설치해 놓는다.
본 발명을 적용시킨 어드레싱에서는, 행 선택에 동기시켜 데이터 전극(Am)을 바이어스 전위(Va)로부터 접지 전위(0)로 전환시키고, 반대로 데이터 전극(Am+1)을 접지 전위(0)로부터 바이어스 전위(Va)로 전환시키는 제어에 "L리셋"으로 호칭되는 제 1 과정 및 "H리셋"으로 호칭되는 제 2 과정이 있다.
L리셋은 도 1에 나타낸 바와 같이 전류 흡인 단자측(접지측)의 역방향 전류로(P1, P2)를 사용하여 데이터 전극간 용량을 방전시키는 단계를 포함한다.
[스텝 1]
행 선택 기간(Ty)의 종료 직전의 시점에서, 제 m열의 스위치(SW1m, SW2m) 및 제 (m+1)열의 스위치(SW1m+1, SW2m+1)는 오프(하이 임피던스 상태)이다. 그리고, 데이터 전극간의 용량에는 제 m열측이 플러스 극성(+)이고 제 (m+1)열측이 마이너스 극성(-)인 전하가 축적되어 있다.
[스텝 2]
스위치(SW2m)만을 온하면, 데이터 전극(Am+1)의 전위는 -Va로 하강한다. 그것에 의해, 스위치(SW2m+1)와 병렬의 역방향 전류로(P2)를 통하여 접지 라인으로부터 데이터 전극(Am+1)에 전류(Ia)가 흐른다. 이것과 동시에 데이터 전극(Am)으로부터스위치(SW2m)를 통하여 접지 라인에 전류(Ia)가 흐른다. 즉, 데이터 전극간의 전하가 접지 라인을 포함한 폐쇄 루프를 통하여 방전되고, 전원으로부터의 전류 공급은 없다.
[스텝 3]
데이터 전극(Am+1)이 접지 전위(0)로 될 때까지 전류(Ia)가 흐른다.
[스텝 4]
스위치(SW2m)를 오프로 유지한 상태에서 스위치(SW1m+1)를 온하면, 데이터 전극(Am+1)의 전위가 접지 전위로부터 상승하여 바이어스 전위(Va)에 도달할 때까지 전류 공급 라인으로부터 데이터 전극(Am+1)에 용량을 충전하는 전류(Ib)가 흐른다.
L리셋에서는 종래와 동일하게 전류(Ia, Ib)가 흐르기는 하지만, 용량의 방전에 따른 전류(Ia)가 전원으로부터의 전류 공급에 기인하지 않기 때문에, 용량에 따른 소비전력은 종래예의 1/2로 된다.
H리셋은 도 2에 나타낸 바와 같이 전류 공급 단자측의 역방향 전류로(P1)를 사용하여 데이터 전극간 용량을 방전시키는 단계를 포함한다.
[스텝 1]
스위치(SW1m, SW2m, SW1m+1, SW2m+1)는 오프(하이 임피던스 상태)이다. 그리고, 데이터 전극간의 용량에는 제 m열측이 플러스(+)이고 제 (m+1)열측이 마이너스(-)인 전하가 축적되어 있다.
[스텝 2]
스위치(SW1m+1)만을 온하면, 데이터 전극(Am)의 전위는 Va로부터 2Va로 상승한다. 그것에 의해, 스위치(SW1m)와 병렬의 역방향 전류로(P1)를 통하여 데이터 전극(Am)으로부터 전류 공급 라인에 전류(Ia)가 흐른다. 이것과 동시에 전류 공급 라인으로부터 스위치(SW2m)를 통하여 데이터 전극(Am+1)에 전류(Ia)가 흐른다. 즉, 데이터 전극간의 전하가 전류 공급 라인을 포함한 폐쇄 루프를 통하여 방전되고, 전원으로부터의 전류 공급은 없다.
[스텝 3]
데이터 전극(Am+1)이 바이어스 전위(Va)로 될 때까지 전류(Ia)가 흐른다.
[스텝 4]
스위치(SW1m+1)를 온으로 유지한 상태에서 스위치(SW2m)를 온하면, 데이터 전극(Am)의 전위가 접지 전위로 하강할 때까지 전류 공급 라인으로부터 데이터 전극간의 용량을 충전하는 전류(Ib)가 흐른다.
H리셋에서는 종래와 동일하게 전류(Ia, Ib)가 흐르기는 하지만, 용량의 방전에 따른 전류(Ia)가 전원으로부터의 전류 공급에 기인하지 않기 때문에, 용량에 따른 소비전력은 종래예의 1/2로 된다.
이상의 L리셋 및 H리셋은, 상술한 바와 같이 인접하는 데이터 전극에서의 표시 데이터의 전환이 정반대인 경우에 효과적이다. 다만, 스위치(SW1m, SW2m,SW1m+1, SW2m+1)의 제어에 있어서, 각 열의 n번째와 (n+1)번째에서 표시 데이터가 상이한지의 여부 및 인접한 열끼리에서 표시 데이터가 상이한지의 여부를 판단할 필요는 없다. 모든 열에 대해서 스위치(SW1)와 스위치(SW2)에서 제어 타이밍을 지연시키거나, 홀수 열과 짝수 열과 스위치(SW1, SW2)의 제어 타이밍을 지연시킴으로써, L리셋 및 H리셋은 실현된다.
도 3에 나타낸 바와 같이, 표시장치(1)는 M ×N개의 표시 소자로 이루어진 화면을 가진 표시 패널(11)과 스캔 전극(S1∼SN) 및 데이터 전극(A1∼AM)의 전위를 제어하는 구동 유니트(21)로 구성되어 있다. 구동 유니트(21)는 콘트롤러(31), 전원회로(41), 스캔 전극(S1∼SN)의 드라이버(51), 및 데이터 전극(A1∼AM)의 드라이버(61)를 갖고 있다. 드라이버(61)는 데이터 전극(A1∼AM)의 제어를, 예를 들어, 256개씩 분담하여 갖는 동일 구성의 복수의 집적회로 칩(711∼71k)으로 이루어진다. 콘트롤러(31)는 어드레싱에서 행 선택 기간(Ty)마다 선택 행의 M열분의 표시 데이터(D1∼DM)를 드라이버(61)에 직렬로 전송하는 동시에, 후술하는 제어 신호(LAT, SUS, TSC)를 드라이버(61)에 공급한다.
도 4에 나타낸 바와 같이, 드라이버(61)에서는 집적회로 칩(711∼71k)의 집합에 의해, 시프트 레지스터(101), 래치회로(111), 출력 제어회로(121) 및 출력회로(131)의 4개의 기능 블록이 구성되어 있다. 시프트 레지스터(101)는 직렬로 입력된 표시 데이터(D1∼DM)를 병렬로 출력한다. 출력 제어회로(121)는 신호(LAT)에 따라 래치된 표시 데이터(D1∼DM)와 제어 신호(SUS, TSC, TSC')의 조합에 따른 스위칭 신호를 생성한다. 제어 신호(SUS)는 모든 데이터 전극(A1∼AM)을 전원의 고전위측 단자로부터 일괄적으로 나누기 위한 저(低)활성(low-active) 신호이고, 어드레싱에서는 계속적으로 불활성(non-active)이다. 타이밍 신호(TSC)는 어드레싱에서 행 선택 주기에서 온 및 오프를 반복하여 전원의 단락을 방지한다. 그리고, 타이밍 신호(TSC')는 본 발명 특유의 제어 신호로서, 지연회로(81)를 거친 타이밍 신호(TSC)이다. 출력회로(131)는 출력 제어회로(121)로부터의 스위칭 신호에 따라 데이터 전극(A1∼AM)과 전원회로(41)의 접속 상태를 변경한다.
도 5에 나타낸 바와 같이, 상술한 출력 제어회로(121)는 각 데이터 전극(A1∼AM)에 대하여 1개씩 설치된 논리회로(201)의 집합이다. 또한, 출력회로(131)도 각 데이터 전극(A1∼AM)에 대하여 1개씩 설치된 스위칭 회로(301)의 집합이다.
논리회로(201)는 복수의 게이트 회로(211∼216)로 이루어지고, 도면 중의 진리값 표에서 나타나는 논리의 스위칭 신호(UP, DOWN)를 출력한다. 스위칭 회로(301)는 전원 단자 사이에 스위칭 소자로서 직렬로 삽입된 한쌍의 전계 효과트랜지스터(이하, 트랜지스터라고 함)(Q1, Q2) 및 각 트랜지스터(Q1, Q2)의 소스 및 드레인 사이에 역방향 접속된 보호용 다이오드(D1, D2)로 이루어진다. 전원의 전류 공급 단자측의 트랜지스터(Q1)는 스위칭 신호(UP)에 의해 제어되고, 전류 흡인 단자측의 트랜지스터(Q2)는 스위칭 신호(DOWN)에 의해 제어된다.
도 6에 나타낸 바와 같이 FET(전계 효과 트랜지스터)에서는, 스위치(SW)와 내부 저항(R0)으로 이루어진 개폐로(開閉路)와 병렬로 기생 다이오드(d0)와 기생 저항(r0)으로 이루어진 역방향 전류로가 형성되어 있다. 따라서, 비록 스위칭 회로(301)에서 다이오드(D1, D2)를 생략했다고 하여도 기생 다이오드(d0)를 이용하여 L리셋 및 H리셋을 실현할 수 있다. 다만, 기생 다이오드(d0)의 특성에는 편차가 생기기 쉬워 불량인 경우도 많기 때문에, 기생 다이오드(d0)와는 별도로 다이오드(D1, D2)를 설치하는 것이 바람직하다.
도 7에 나타낸 바와 같이 제 1 실시형태는 타이밍 신호(TSC)를 지연시킴으로써, 스위칭 신호(UP)와 스위칭 신호(DOWN)에 의해 행 선택 기간(Ty)에 대한 온 및 오프 타이밍이 지연되도록 한 것이다. 즉, 스위칭 신호(DOWN)는 타이밍 신호(TSC)에 호응하는 것에 대하여, 스위칭 신호(UP)는 타이밍 신호(TSC)를 시간 t만큼 지연시킨 타이밍 신호(TSC')에 호응한다. 이러한 타이밍 설정에 의해, 도 8에 나타낸 바와 같이 인접한 데이터 전극(Am, Am+1)에 공급되는 표시 데이터(Dm, Dm+1)의 변화가 정반대인 경우에, 행 선택의 경계점에서 스위칭 신호(DOWN)만이 온으로 되어 L리셋이 실현된다. 시간 t(지연회로(81)의 지연량)는 인접한 데이터 전극간의 용량에 축적된 전하의 방전에 요구되는 시간 이상으로 되도록 L리셋에서의 인접한 데이터 전극끼리를 단락시키는 방전 전류로의 시정수(時定數)에 따라 선정된다.
도 9에 나타낸 RC 회로 및 LC 회로에 의한 지연에서는, 회로 정수에 의해 결정되는 시정수만큼 신호가 지연된다. 복수의 버퍼회로를 연결시키면 각 버퍼회로의 지연량 합에 상당하는 신호 지연이 가능하다. 시프트 레지스터에 의한 지연에서는 플립플롭에 공급하는 클록의 주파수 설정에 의해 지연량을 조정할 수 있다.
도 10에 나타낸 바와 같이 타이밍 신호(TSC)를 지연시키는 대신에, 데이터 전극(A1∼AM)마다 지연회로(81b)를 설치하여도 L리셋을 실현할 수 있다. 타이밍 신호(TSC)와 표시 데이터(Dm)의 조합에 따른 신호를 생성하는 논리회로(201b)로부터 스위칭 회로(301)의 트랜지스터(Q2)에는 직접 스위칭 신호(DOWN)를 공급하고, 트랜지스터(Q1)에는 지연회로(81b)를 통하여 스위칭 신호(UP)를 공급하는 것이다.
도 11에는 데이터 전극 및 그들의 제어에 따른 요구만이 도시되어 있다.
제 2 실시형태는 타이밍 신호(TSC)를 지연시킴으로써, 홀수 열과 짝수 열에서 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연되도록 한 것이다.
표시장치(2)는 표시 패널(12)과 구동 유니트(22)로 구성되어 있다. 구동 유니트(22)는 콘트롤러(32), 전원회로(42), 홀수 열의 데이터 전극의 드라이버(62A), 짝수 열의 데이터 전극의 드라이버(62B), 및 지연회로(82)를 갖고 있다. 드라이버(62A)는 복수의 집적회로 칩(721∼72k)으로 이루어지고, 드라이버(62B)도복수의 집적회로 칩(72k+1∼722k)으로 이루어진다. 열방향의 양측에 데이터 전극의 드라이버를 배치하는 구성은 열 피치가 작은 경우에 가장 적합하다. 콘트롤러(32)는 어드레싱에서 행 선택 기간(Ty)마다 홀수 열의 표시 데이터(Dodd)를 드라이버(62A)에 직렬로 전송하는 동시에, 짝수 열의 표시 데이터(Deven)를 드라이버(62B)에 직렬로 전송한다. 제어 신호(LAT, SUS)는 드라이버(62A, 62B)에 공통으로 공급된다. 그리고, 타이밍 신호(TSC)는 드라이버(62A)에만 공급되고, 드라이버(62B)에는 타이밍 신호(TSC)를 지연시킨 신호(TSC')가 공급된다.
이러한 회로 구성에 의해, 도 12에 나타낸 바와 같이 인접한 데이터 전극(Am, Am+1)에 공급되는 표시 데이터(Dm, Dm+1)의 변화가 정반대인 경우에 행 선택의 경계점에 스위칭 신호(DOWN)만이 온으로 되는 L리셋 또는 스위칭 신호(UP)만이 온으로되는 H리셋이 실현된다.
이상의 제 1 실시형태 및 제 2 실시형태에 의하면, 종래에 사용되었던 집적회로 칩을 사용하여 드라이버를 구성할 수 있다. 또한, 신호의 지연량을 조정할 수 있고, 데이터 전극간 용량이 상이한 다양한 표시 패널에 대응 가능하기 때문에, 다양한 표시 패널에 구동 유니트를 유용(流用)할 수 있다.
도 13에 나타낸 바와 같이, 제 3 실시형태는 짝수 열의 표시 데이터를 홀수 열의 표시 데이터에 대하여 지연시킴으로써, 홀수 열과 짝수 열에서 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연되도록 한 것이다.
표시장치(3)는 표시 패널(13), 콘트롤러(33), 및 모든 데이터 전극(A1∼AM)의 제어를 분담하여 갖는 드라이버(63)를 갖고 있다. 드라이버(63)는 시프트 레지스터(103), 래치회로(113), 출력 제어회로(123), 및 출력회로(143)로 구성되어 있다. 출력회로(143)는 도 10의 스위칭 회로(301)와 동일한 회로의 집합이고, 출력 제어회로(123)는 도 10의 논리회로(201b)와 동일한 회로의 집합이다. 표시장치(3)에서 래치회로(113)는 홀수 열에 대해서는 1단계, 짝수 열에 대해서는 2단계의 래치를 행하도록 구성되어 있다. 이 구성에 의해 2단계째의 래치가 지연으로 되고, 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연되어 L리셋 및 H리셋이 실현된다. 또한, 지연의 온 및 오프 제어가 가능하도록 구성하고, 특정 표시 패널의 경우에만 L리셋 및 H리셋에 따른 스위칭 제어를 행하도록 할 수도 있다.
도 14에 나타낸 바와 같이, 제 4 실시형태는 제어 신호(LAT)를 지연시킴으로써, 홀수 열과 짝수 열에서 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연되도록 한 것이다.
표시장치(4)는 표시 패널(14)과 구동 유니트(24)로 구성되어 있다. 구동 유니트(24)는 콘트롤러(34), 전원회로(44), 홀수 열의 데이터 전극의 드라이버(64A), 짝수 열의 데이터 전극의 드라이버(64B), 및 지연회로(84)를 갖고 있다. 드라이버(64A)는 복수의 집적회로 칩(741∼74k)으로 이루어지고, 드라이버(64B)도 복수의 집적회로 칩(74k+1∼742k)으로 이루어진다. 콘트롤러(34)는 어드레싱에서 행 선택 기간(Ty)마다 홀수 열의 표시 데이터(Dodd)를 드라이버(64A)에 직렬로 전송하는동시에, 짝수 열의 표시 데이터(Deven)를 드라이버(64B)에 직렬로 전송한다. 제어 신호(SUS, TSC)는 드라이버(64A, 64B)에 공통으로 공급된다. 그리고, 제어 신호(LAT)는 드라이버(64A)에만 공급되고, 드라이버(64B)에는 제어 신호(LAT)를 지연시킨 신호(TSC')가 공급된다.
도 15에 나타낸 바와 같이, 제 5 실시형태는 지연수단을 설치한 드라이버를 사용하여 홀수 열의 표시 데이터를 짝수 열의 표시 데이터에 대하여 지연시킴으로써, 홀수 열과 짝수 열에서 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연되도록 한 것이다.
표시장치(5)는 표시 패널(15)과 구동 유니트(25)로 구성되어 있다. 구동 유니트(25)는 콘트롤러(35), 전원회로(45), 홀수 열의 데이터 전극의 드라이버(65A), 및 짝수 열의 데이터 전극의 드라이버(65B)를 갖고 있다. 콘트롤러(35)는 어드레싱에서 행 선택 기간(Ty)마다 홀수 열의 표시 데이터(Dodd)를 드라이버(65A)에 직렬로 전송하는 동시에, 짝수 열의 표시 데이터(Deven)를 드라이버(65B)에 직렬로 전송한다. 제어 신호(LAT, SUS, TSC)는 드라이버(65A, 65B)에 공통으로 공급된다. 그리고, 제어 신호(LAT)는 드라이버(64A)에만 공급되고, 드라이버(64B)에는 제어 신호(LAT)를 지연시킨 신호(TSC')가 공급된다.
드라이버(65A)는 시프트 레지스터(도시 생략)로부터 병렬 출력된 홀수 열의 표시 데이터(Dodd)를 래치하는 2단(段)의 래치회로(115A)를 구비하고 있다. 한편, 드라이버(65B)는 시프트 레지스터(도시 생략)로부터 병렬 출력된 짝수 열의 표시데이터(Deven)를 래치하는 1단의 래치회로(115B)를 구비하고 있다. 래치회로(115A)와 래치회로(115B)의 단수(段數) 차이로부터, 홀수 열과 짝수 열에서 스위칭 신호(UP, DOWN)의 온 및 오프 타이밍이 지연된다. 드라이버(65A, 65B)는 각각 복수의 집적회로 칩으로 이루어진다.
제 5 실시형태에 의하면, 드라이버(65A)를 구성하는 지연 기능을 가진 집적회로 칩과 드라이버(65B)를 구성하는 지연 기능을 갖지 않는 기존의 집적회로 칩을 혼합하여 사용할 수 있기 때문에, 기존 부품의 재고를 낭비하지 않고 본 발명을 실시할 수 있다.
이상과 같이 본 발명을 적용시킴으로써, 표시 패널에서의 데이터 전극간의 정전 용량에 따른 불필요한 전력 소비를 저감시킬 수 있다.

Claims (19)

  1. 화면의 열방향으로 늘어선 복수의 스캔 전극과 행방향으로 늘어선 복수의 데이터 전극을 가진 표시 패널의 구동방법으로서,
    상기 스캔 전극에 대한 개별의 전위 제어에 의한 행 선택에 동기하여, 표시 데이터에 따라 상기 데이터 전극의 전위를 제어하는 선 순차의 어드레싱(addressing)에 있어서,
    서로 인접하는 데이터 전극의 각각에 공급되는 n번째의 표시 데이터끼리가 상이하고, (n+1)번째의 표시 데이터끼리도 상이하며, 상기 데이터 전극 각각의 n번째의 표시 데이터와 (n+1)번째의 표시 데이터가 상이한 경우에, n번째의 표시 데이터에 따른 전위로부터 (n+1)번째의 표시 데이터에 따른 전위로의 전환에 앞서, 상기 한쪽 데이터 전극을 전원 라인에 접속시키는 동시에 다른쪽 데이터 전극을 순방향의 다이오드를 통하여 상기 전원 라인에 접속시킴으로써, 상기 데이터 전극간의 정전 용량에 따른 축적 전하를 방전시키는 것을 특징으로 하는 표시 패널의 구동방법.
  2. 화면의 열방향으로 늘어선 복수의 스캔 전극 및 행방향으로 늘어선 복수의 데이터 전극을 가진 표시 패널과, 상기 스캔 전극 및 데이터 전극의 전위를 2값의 표시 데이터에 따라 제어하는 구동회로를 구비하고, 상기 스캔 전극에 의한 행 선택에 동기하여 상기 데이터 전극의 전위를 2값 제어하는 선 순차의 어드레싱을 행하는 표시장치로서,
    상기 데이터 전극의 각각에 대하여, 그 전위를 2값 제어하는 수단으로서, 구동전원의 전류 공급 단자 및 전류 흡인 단자의 각각과 상기 데이터 전극을 접속시키는 한쌍의 스위칭 소자로 이루어지고, 상기 스위칭 소자의 각각에서 개폐로와 병렬로 다이오드를 포함한 역방향 전류로가 접속된 푸시풀(push-pull) 구성의 스위칭 회로가 설치되며,
    상기 데이터 전극의 각각에 대하여, 어드레싱에 있어서, 행 선택의 전환마다 공급되는 표시 데이터와 행 선택에 동기하여 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호와의 조합에 따른 제 1 스위칭 신호를 전류 흡인측의 상기 스위칭 소자에 공급하고, 상기 표시 데이터와 상기 타이밍 신호를 지연시킨 신호와의 조합에 따른 제 2 스위칭 신호를 전류 공급측의 상기 스위칭 소자에 공급하는 신호 생성회로가 설치된 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 신호의 지연 시간은 인접하는 데이터 전극간의 정전 용량에 따른 축적 전하의 방전 소요 시간보다 길고, 행 선택 주기보다 짧은 것을 특징으로 하는 표시장치.
  4. 화면의 열방향으로 늘어선 복수의 스캔 전극 및 행방향으로 늘어선 복수의 데이터 전극을 가진 표시 패널과, 상기 스캔 전극 및 데이터 전극의 전위를 2값의표시 데이터에 따라 제어하는 구동회로를 구비하고, 상기 스캔 전극에 의한 행 선택에 동기하여 상기 데이터 전극의 전위를 2값 제어하는 선 순차의 어드레싱을 행하는 표시장치로서,
    상기 데이터 전극의 각각에 대하여, 그 전위를 2값 제어하는 수단으로서, 구동전원의 전류 공급 단자 및 전류 흡인 단자의 각각과 상기 데이터 전극을 접속시키는 한쌍의 스위칭 소자로 이루어지고, 상기 스위칭 소자의 각각에서 개폐로와 병렬로 다이오드를 포함한 역방향 전류로가 접속된 푸시풀 구성의 스위칭 회로가 설치되며,
    상기 데이터 전극의 각각에 대하여, 어드레싱에 있어서, 행 선택의 전환마다 공급되는 표시 데이터와 행 선택에 동기하여 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호와의 조합에 따른 제 1 스위칭 신호를 전류 흡인측의 상기 스위칭 소자에 공급하는 신호 생성회로, 및 상기 제 1 스위칭 신호를 지연시킨 제 2 스위칭 신호를 전류 공급측의 상기 스위칭 소자에 공급하는 신호 지연회로가 설치된 것을 특징으로 하는 표시장치.
  5. 화면의 열방향으로 늘어선 복수의 스캔 전극 및 행방향으로 늘어선 복수의 데이터 전극을 가진 표시 패널과, 상기 스캔 전극 및 데이터 전극의 전위를 2값의 표시 데이터에 따라 제어하는 구동회로를 구비하고, 상기 스캔 전극에 의한 행 선택에 동기하여 상기 데이터 전극의 전위를 2값 제어하는 선 순차의 어드레싱을 행하는 표시장치로서,
    상기 데이터 전극의 각각에 대하여, 그 전위를 2값 제어하는 수단으로서, 구동전원의 전류 공급 단자 및 전류 흡인 단자의 각각과 상기 데이터 전극을 접속시키는 한쌍의 스위칭 소자로 이루어지고, 상기 스위칭 소자의 각각에서 개폐로와 병렬로 다이오드를 포함한 역방향 전류로가 접속된 푸시풀 구성의 스위칭 회로가 설치되며,
    어드레싱에 있어서, 배열의 홀수번째의 데이터 전극에 대응한 상기 스위칭 소자의 온 및 오프 타이밍과 짝수번째의 데이터 전극에 대응한 상기 스위칭 소자의 온 및 오프 타이밍이 상이한 것을 특징으로 하는 표시장치.
  6. 제 4 항에 있어서,
    행 선택의 전환마다 공급되는 표시 데이터와 행 선택에 동기하여 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호와의 조합에 따른 제 1 스위칭 신호와, 상기 표시 데이터와 상기 타이밍 신호를 지연시킨 신호의 조합에 따른 제 2 스위칭 신호를 생성하고,
    상기 제 1 및 제 2 스위칭 신호 중 한쪽을 상기 홀수번째의 데이터 전극에 대응한 상기 스위칭 소자의 제어에 사용하고, 다른쪽을 상기 짝수번째의 데이터 전극에 대응한 상기 스위칭 소자의 제어에 사용하는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 타이밍 신호의 지연 시간은 인접하는 데이터 전극간의 정전 용량에 따른 축적 전하의 방전 소요 시간보다 길고, 행 선택 주기보다 짧은 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서,
    상기 제 1 스위칭 신호를 생성하는 집적회로 장치와,
    상기 타이밍 신호를 지연시키는 회로를 포함하고, 상기 제 2 스위칭 신호를 생성하는 집적회로 장치를 구비한 것을 특징으로 하는 표시장치.
  9. 제 5 항에 있어서,
    행 선택의 전환마다 공급되는 표시 데이터와 행 선택에 동기하여 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호와의 조합에 따른 제 1 스위칭 신호와, 상기 표시 데이터를 지연시킨 데이터와 상기 타이밍 신호와의 조합에 따른 제 2 스위칭 신호를 생성하고,
    상기 제 1 및 제 2 스위칭 신호 중 한쪽을 상기 홀수번째의 데이터 전극에 대응한 상기 스위칭 소자의 제어에 사용하고, 다른쪽을 상기 짝수번째의 데이터 전극에 대응한 상기 스위칭 소자의 제어에 사용하는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서,
    상기 표시 데이터의 지연 시간은 인접하는 데이터 전극간의 정전 용량에 따른 축적 전하의 방전 소요 시간보다 길고, 행 선택 주기보다 짧은 것을 특징으로하는 표시장치.
  11. 제 9 항에 있어서,
    상기 제 1 스위칭 신호를 생성하는 제 1 집적회로 장치와,
    상기 표시 데이터를 지연시키는 회로를 포함하고, 상기 제 2 스위칭 신호를 생성하는 제 2 집적회로 장치를 구비한 것을 특징으로 하는 표시장치.
  12. 제 2 항에 있어서,
    상기 스위칭 소자는 전계 효과 트랜지스터이고, 상기 다이오드는 그것과 병렬의 상기 개폐로를 형성하는 전계 효과 트랜지스터에 고유한 기생 다이오드인 것을 특징으로 하는 표시장치.
  13. 제 4 항에 있어서,
    상기 스위칭 소자는 전계 효과 트랜지스터이고, 상기 다이오드는 그것과 병렬의 상기 개폐로를 형성하는 전계 효과 트랜지스터에 고유한 기생 다이오드인 것을 특징으로 하는 표시장치.
  14. 제 5 항에 있어서,
    상기 스위칭 소자는 전계 효과 트랜지스터이고, 상기 다이오드는 그것과 병렬의 상기 개폐로를 형성하는 전계 효과 트랜지스터에 고유한 기생 다이오드인 것을 특징으로 하는 표시장치.
  15. 제 2 항에 있어서,
    상기 다이오드는 상기 스위칭 소자와는 다른 회로 구성요소인 것을 특징으로 하는 표시장치.
  16. 제 4 항에 있어서,
    상기 다이오드는 상기 스위칭 소자와는 다른 회로 구성요소인 것을 특징으로 하는 표시장치.
  17. 제 5 항에 있어서,
    상기 다이오드는 상기 스위칭 소자와는 다른 회로 구성요소인 것을 특징으로 하는 표시장치.
  18. 표시 패널의 화면의 행방향으로 늘어선 복수의 데이터 전극의 전위를 2값의 표시 데이터에 따라 제어하기 위한 집적회로 장치로서,
    상기 데이터 전극의 각각에 1개씩 대응하는 복수의 스위칭 회로를 구비하고 있고,
    상기 스위칭 회로의 각각은, 구동전원의 전류 공급 단자 및 전류 흡인 단자의 각각과 1개의 데이터 전극을 접속시키는 한쌍의 스위칭 소자로 이루어지고, 상기 스위칭 소자의 각각에서 개폐로와 병렬로 다이오드를 포함한 역방향 전류로가 접속된 푸시풀 구성의 회로이며,
    전류 공급측의 상기 스위칭 소자의 온 및 오프 타이밍을 전류 흡인측의 상기 스위칭 소자의 온 및 오프 타이밍에 대하여 지연시키는 신호 지연회로가 설치된 것을 특징으로 하는 집적회로 장치.
  19. 표시 패널의 화면의 행방향으로 늘어선 데이터 전극 그룹에서의 홀수번째 또는 짝수번째 데이터 전극인 대상 전극의 전위를 2값의 표시 데이터에 따라 제어하기 위한 집적회로 장치로서,
    선 순차 어드레싱의 행 선택에 동기하여 입력되는 표시 데이터를 지연시키는 지연회로와,
    상기 지연회로로부터의 표시 데이터와 행 선택 주기에서 온 및 오프를 반복하는 타이밍 신호의 조합에 따른 스위칭 신호를 생성하는 논리회로와,
    상기 대상 전극의 각각에 대하여 1개씩 설치된 일 그룹의 스위칭 회로를 구비하고,
    상기 스위칭 회로의 각각은, 구동전원의 전류 공급 단자 및 전류 흡인 단자의 각각과 1개의 데이터 전극을 접속시키는 한쌍의 스위칭 소자로 이루어지고, 상기 스위칭 소자의 각각에서 개폐로와 병렬로 다이오드를 포함한 역방향 전류로가 접속된 푸시풀 구성의 회로이며,
    상기 스위칭 신호에 의해 상기 스위칭 소자를 제어하는 것을 특징으로 하는집적회로 장치.
KR1020017005992A 1998-12-08 1999-12-06 표시 패널의 구동방법 및 표시장치 KR100679960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-347690 1998-12-08
JP34769098A JP3426520B2 (ja) 1998-12-08 1998-12-08 表示パネルの駆動方法及び表示装置

Publications (2)

Publication Number Publication Date
KR20010080998A true KR20010080998A (ko) 2001-08-25
KR100679960B1 KR100679960B1 (ko) 2007-02-08

Family

ID=18391920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005992A KR100679960B1 (ko) 1998-12-08 1999-12-06 표시 패널의 구동방법 및 표시장치

Country Status (6)

Country Link
US (1) US6906706B2 (ko)
EP (1) EP1136976A4 (ko)
JP (1) JP3426520B2 (ko)
KR (1) KR100679960B1 (ko)
TW (1) TW533393B (ko)
WO (1) WO2000034940A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651221B2 (ja) * 2001-05-08 2011-03-16 パナソニック株式会社 ディスプレイパネルの駆動装置
KR100497394B1 (ko) * 2003-06-20 2005-06-23 삼성전자주식회사 디스플레이 패널 구동 시스템의 단일 사이드 구동 장치 및그 설계 방법
JP2005049637A (ja) * 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器
KR100573118B1 (ko) * 2003-10-17 2006-04-24 삼성에스디아이 주식회사 디스플레이 패널의 어드레스 구동방법 및 그 구동회로
KR100560471B1 (ko) 2003-11-10 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP3744924B2 (ja) * 2003-12-19 2006-02-15 セイコーエプソン株式会社 表示コントローラ、表示システム及び表示制御方法
JP3856001B2 (ja) * 2004-01-26 2006-12-13 セイコーエプソン株式会社 表示コントローラ、表示システム及び表示制御方法
JP3856000B2 (ja) * 2004-01-26 2006-12-13 セイコーエプソン株式会社 表示コントローラ、表示システム及び表示制御方法
KR100590012B1 (ko) * 2004-09-01 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동 방법
US20070035488A1 (en) * 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
FR2880175A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Procede et dispositif de commande d'un ecran a plasma matriciel
US20060158399A1 (en) * 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP4871533B2 (ja) * 2005-06-16 2012-02-08 ラピスセミコンダクタ株式会社 表示駆動回路
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US8525287B2 (en) * 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
EP2432015A1 (en) 2007-04-18 2012-03-21 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3724086A1 (de) * 1986-07-22 1988-02-04 Sharp Kk Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige
JPH07109798B2 (ja) * 1987-01-06 1995-11-22 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
US6522314B1 (en) * 1993-11-19 2003-02-18 Fujitsu Limited Flat display panel having internal power supply circuit for reducing power consumption
JP2853537B2 (ja) * 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
JPH0830227A (ja) * 1994-07-18 1996-02-02 Matsushita Electron Corp 気体放電型表示装置の駆動装置
JP2735014B2 (ja) * 1994-12-07 1998-04-02 日本電気株式会社 表示パネルの駆動回路
JP2776298B2 (ja) * 1995-05-26 1998-07-16 日本電気株式会社 容量性負荷の駆動回路及び駆動方法
JP3447185B2 (ja) 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
TW371386B (en) * 1996-12-06 1999-10-01 Matsushita Electric Ind Co Ltd Video display monitor using subfield method
JP4112647B2 (ja) * 1996-12-27 2008-07-02 三菱電機株式会社 マトリクス表示装置の駆動回路
KR100220704B1 (ko) * 1997-04-30 1999-09-15 전주범 피디피의 입/출력 데이터 인터페이스 장치 및 방법
GB2325812B (en) * 1997-04-30 2001-03-21 Daewoo Electronics Co Ltd Data interfacing apparatus of a flat panel display
JPH11327507A (ja) * 1998-05-11 1999-11-26 Pioneer Electron Corp 発光ディスプレイ及びその駆動方法
JPH11338418A (ja) * 1998-05-26 1999-12-10 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP3568098B2 (ja) * 1998-06-03 2004-09-22 パイオニア株式会社 表示パネルの駆動装置
US6614411B2 (en) * 1998-09-08 2003-09-02 Sony Corporation Plasma address display apparatus
US6559816B1 (en) * 1999-07-07 2003-05-06 Lg Electronics Inc. Method and apparatus for erasing line in plasma display panel

Also Published As

Publication number Publication date
JP2000172215A (ja) 2000-06-23
TW533393B (en) 2003-05-21
KR100679960B1 (ko) 2007-02-08
JP3426520B2 (ja) 2003-07-14
US6906706B2 (en) 2005-06-14
US20020005844A1 (en) 2002-01-17
EP1136976A1 (en) 2001-09-26
WO2000034940A1 (fr) 2000-06-15
EP1136976A4 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100679960B1 (ko) 표시 패널의 구동방법 및 표시장치
US10488967B2 (en) Shift register circuit and touch display apparatus thereof
US8816949B2 (en) Shift register circuit and image display comprising the same
KR100345260B1 (ko) 동일 극성의 엠아이에스 트랜지스터를 사용한 시프트 레지스터
US6300928B1 (en) Scanning circuit for driving liquid crystal display
KR100186844B1 (ko) 시프트 레지스터
KR100698239B1 (ko) 쉬프트 레지스터 회로
US5648790A (en) Display scanning circuit
AU671181B2 (en) A select driver circuit for an LCD display
KR20000055633A (ko) 쉬프트 레지스터 회로
KR20070057410A (ko) 쉬프트 레지스터
KR20010074952A (ko) 이중 모드 디스플레이를 위한 라인 스캐닝 회로
EP0723695A1 (en) Power-saving circuit and method for driving liquid crystal display
US7012587B2 (en) Matrix display device, matrix display driving method, and matrix display driver circuit
US7075528B2 (en) Display panel drive circuit and plasma display
US20030052851A1 (en) Display driving apparatus and liquid crystal display apparatus using same
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
JP2004138978A (ja) 表示パネル駆動装置
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
US20050099368A1 (en) Active matrix type organic EL panel drive circuit and organic EL display device
US20060220999A1 (en) Scan drive circuit for plasma display panel, driving circuit for plasma display panel and plasma display apparatus using same
KR100776500B1 (ko) 시프트 레지스터 회로
KR100196027B1 (ko) 표시장치 주사회로
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법
JPH04282610A (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee