JP2776298B2

JP2776298B2 - 容量性負荷の駆動回路及び駆動方法

Info

Publication number: JP2776298B2
Application number: JP12763995A
Authority: JP
Inventors: 與志雄佐野; 雅高大場
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1995-05-26
Filing date: 1995-05-26
Publication date: 1998-07-16
Anticipated expiration: 2013-07-16
Also published as: JPH08320669A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、容量性負荷の駆動回路
及び駆動方法に関し、特に、従来よりも少ない部品点数
で製作できる、電荷回収型の容量性負荷の駆動回路及び
方法に関する。

【０００２】

【従来の技術】正負の両極性パルスを必要とする容量性
負荷としては、情報端末機器やパーソナルコンピュー
タ、あるいはテレビジョン等の画像表示装置として用い
られる、プラズマディスプレイパネルやエレクトロルミ
ネセントパネル、液晶パネル等のフラットパネルなどが
ある。従来の容量性負荷の駆動回路として、ここでは、
プラズマディスプレイパネル（ＰＤＰ）の駆動回路につ
いて述べる。

【０００３】図９は、ＰＤＰの１つの表示セルの列電極
に沿う断面図である。同図において、ＰＤＰは、ガラス
製の前面の第１絶縁基板１１及び背面の第２絶縁基板１
２を備える。第１絶縁基板１１上には、行電極を構成す
る透明な走査電極１７及び維持電極１８、これら各行電
極上に形成されるバス電極１９、電極全体を覆う第１絶
縁層２０、及び、表示セルを区画するグリッド状の第１
隔壁２１が順次に形成され、更に、第１絶縁層２０を覆
ってＭgＯ等からなる保護層２２が形成されている。

【０００４】第２絶縁基板１２上には、行電極と直交す
る透明な列電極（データ電極）１３、列電極を覆う第２
絶縁層１４、及び、第１隔壁１５と共同して表示セルを
区画するグリッド状又はストライプ状の第２隔壁１５が
順次に形成され、これら全体を覆って蛍光体１６が塗布
されている。第１及び第２隔壁２１、１５により各表示
セルを構成する放電ガス空間２３が格子状に形成され、
放電ガス空間２３には希ガス等の放電ガスが充填され
る。

【０００５】図１０は、上記ＰＤＰの全体をその電極構
成に着目して示す平面模式図である。ＰＤＰ２５は、前
面の第１絶縁基板１１と背面の第２絶縁基板１２とが張
合わされた構造を有し、シール部２６により内部空間が
気密にシールされている。図面上で、各走査電極１７は
符号Ｓ₁ 、Ｓ₂ 、・・・、Ｓ_mで、各維持電極１８は符
号Ｃ₁ 、Ｃ₂ 、・・・、Ｃ_mで、各列電極１３は符号Ｄ₁
、Ｄ₂ 、・・・、Ｄ_n-1 、Ｄ_nで示されている。なお、
以下の記述においては、例えばｉ番目の行電極とｊ番目
の列電極との交点の表示セル２４をａ_ijで示す。

【０００６】図１１は、上記ＰＤＰの駆動で用いられる
駆動電圧の波形を示す。同図において、波形（Ａ）は維
持電極Ｃ₁ 、Ｃ₂ 、・・・、Ｃ_mに印加される電圧波形
を、波形（Ｂ）は走査電極Ｓ₁ に印加される電圧波形
を、波形（Ｃ）は走査電極Ｓ₂に印加される電圧波形
を、波形（Ｄ）は走査電極Ｓ_mに印加される電圧波形
を、波形（Ｅ）は列電極Ｄ₁ に印加される電圧波形を、
波形（Ｆ）は列電極Ｄ₂に印加される電圧波形を、波形
（Ｇ）は表示セルａ₁₁の発光波形を、夫々示している。
なお、波形（Ｅ）や波形（Ｆ）で示したデータパルス３
４の内の斜線パルスは、書き込むべきデータに従ってパ
ルスの有無が決定されることを示す。

【０００７】以下、上記型式の従来のＰＤＰの動作を簡
単に説明する。なお、本明細書中において、パルスの前
縁とはパルス電圧の印加が始まってから、略最終電圧に
到達するまでのパルス部分、またパルスの後縁とは、パ
ルス電圧の除去が始まってから、パルス電圧がほぼ完全
に取り去られるまでのパルス部分を指す。たとえば、正
極性パルスにおいては立上がり部分がパルスの前縁であ
り、立下がり部分がその後縁である。また、負極性パル
スにおいては、パルスの立下がり部分が前縁であり、パ
ルスの立上り部分が後縁である。

【０００８】まず、各走査電極Ｓ₁ 、Ｓ₂ 、・・・、Ｓ
_mに一斉に負極性の消去パルス３５を印加することによ
り、それまでの維持放電を一旦消去する。つぎに、振幅
の大きな負極性のプライミングパルス３６を全ての維持
電極Ｃ₁、Ｃ₂、・・・Ｃ_mに印加し、書込み放電の際に
放電の種となるプライミング粒子を生成するプライミン
グ放電をパネル全面で行う。次いで、プライミング放電
が維持放電にそのままつながらないように、振幅の小さ
なプライミング消去パルス３７を各走査電極Ｓ1 、Ｓ
₂ 、・・・、Ｓ_mに一斉に印加する。

【０００９】引き続き、書込み放電期間に入り、各走査
電極Ｓ₁ 、Ｓ₂ 、・・・、Ｓ_mに線順次に走査パルス３
３を印加すると同時に、このパルスに同期して各列電極
Ｄ₁、Ｄ₂ 、・・・、Ｄ_n-1 、Ｄ_nにデータパルス３４
を印加する。これら走査パルス３３及びデータパルス３
４により、所望の表示セルに書込み放電を発生させる。
図１１の例では、データ電圧波形（Ｅ）及び（Ｆ）によ
り、表示セルａ₁₁及びａ2₂にはデータを書き込み、表示
セルａ₁₂、ａ₂₁にはデータを書き込まず、これら以外の
表示セルについては、データに従う書き込みが行われる
旨が示されている。

【００１０】書込み放電期間が終了すると、各走査電極
及び維持電極に夫々負極性の維持パルス３１、３２が交
互に印加される。これら維持パルス３１、３２により、
走査電極と維持電極との間には、交互に極性が変化する
交番維持パルスが印加される。この交番維持パルスによ
り、以前に書込み放電があった表示セル２４では、走査
電極１７と維持電極１８との間で維持放電が発生し、デ
ータに従う表示が行なわれる。これら維持パルス３１、
３２を印加する回数により表示輝度が制御される。

【００１１】

【発明が解決しようとする課題】上記従来のＰＤＰの駆
動回路及び方法では、走査電極及び維持電極に夫々維持
パルスが印加されるたびに、主として表示セル部の走査
電極と維持電極との間に形成される静電容量の充・放電
が行なわれる。このため、表示に本来必要な発光電力以
外に、この静電容量の充・放電のための電力、いわゆる
無効電力の消費が大きいという欠点があった。

【００１２】上記欠点を除くために、各維持パルス印加
の際の静電容量の放電電荷を回収する電荷回収回路を有
する電荷回収型駆動回路が提案されている（例えば、特
許公開平成５年第２６５３９７号、特許公開昭和６３年
第１０１８９７号）。ここで、図１１に示した駆動波形
を用いる場合を想定し、図１１、図１２及び図１３を併
せて参照して従来の電荷回収型駆動回路について説明す
る。図１２はこの型式の従来のＰＤＰの駆動回路をブロ
ック図として示し、図１３は図１２の各ブロックを基本
的な回路図として示している。図１３では、図１２の要
素に対応する要素を同じ参照符号で示した。

【００１３】図１２において、ＰＤＰ駆動回路は、走査
電極１７及び維持電極１８を有する表示セル群４１を含
むＰＤＰ２５の駆動のために設けられている。ＰＤＰ駆
動回路は、プライミングパルス３６を維持電極１８に印
加するプライミングパルス発生回路４２、電荷回収回路
を含み、維持パルス３１を維持電極１８に印加する維持
電極側維持パルス発生回路４３、消去パルス３５やプラ
イミング消去パルス３７を生成する消去パルス発生回路
４４、走査パルス３３を生成する走査パルス発生回路４
５、電荷回収回路を含み、走査電極側の維持パルス３２
を生成する走査電極側維持パルス発生回路４６、及び、
走査電極側の維持パルス３２、走査パルス３３、消去パ
ルス３５等をその機能に対応して各走査電極１７に一括
又は個別に印加する混合回路４７を有する。

【００１４】図１３において、維持電極側維持パルス発
生回路４３は、クランプ回路４３ａと電荷回収回路４３
ｂとから構成され、また、走査電極側維持パルス発生回
路４６も、同様に、クランプ回路４６ａと電荷回収回路
４６ｂとから構成される。各クランプ回路４３ａ、４６
ａは、対応する電極を周期的に電源電位−Ｖ_S又は接地
（グランド）電位に固定（クランプ）するスイッチング
回路として構成され、また、各電荷回収回路４３ｂ、４
６ｂは、ＬＣ共振回路を構成するコイル１０１、１０
２、１０３及び電荷回収コンデンサ１１１、１１２から
構成される。各電荷回収回路４３ｂ、４６ｂは、対応す
る走査電極１７又は維持電極１８に蓄積された電荷をこ
れらから回収し、また、その電荷をこれらに戻す機能を
有し、この機能によって無効電力の消費を抑える。

【００１５】上記のように、電荷回収回路４３ｂ、４６
ｂは、一般に、維持電極１８側および走査電極１７側の
それぞれに設けられ、これら電極に蓄積される電荷を一
旦回収し、また、この電荷を対応する電極に再び戻す。
ところで、これら電荷回収回路は、スイッチング回路及
びＬＣ共振回路から成り、回路構成が複雑でその製作費
用もかさみ、駆動回路全体のコストを大きく上昇させる
という欠点がある。

【００１６】特に、維持電極側では電圧振幅が高いプラ
イミングパルス３６を扱う。このため、維持電極側維持
パルス発生回路４３内に含まれる電荷回収回路４３ｂに
も高耐電圧素子を用いる必要がある。このような高耐電
圧素子は高価であり、駆動回路の更なるコスト上昇を引
き起こす。

【００１７】本発明の目的は、電荷回収回路を有する従
来の容量性負荷の駆動回路を改良し、もって、簡素な構
成を採用することで、低価格で製作可能な、電荷回収回
路を有する容量性負荷の駆動回路を提供することにあ
る。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の容量性負荷の駆動回路は第１及び第２の電
極を有する容量性負荷に正負両極性のパルスを交互に印
加する、容量性負荷の駆動回路において、前記第１の電
極との間で周期的に電荷の授受を行なう電荷回収回路
と、前記電荷の授受の期間以外の少なくとも一部の期間
において前記第１の電極を第１又は第２の所定電位にク
ランプする第１クランプ回路と、前記第２の電極を第３
又は第４の所定電位にクランプすると共に一部の前記電
荷の授受の期間に対応して前記第２の電極をフローティ
ングさせる第２クランプ回路とを備えることを特徴とす
る。

【００１９】また、本発明の容量性負荷の駆動方法は、
第１及び第２の電極を有する容量性負荷に正負両極性の
パルスを交互に印加する、容量性負荷の駆動方法におい
て、第２の電極を一方の所定電位に維持しつつ、第１の
電極から電荷を回収し次いで第１の電極を第１電位に維
持するステップ、第２の電極を前記所定電位に維持しつ
つ、第１の電極に電荷を戻し次いで第１の電極を第２電
位に維持するステップ、第２の電極をフローティングさ
せつつ、第１の電極から電荷を回収するステップ、第２
の電極を他方の所定電位に維持しつつ、第１の電極に電
荷を戻し次いで第１の電極を第２電位に維持するステッ
プ、第２の電極を前記他方の所定電位に維持しつつ、第
１の電極から電荷を回収するステップ、及び、第２の電
極をフローティングさせつつ、第１の電極に電荷を戻し
次いで第１の電極を第２の電位に維持するステップを順
次に且つ周期的に有することを特徴とする。

【００２０】上記に代えて、本発明のプラズマディスプ
レイパネルの駆動方法は、第１及び第２の電極を有する
容量性負荷に正負両極性のパルスを交互に印加する、容
量性負荷の駆動方法において、第２の電極を一方の所定
電位に維持しつつ、第１の電極に電荷を与え次いで第１
の電極を第１電位に維持するステップ、第２の電極を前
記所定電位に維持しつつ、第１の電極から電荷を回収し
次いで第１の電極を第２電位に維持するステップ、第２
の電極をフローティングさせつつ、第１の電極に電荷を
与えるステップ、第２の電極を他方の所定電位に維持し
つつ、第１の電極から電荷を回収し次いで第１の電極を
第２電位に維持するステップ、第２の電極を前記他方の
所定電位に維持しつつ、第１の電極に電荷を与えるステ
ップ、及び、第２の電極をフローティングさせつつ、第
１の電極から電荷を回収し次いで第１の電極を第２の電
位に維持するステップを順次に且つ周期的に有すること
を特徴とするように構成することも出来る。

【００２１】ここで、本発明の容量性負荷の駆動回路及
び駆動方法で駆動される容量性負荷に特に制限はなく、
正負極性の各パルスが交互に現れる交番パルスで駆動さ
れる容量性負荷であればよい。例えば、プラズマディス
プレイパネル、エレクトロルミネッセンスパネル（ＥＬ
パネル）、液晶パネル等の平面パネルが挙げられる。

【００２２】

【作用】本発明の容量性負荷の駆動回路及び駆動方法で
は、第１の電極の電荷を回収して第１の電極の電位を引
き下げる際に第２の電極をフローティングさせ、第１の
電極及び第２の電極間の容量結合を利用して第２の電極
を第１の電極の電位変動に追従させ、同様に、第１の電
極に電荷を戻して第１の電極の電位を立ち上げる際に第
２の電極をフローティングさせ、第２の電極を第１の電
極の電位変動に追従させることが出来る。ここで、第２
の電極の電位の固定及びフローティングによる電位変動
の追従を所望により組み合せることにより、第２の電極
側に電荷回収回路を設けないで、所望の電位変動を第２
の電極に与えることが出来る。

【００２３】

【実施例】以下、図面を参照し、本発明の好適な実施例
に基づいて本発明を更に詳細に説明する。ここで、本発
明の容量性負荷の駆動回路で駆動される容量性負荷とし
ては、従来例と同様に、プラズマディスプレイパネル
（ＰＤＰ）を例として説明する。図１は、本発明の１実
施例の容量性負荷の駆動回路のブロック図である。ま
た、図２は図１の各ブロックを基本回路図として示して
いる。本実施例の容量性負荷の駆動回路では、維持電極
側維持パルス発生回路が、電荷回収回路を含まず、単に
クランプ回路のみで構成されている。その他のブロック
構成は従来の駆動回路のブロック構成と同様である。

【００２４】図１において、本実施例の駆動回路は、維
持電極１８のための維持パルスを発生させる維持電極ク
ランプ回路１と、維持電極１８のためのプライミングパ
ルスを発生させるプライミングパルス発生回路４２と、
走査パルスを発生させる走査パルス発生回路４５と、走
査電極のための維持パルスを発生させる走査電極維持パ
ルス発生回路４６と、走査電極のための消去パルスやプ
ライミング消去パルスを発生させる消去パルス発生回路
４４と、走査パルス、維持パルス及び消去パルス等を各
走査電極１７に一括又は個別に与える混合回路４７とか
ら構成される。

【００２５】図２において、維持電極クランプ回路１の
出力は、共通に接続された維持電極１８に接続され、維
持電極を周期的に、−Ｖ_S電位若しくはグランド電位に
固定し、或いは、フローティング状態にするためのスイ
ッチ１５９、１５８を有する。プライミングパルス発生
回路４２は、維持電極１８に波高値が−Ｖ_Pのプライミ
ングパルスを与える。

【００２６】混合回路４７は、各走査電極１７毎に配設
され相互に直列に接続される１対のダイオード例えば１
２１、１２３及び１２２、１２４を備え、各１対のダイ
オードを相互に接続する接続ノードが夫々各走査電極１
７に接続されている。この構成により、混合回路４７
は、走査パルス、消去パルス、プライミング消去パルス
及び走査電極側の維持パルスを、その種類毎に、各走査
電極１７に個別に又は一括に与えるように機能する。

【００２７】走査パルス発生回路４５は、各走査電極１
７毎に配設される１対のスイッチ例えば１５１、１５３
及び１５２、１５４を有し、各１対のスイッチの接続ノ
ードは、混合回路４７を経由して対応する各走査電極１
７に夫々接続される。消去パルス発生回路４４は、波高
値が−Ｖ_PEのプライミング消去パルス又は波高値が−Ｖ
_Eの消去パルスを生成し、これらを、混合回路４７を経
由して走査電極１７に一括に与える。走査電極維持パル
ス発生回路４６は、走査電極クランプ回路４６ａ及び電
荷回収回路４６ｂから構成され、混合回路４７を経由し
て走査電極１７に維持パルスを供給すると共に、その維
持パルス供給時に走査電極１７の電荷を回収する機能を
有する。

【００２８】図３は、図１及び図２のＰＤＰにおける維
持パルス印加期間内の１つの周期の動作を示すタイミン
グ図である。同図において、波形５１は走査電極１７に
印加される維持パルス列を、波形５２は維持電極１８に
印加される維持パルス列を、夫々示す。また、波形５３
は、走査電極１７と維持電極１８の電圧差であって、各
表示セルの放電空間に印加されて電荷維持のために有効
に機能する交番維持パルス列を示す。図３には、更に各
スイッチのオン及びオフのタイミングが示されており、
維持放電期間中の１つの周期内の各作動期間を参照符号
６０〜７２で示している。

【００２９】維持放電期間中は、走査パルス発生回路４
５、プライミングパルス発生回路４２、及び、消去パル
ス発生回路４４内の各スイッチ１５１〜１５７は、この
維持パルスの発生及び印加には直接関係がないので、何
れもオフの状態に保たれる。

【００３０】まず、期間６０では、維持電極クランプ回
路１のスイッチ１５８がオン、走査電極クランプ回路４
６ａのスイッチ１６０がオンとしてあり、従って、走査
電極１７及び維持電極１８は、何れもグランド電位にク
ランプされている。また、このとき、電荷回収回路４６
ｂ内の電荷回収コンデンサ１１１の電位は、略−Ｖ_S電
位にある。

【００３１】期間６１では、維持電極クランプ回路１の
スイッチ１５８をオンとしたたまま、走査電極クランプ
回路４６ａのスイッチ１６０をオフ、電荷回収回路４６
ｂのスイッチ１６３をオンとする。これにより、電荷回
収回路４６ｂ内のコイル１０２、ダイオード１２６、及
び、混合回路４７の各１対のダイオードの内の一方のダ
イオード例えば１２３、１２４を経由して、走査電極１
７の電荷を電荷回収コンデンサ１１１に回収し、ＬＣ共
振により走査電極の電位を−Ｖ_S附近に迄引き下げる。
このとき、電荷回収コンデンサ１１１の端子電圧はグラ
ンド電位に近くまで立ち上がる。

【００３２】期間６２では、電荷回収回路４６ｂ内のス
イッチ１６３を再びオフ、走査電極クランプ回路４６ａ
内のスイッチ１６１をオンとし、走査電極１７の電位を
−ＶSの電位にクランプする。期間６３では、スイッチ
１６１をオフ、電荷回収回路４６ｂ内のスイッチ１６２
をオンとして、電荷回収回路４６ｂ内のコイル１０１、
ダイオード１２５及び混合回路４７内の各一対のダイオ
ードの内の他方のダイオード例えば１２１、１２２を経
由して、電荷回収コンデンサ１１１の電荷を走査電極１
７側に戻し、走査電極１７の電位を再びグランド電位附
近まで立ち上げる。このとき、電荷回収コンデンサ１１
１の電位は、ほぼ−Ｖ_S附近に迄低下する。

【００３３】期間６４では、スイッチ１６２をオフ、走
査電極クランプ回路４６ａのスイッチ１６０をオンとし
て、走査電極１７の電位をグランド電位にクランプす
る。上記の期間６０から期間６４までの動作は、従来の
容量性負荷の電荷回収型駆動回路における動作と同様で
ある。ここで、期間６１から６３迄の間において、走査
電極１７には、期間６１及び６３に夫々前縁及び後縁を
有する負極性の維持パルス５４が印加される。

【００３４】引き続き、期間６５では、走査電極クラン
プ回路４６ａ内のスイッチ１６０をオフ、電荷回収回路
４６ｂのスイッチ１６３をオン、維持電極クランプ回路
１内のスイッチ１５８をオフとする。スイッチ１６３の
オンによって、走査電極１７の電荷が電荷回収コンデン
サ１１１に回収され、走査電極１７の電位はほぼ−ＶS
附近に迄低下する。このとき維持電極１８につながって
いるスイッチ１５７、１５８、１５９が全てオフである
ので、維持電極はフローティング状態にあり、維持電極
１８と走査電極１７との容量結合により、維持電極１８
の電位は走査電極１７の電位に追従する。

【００３５】期間６６では、スイッチ１６３をオフ、維
持電極クランプ回路１のスイッチ１５９をオンとして、
維持電極１８の電位を−Ｖ_Sにクランプする。次いで、
期間６７では、電荷回収回路４６ｂのスイッチ１６２を
オンとし、電荷回収コンデンサ１１１から電荷を戻すこ
とにより、走査電極１７の電位をほぼグランド電位附近
にまで立ち上げる。以上の期間６５から期間６７の間に
おいて、波形５１中に示されるように、走査電極１７に
は期間６５及び６７に前縁及び後縁を有する負極性の維
持パルス５７が印加される。次いで、期間６８で、スイ
ッチ１６２をオフにする共に、走査電極クランプ回路４
６ａのスイッチ１６０をオンとして、走査電極１７をグ
ランド電位にクランプする。

【００３６】期間６９では、走査電極クランプ回路４６
ａのスイッチ１６０をオフ、電荷回収回路４６ｂのスイ
ッチ１６３をオンとし、電荷回収コンデンサ１１１に電
荷を回収して、走査電極１７の電位を再び−Ｖ_S附近に
迄引き下げる。このとき維持電極クランプ回路1のスイ
ッチ１５９は前記の如くオンとしてあるので、維持電極
１８の電位は−Ｖ_Sに固定されたままである。

【００３７】次いで、期間７０でスイッチ１６３をオフ
とする。この状態で更に期間７１において、維持電極ク
ランプ回路１のスイッチ１５９をオフとする。同時に、
電荷回収回路４６ｂのスイッチ１６２をオンとし、電荷
回収コンデンサ１１１から走査電極１７側に電荷を戻し
て、走査電極１７の電圧をほぼグランド電位に迄立ち上
げる。このとき、維持電極１８につながるスイッチは全
てオフ状態であるため、維持電極１８はフローティング
状態にあり、維持電極１８と走査電極１７との容量結合
により、維持電極１８の電位は走査電極１７の電位に追
従しこれにと並行して立ち上がる。以上の期間６９から
期間７１の間において、波形５１中に示されるように、
走査電極１７には期間６９及び７１に夫々前縁及び後縁
を有する負極性の維持パルス５８が印加される。

【００３８】次いで、期間７２では、走査電極クランプ
回路４６ａのスイッチ１６０及び維持電極クランプ回路
のスイッチ１５８を夫々オンとして、走査電極１７及び
維持電極１８を夫々グランド電位にクランプする。以上
の期間６５から期間７２までの間において、維持電極１
８には、波形５２中に示されるように、期間６５及び７
２に夫々前縁及び後縁を有する負極性の維持パルス５６
が印加される。

【００３９】上記の期間６０から７２迄において、走査
電極１７と維持電極１８との間には、波形５３にみられ
るように、走査電極１７に印加される負極性の維持パル
ス５４と維持電極１８のグランド電位とにより得られる
負極性のパルス５５と、走査電極１７の維持パルス５７
及び５８の間のグランド電位と維持電極１８の負極性の
維持パルス５６印加期間中の負電位レベルとによる正極
性のパルス５９とが印加される。即ち、表示セル群４１
内の走査電極１７と維持電極１８との間の放電空間に
は、維持放電に寄与する交番維持パルスが印加される。

【００４０】以上の期間６０から期間７２までを１周期
とする駆動動作を周期的に繰り返すことにより、表示セ
ル群４１に交番維持パルスを繰り返し印加することが出
来る。従って、上記実施例の駆動回路を用いることによ
り、維持電極側に電荷回収回路を設けることなく、容量
性負荷を、電荷回収型駆動によって駆動することができ
る。これにより、回路の簡素化によるコストダウンと、
要素数の減少に伴う信頼性の向上とを実現することがで
きる。

【００４１】なお、上記実施例の構成において、走査電
極からの電荷回収及び走査電極への電荷の戻しに代えて
夫々、走査電極への電荷の付与及びこれらからの回収を
行なう構成も採用できる。この場合、１周期の最初の期
間６０においては、走査電極及び維持電極を夫々−Ｖ_S
に維持し、且つ、電荷回収コンデンサの電位を略グラン
ドレベルとしておく。以下、前記電荷の回収に代えて電
荷の付与を、電荷の戻しに代えて電荷の回収を行なう。
この場合にも上記実施例と同様な効果が得られる。

【００４２】また、上記実施例の記述では、図２の基本
回路を参照して説明したが、現在のエレクトロニクス技
術を用いて上記回路は容易に実現できる。上記スイッチ
を電界効果トランジスタ（以下ＦＥＴと略記する）で実
現した場合を図４に例示する。同図においては、図２の
スイッチ１５１から１５８、１６０から１６３にそれぞ
れ対応するＦＥＴを、参照符号１５１Ｆから１５８Ｆ及
び１６０Ｆから１６３Ｆで夫々示している。

【００４３】図４の回路は図２の回路と実質的にほぼ同
じ回路構成を有するが、図４では、ＰチャネルＦＥＴ
（１５９ＦＰ）及びＮチャネルＦＥＴ（１５９ＦＮ）か
ら成る双方向スイッチとして機能するＦＥＴ群１５９Ｆ
を図２のスイッチ１５９に対応して設けている。これに
より、期間６９において維持電極１８が波高値−Ｖ_Sよ
りさらにマイナス方向に大きく振れることを防止する。

【００４４】一般に、ＦＥＴでは、スイッチとして機能
する部分に寄生ダイオードが並列に形成されることが知
られている。例えば図５に示すように、ＰチャネルＦＥ
Ｔ９１では寄生ダイオード９２が、ＮチャネルＦＥＴ９
３では寄生ダイオード９４が並列に入る。これら寄生ダ
イオード９２、９４に起因する短絡電流を防止するた
め、図４では、ダイオード１２９〜１３４を設けてあ
る。

【００４５】例として、図１１に示したような、維持電
極に印加されるプライミングパルス３６の波高値−Ｖ_P
が、維持パルス３１の波高値−Ｖ_Sより負方向に大きい
一般的な場合を考える。維持電極クランプ回路１内にダ
イオード１３２を設けないと、プライミングパルス３６
を発生させるためにプライミングパルス発生回路４２の
ＦＥＴ（１５７Ｆ）をオンとしたときに、−Ｖ_S電源ラ
イン →ＦＥＴ（１５９ＦＮ）→ダイオード１３１→Ｆ
ＥＴ（１５７Ｆ）→−Ｖ_P電源ラインへと短絡電流が流
れてしまう。図２には示されていない他のダイオードも
同様な目的で設けられている。

【００４６】なお、上記実施例では、走査電極１７及び
維持電極１８に負極性の維持パルスを印加する場合を例
として述べた。しかし、本発明の駆動回路は、これに限
らず、走査電極１７及び及び維持電極１８に夫々正極性
の維持パルスを印加する場合にも適用できる。図６は、
この場合を示す第２の実施例の駆動回路の基本回路図で
ある。図２におけるコイル１０１、１０２、電荷回収コ
ンデンサ１１１、ダイオード１２１〜１２６、及び、ス
イッチ１５１〜１５３のそれぞれに対応して、コイル２
０１、２０２、電荷回収コンデンサ２１１、ダイオード
２２１〜２２６、及び、スイッチ２５１〜２６３を配置
している。動作の基本については、図２の場合と同様で
あるので、詳細な説明は略する。

【００４７】なお、上記各実施例において、電荷回収コ
ンデンサ１１１、２１１の静電容量は、負荷を構成する
ＰＤＰの表示セル部４１の静電容量の合計以上に設定す
ることが好ましい。また、コイルのリアクタンスは、Ｐ
ＤＰの動作速度及び回路のＬＣ共振周波数を勘案して決
定される。

【００４８】図７は、本発明の第３の実施例の構成を図
２と同様に示す図である。この実施例では、電荷回収回
路４６ｃの構成が図２の電荷回収回路４６ｂの構成と異
なり、その他の構成は図２と同様である。なお、図７に
示した電荷回収回路に類似の例は、特許公告平５−８１
９１２号公報にみられる。図８は、図７における各スイ
ッチの動作及び駆動電圧波形を図３と同様に示すタイミ
ング図である。

【００４９】図８には示されていないが、第１の実施例
と同様に、維持パルスを印加している期間中は、スイッ
チ１５１〜１５７は、維持パルスの発生及び印加には直
接関係がないので、何れもオフ状態に保ったままであ
る。

【００５０】期間６０では、維持電極クランプ回路１の
スイッチ１５８はオン、走査電極クランプ回路４６ａの
スイッチ１６０もオンであり、走査電極１７及び維持電
極１８は何れもグランド電位にクランプされる。

【００５１】期間６１では、維持電極クランプ回路１の
スイッチ１５８をオンとしたまま、走査電極クランプ回
路４６ａのスイッチ１６０をオフとする。また、電荷回
収回路４６ｃのスイッチ１６７を一旦オンとし、電荷回
収回路４６ｃのコイル１０５、混合回路４７の各ダイオ
ード１２３及び１２４を経由して、走査電極１７を−Ｖ
S電源ラインに導通させ走査電極１７の電位を引き下げ
る。走査電極１７の電位が−Ｖ_S／２以下（−Ｖ_S／２〜
−Ｖ_Sの間、以下同様）になった時点でスイッチ１６７
をオフにする。このとき、コイル１０５に発生する逆起
電力の作用により、走査電極１７→混合回路４７の各ダ
イオード１２３及び１２４→コイル１０５→ダイオード
１３８→グランドと、走査電極１７からの電流は継続し
て流れる。このようにして、回路の電力損失を低減しな
がら走査電極１７が−Ｖ_Sの電位となる迄電流を流す。
ダイオード１３７は、ダイオード１３７のカソード側の
電圧が−Ｖ_S以下になることを防ぐとともに、ダイオー
ド１３８と協同して、コイル１０５の余った電力を−Ｖ
_S電源ラインに戻す機能を有する。

【００５２】期間６２では、走査電極クランプ回路４６
ａ内のスイッチ１６１をオンとし、走査電極１７の電圧
を−Ｖ_Sにクランプする。次いで、期間６３では、スイ
ッチ１６１をオフ、電荷回収回路４６ｃのスイッチ１６
６を一旦オンとし、走査電極１７をグランドに導通させ
て走査電極の電位を立ち上げる。走査電極１７の電位が
−Ｖ_S／２以上となった時点でスイッチ１６６をオフに
する。コイル１０４に発生する逆起電力の作用により、
−Ｖ_S電源→ダイオード１３６→コイル１０４→混合回
路４７の各ダイオード１２１及び１２２→走査電極１７
と、走査電極の電流は継続して流れる。このようにし
て、回路の電力損失を低減しつつ走査電極１７をグラン
ド電位まで立ち上げる。ダイオード１３５は、ダイオー
ド１３５のアノード側の電位がグランド電位以上になる
ことを防ぐとともに、ダイオード１３６と協同して、コ
イル１０４の余った電力を−Ｖ_S電源に戻す機能を有す
る。

【００５３】期間６４では、走査電極クランプ回路４６
ａ内のスイッチ１６０をオンとして、走査電極１７の電
位をグランド電位にクランプする。期間６１から期間６
３の間で走査電極１７には維持パルス８４が印加され
る。期間６０から期間６４までの動作の基本は、特許公
告平５−８１９１２に示されている回路動作と同様であ
る。次に、本発明に基づいて、電荷回収回路４６ｃによ
り維持電極１８に維持パルスを印加する部分について説
明する。

【００５４】まず、期間６５では、スイッチ１６０をオ
フ、維持電極クランプ回路１のスイッチ１５８をオフと
し、また、電荷回収回路４６ｃのスイッチ１６７を一旦
オンとして、走査電極１７の電位を負方向に引き下げ
る。このときの電荷回収回路４６ｃの動作自体は期間６
１での動作と同じであり、期間６５の終了時までにスイ
ッチ１６７をオフとする。しかし、期間６５では、維持
電極１８につながるスイッチ１５７、１５８、１５９は
全てオフ状態にしてあるので、維持電極はフローティン
グ状態にあり、波形８２に示すように、維持電極１８の
電位も、走査電極１７の電位に追従して引き下げられ
る。

【００５５】期間６６では、維持電極クランプ回路１の
スイッチ１５９をオンとして維持電極１８の電位を−Ｖ
_Sにクランプする。次いで、期間６７では、電荷回収回
路４６ｃのスイッチ１６６を一旦オンとし、走査電極１
７の電圧をグランドレベル方向に立ち上げ、期間６７の
終了前にスイッチ１６６をオフとする。コイルの逆起電
力の作用により期間６７内で走査電極１７はグランド電
位に立ち上がる。以上の期間６５から期間６７の間にお
いて、波形８１に示すように、走査電極１７に維持パル
ス８７が印加される。引き続き、期間６８では、走査電
極クランプ回路４６ａのスイッチ１６０をオンとして、
走査電極１７の電位をグランド電位にクランプする。

【００５６】期間６９では、走査電極クランプ回路４６
ａのスイッチ１６０をオフ、電荷回収回路４６ｃのスイ
ッチ１６７を一旦オンとして、走査電極１７の電位を再
び負方向に引き下げる。このとき維持電極クランプ回路
１のスイッチ１５９はオンとしてあるので、維持電極の
電位は−Ｖ_Sにクランプされている。走査電極１７の電
位が−Ｖ_S／２以下に達した時点で、期間６１の場合と
同様に、スイッチ１６７をオフにする。

【００５７】期間７０では、維持電極クランプ回路１の
スイッチ１５９はまだオンのままである。次の期間７１
でスイッチ１５９をオフとし、維持電極１８につながる
スイッチを全てオフ状態にする。これとともに、電荷回
収回路４６ｃのスイッチ１６６を一旦オンとして走査電
極１７の電位をグランドレベル方向に立ち上げる。この
とき、維持電極１８はフローティング状態にあるので、
維持電極１８の電位も走査電極１７の電位に追従して立
ち上げられる。走査電極１７の電位が−Ｖ_S／２以上に
達した時点で、期間６３と同様に、スイッチ１６６をオ
フとする。以上の期間６９から期間７１の間において、
波形８１に示すように走査電極１７に維持パルス８８が
印加される。

【００５８】期間７２では、走査電極クランプ回路４６
ａのスイッチ１６０及び維持電極クランプ回路１のスイ
ッチ１５８を夫々オンとして、走査電極１７及び維持電
極１８を夫々グランド電位にクランプする。以上の期間
６５から期間７２までの動作により、維持電極１８には
維持パルス８６が印加される。

【００５９】上記の作動により、走査電極と維持電極の
相互間に印加される電圧パルスは、期間６１から６３迄
の負極性のパルス８５、及び、期間６７から６９迄の正
極性のパルス８９となり、第１の実施例と同様に、走査
電極と維持電極との間に交番パルス８３が印加される。

【００６０】維持放電期間において、期間６０から期間
７２までを１周期とする動作を周期的に繰り返すことに
より、表示セル群４１に交番維持パルス８３を繰り返し
印加することが出来る。従って、第３の実施例において
も、維持電極側に電荷回収回路を設けることなく、容量
性負荷の電荷回収型駆動が可能となる。

【００６１】上記各実施例では、図９及び図１０を参照
して説明した型式のＰＤＰを駆動する場合を例として、
本発明の容量性負荷の駆動回路及び駆動方法を記述し
た。しかし、本発明は、この型式のＰＤＰの駆動に限ら
ず、他の型式のＡＣ型ＰＤＰの駆動にも適用できる。ま
た、ＰＤＰに限らず、その他の容量性の表示パネル、例
えばエレクトロルミネセントパネルや液晶パネル等の平
面パネルにも好適に採用できる。更に、本発明は、一般
的に、正負両極性のパルスの印加が必要な容量性負荷で
あれば、いかなる容量性負荷の駆動にも適用できる。

【００６２】上記各実施例の構成においては、本発明の
好適な態様に基づいて説明したが、上記実施例の構成か
ら種々の修正及び変更が可能である。例えば、図４の実
用回路では、スイッチとしてＦＥＴを採用した例を示し
たが、ＦＥＴに代えてバイポーラトランジスタ等を採用
することが出来る。また、走査電極側に代えて維持電極
側に電荷回収回路を設けるように構成することも出来
る。なお、この場合、ＰＤＰでは、維持電極側の動作電
圧が高いことに起因して、実施例の場合に比して回路部
品のコストが上昇することがある。更に、上記各実施例
では、維持パルスの前縁及び後縁の期間の全てに電荷回
収回路を用いる場合について述べたが、これに代えて、
維持パルスの前縁及び／又は後縁の一部に、本発明にお
ける電荷回収回路を用いるようにしてもよい。

【００６３】

【発明の効果】以上説明したように、本発明の容量性負
荷の駆動回路及び駆動方法によると、容量性負荷に印加
する交番パルスの発生回路を簡素な回路構成で実現でき
るので、本発明は、容量性負荷の電荷回収型駆動回路の
コストを低く抑え、また、回路の信頼性を向上させた顕
著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の容量性負荷の駆動回路
のブロック図。

【図２】図１の容量性負荷の駆動回路の基本回路図。

【図３】第１の実施例の駆動回路における駆動電圧波形
及びスイッチング動作を示すタイミング図。

【図４】図２の基本回路を実現する実用回路図。

【図５】（ａ）及び（ｂ）は、ＦＥＴの寄生ダイオード
を示す説明用の回路図。

【図６】本発明の第２の実施例の容量性負荷の駆動回路
の基本回路図。

【図７】本発明の第３の実施例の容量性負荷の駆動回路
の基本回路図。

【図８】図７の回路における駆動電圧波形及びスイッチ
ング動作を示すタイミング図。

【図９】一般的な交流面放電型ＰＤＰの構造を示す断面
図。

【図１０】図９の交流面放電型ＰＤＰの電極配置を示す
平面図。

【図１１】図９の交流面放電型ＰＤＰの駆動波形を示す
タイミング図。

【図１２】従来の容量性負荷の電荷回収型駆動回路のブ
ロック図。

【図１３】図１２の容量性負荷の電荷回収型駆動回路の
基本回路図。

【符号の説明】

１維持電極クランプ回路１１第１絶縁基板１２第２絶縁基板１３、Ｄ₁、Ｄ₂、・・・、Ｄ_n-1、Ｄ_n 列電極１４、２０絶縁層１５、２１隔壁１６蛍光体１７、Ｓ₁、Ｓ₂、・・・、Ｓ_m 走査電極１８、Ｃ₁、Ｃ₂、・・・、Ｃ_m 維持電極１９バス電極２２保護層２３放電ガス空間２４表示セル２５プラズマディスプレイパネル２６シール部３１、３２、５４、５５、８４、８５維持パルス３３走査パルス３４データパルス３５消去パルス３６プライミングパルス３７プライミング消去パルス４１表示セル群４２プライミングパルス発生回路４３維持電極側維持パルス発生回路４３ａ、４６ａクランプ回路４３ｂ、４６ｂ、４６ｃ電荷回収回路４４消去パルスなどの発生回路４５走査パルス発生回路４６走査電極側維持パルス発生回路４７混合回路５１、８１走査電極の維持パルス列５２、８２維持電極の維持パルス列５３、８３交番維持パルス５６、８６維持電極の維持パルス５４、５７、８４、８７走査電極の維持パルス５５、５９、８５、８９交番パルスの各パルス５８、８８走査電極の維持パルス６０〜７２期間９１、９３ＦＥＴ９２、９４寄生ダイオード１０１〜１０５、２０１、２０２コイル１１１、１１２、２１１電荷回収コンデンサ１２１〜１３８、２２１〜２２６ダイオード１５１〜１６７、２５１〜２６３スイッチ１５１Ｆ〜１５８Ｆ、１６０Ｆ〜１６３Ｆ、１５９Ｆ
Ｎ、１５９ＦＰＦＥＴ１５９ＦＦＥＴ群

Claims

(57)【特許請求の範囲】

【請求項１】第１及び第２の電極を有する容量性負荷
に正負両極性のパルスを交互に印加する、容量性負荷の
駆動回路において、前記第１の電極との間で周期的に電荷の授受を行なう電
荷回収回路と、前記電荷の授受の期間以外の少なくとも
一部の期間において前記第１の電極を第１又は第２の所
定電位にクランプする第１クランプ回路と、前記第２の
電極を第３又は第４の所定電位にクランプすると共に一
部の前記電荷の授受の期間に対応して前記第２の電極を
フローティングさせる第２クランプ回路とを備えること
を特徴とする容量性負荷の駆動回路。
【請求項２】前記第１の所定電位と第３の所定電位と
が実質的に等しく、前記第２の所定電位と第４の所定電
位とが実質的に等しい、請求項１に記載の容量性負荷の
駆動回路。
【請求項３】前記電荷回収回路が電荷回収用コンデン
サ及びリアクトルを含む、請求項１又は２に記載の容量
性負荷の駆動回路。
【請求項４】前記電荷回収回路がリアクトルの逆起電
力を利用する回路として構成される、請求項１又は２に
記載の容量性負荷の駆動回路。
【請求項５】第１及び第２の電極を有する容量性負荷
に正負両極性のパルスを交互に印加する、容量性負荷の
駆動方法において、第２の電極を一方の所定電位に維持しつつ、第１の電極
から電荷を回収し次いで第１の電極を第１電位に維持す
るステップ、第２の電極を前記一方の所定電位に維持しつつ、第１の
電極に電荷を戻し次いで第１の電極を第２電位に維持す
るステップ、第２の電極をフローティングさせつつ、第１の電極から
電荷を回収するステップ、第２の電極を他方の所定電位に維持しつつ、第１の電極
に電荷を戻し次いで第１の電極を第２電位に維持するス
テップ、第２の電極を前記他方の所定電位に維持しつつ、第１の
電極から電荷を回収するステップ、及び、第２の電極をフローティングさせつつ、第１の電極に電
荷を戻し次いで第１の電極を第２の電位に維持するステ
ップを順次に且つ周期的に有することを特徴とする容量
性負荷の駆動方法。
【請求項６】第１及び第２の電極を有する容量性負荷
に正負両極性のパルスを交互に印加する、容量性負荷の
駆動方法において、第２の電極を一方の所定電位に維持しつつ、第１の電極
に電荷を与え次いで第１の電極を第１電位に維持するス
テップ、第２の電極を前記所定電位に維持しつつ、第１の電極か
ら電荷を回収し次いで第１の電極を第２電位に維持する
ステップ、第２の電極をフローティングさせつつ、第１の電極に電
荷を与えるステップ、第２の電極を他方の所定電位に維持しつつ、第１の電極
から電荷を回収し次いで第１の電極を第２電位に維持す
るステップ、第２の電極を前記他方の所定電位に維持しつつ、第１の
電極に電荷を与えるステップ、及び、第２の電極をフローティングさせつつ、第１の電極から
電荷を回収し次いで第１の電極を第２の電位に維持する
ステップを順次に且つ周期的に有することを特徴とする
容量性負荷の駆動方法。
【請求項７】前記容量性負荷がフラットディスプレイ
パネルであることを特徴とする請求項５又は６に記載の
容量性負荷の駆動方法。