KR20010061102A - 강유전체 메모리 소자 - Google Patents

Abstract

본 발명은 워드라인에 연결된 하나의 메모리 셀만을 선택하도록 한 강유전체 메모리 셀에 관한 것으로, 이를 위한 본 발명은 한쌍의 제 1 불순물확산층과 제 1 게이트절연층이 형성된 반도체 기판 상부에 형성된 제 1 게이트 전극을 포함하는 모스트랜지스터, 한쌍의 제 2 불순물확산층과 제 2 게이트절연층이 형성된 상기 반도체 기판 상부에 형성된 제 2 게이트전극을 포함하고 상기 제 2 게이트전극과 제 2 게이트절연층 사이에 강유전 물질이 삽입되며 상기 제 2 게이트전극이 상기 모스트랜지스터의 불순물확산층에서 어느 하나에 연결되는 강유전체트랜지스터를 포함하여 이루어진다.

Description

강유전체 메모리 소자{FERROELECTRIC MEMORY DEVICE}

본 발명은 메모리 소자의 제조 방법에 관한 것으로, 특히 워드라인을 이용하여 강유전 물질의 분극 방향을 조절하도록 한 비휘발성 메모리 소자의 제조 방법에 관한 것이다.

일반적으로 RAM은 휘발성 메모리로서 SRAM, DRAM을 포함하는데, SRAM은 하나의 메모리 셀에 다수개의 트랜지스터가 필요하며 따라서 고집적화에 제한이 따르게 된다. 또한 DRAM은 주기적인 리프레쉬를 필요로 하기 때문에 전력소모가 증가되는 문제점이 있다.

최근에 비휘발성 메모리로서 FRAM(Ferroelectric RAM)은 캐패시터의 유전층으로 강유전 물질을 이용하고 DRAM과 같이 하나의 트랜지스터와 하나의 캐패시터로 이루어진 구조외에 트랜지스터 하나를 이용하여 메모리 셀을 구성하는 방법이 제안되고 있다.

도 1 의 일반적인 DRAM의 메모리 셀 구조는 워드라인(WL)과 비트라인(BL)을 각각 선택하여 워드라인(WL)에 연결되어 있는 모든 트랜지스터(도시 생략)에 게이트가 오픈되어 있는 상태에서 비트라인(WL)에 전압을 인가하여 워드라인(WL)과 교차되는 셀의 트랜지스터(M1)만이 전류가 흘러 캐패시터(C)에 전하가 축적된다.

도 2a 내지 도 2b 에 도시된 종래의 FeRAM은 하나의 메모리 셀에 선택트랜지스터(M10)와 강유전캐패시터(FCp)를 포함한다. 선택트랜지스터(M10)는 불순물확산층(14,15)과 게이트절연층(12)을 개재하여 반도체 기판(10) 상부에 형성된 게이트 전극(13)을 포함하고, 강유전캐패시터(FCp)는 확산방지막(TiN/Ti)(17), 하부전극 (18), 강유전막(19), 상부전극(20)을 포함한다. 불순물확산층(14,15)중 하나는 선택트랜지스터(M10)의 비트라인(22)에 연결되고 다른 하나는 폴리실리콘으로 이루어진 콘택플러그(16)를 통해 강유전캐패시터의 하부전극(17)에 연결된다.

도 3a 내지 도 3b 의 MFSFET(Metal Ferroelectric Semiconductor FET)형의 강유전체 메모리 셀을 나타낸 도면으로서, 불순물층(33,34)은 각각 비트라인 (BL1,BL2)에 연결되고 게이트전극(32)은 워드라인(WL)에 연결된다. 이러한 MFSFET형 강유전체 메모리 소자는 백금(Pt) 또는 IrO₂,RuO, 전도성 산화막등의 전도물질로 이루어진 게이트전극(32) 하부에 강유전 물질(31)을 삽입하여 게이트 전극(32)에 일정 전압을 인가함으로써 강유전 물질(31)의 잔류 분극 방향을 조절, 강유전 물질(31)의 분극 방향에 따라 게이트전극(32)이 온/오프되게 할 수 있다.

도 3c 는 DRAM의 셀 구조를 MFSFET FeRAM에 적용한 경우로서, 특정 메모리 셀을 선택하기 위해 워드라인(WL1)에 일정 전압을 인가했을 경우, 워드라인(WL1)에 연결되어 있는 모든 셀(Ma,Mb)의 강유전 물질이 전압에 의해 영향을 받는 문제점이 있다.

또한 MFSFET구조의 FeRAM을 구성하기 위해서는 실리콘과 강유전 물질과의 반응을 억제할 수 있는 게이트 산화막 물질의 선택이 중요하다. 이러한 게이트 산화막 물질로 TiO₂, ZrO₂, CeO 등의 다양한 산화막 박막이 연구되고 있다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 더미 트랜지스터(Dummy transistor)를 이용하여 다른 셀 트랜지스터에 영향을 미치지 않고 원하는 셀 트랜지스터의 강유전 물질의 분극 방향을 조절하는데 적합한 강유전체 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.

도 1 은 일반적인 DRAM의 메모리 셀의 등가회로도,

도 2a 내지 도 2b 는 일반적인 FeRAM의 메모리 셀의 등가회로도와 구조를 나타낸 도면,

도 3a 는 종래기술의 MFSFET형 FeRAM의 단위셀의 등가회로도,

도 3b 는 종래기술의 MFSFET형 FeRAM의 구조 단면도,

도 3c 는 종래기술의 MFSFET형 FeRAM의 메모리셀의 등가회로도,

도 4 는 본 발명의 실시예에 따른 MFSFET형 FeRAM의 단위셀의 등가회로도,

도 5 는 도 4 에 따른 MFSFET형 FeRAM의 구조 단면도.

*도면의 주요부분에 대한 부호의 설명*

41 : 반도체 기판 42 : MOS Tr의 게이트절연막

43 : MOS Tr의 게이트전극 44a,44b : MOS Tr의 불순물확산층

45 : MOS Tr의 게이트절연막 46 : 강유전 물질

47 : MOS Tr의 게이트전극 48a,48b : MFS Tr의 불순물확산층

49 : 국부배선

상기의 목적을 달성하기 위한 본 발명에 따른 강유전체 메모리 소자는 한쌍의 제 1 불순물확산층과 제 1 게이트절연층이 형성된 반도체 기판 상부에 형성된 제 1 게이트 전극을 포함하는 모스트랜지스터, 한쌍의 제 2 불순물확산층과 제 2 게이트절연층이 형성된 상기 반도체 기판 상부에 형성된 제 2 게이트전극을 포함하고 상기 제 2 게이트전극과 제 2 게이트절연층 사이에 강유전 물질이 삽입되며 상기 제 2 게이트전극이 상기 모스트랜지스터의 불순물확산층에서 어느 하나에 연결되는 강유전체트랜지스터를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4 는 본 발명의 실시예에 따른 강유전체 메모리 소자의 등가회로도로서, 게이트에 워드라인(WL)이 연결되고 소오스에 비트라인(BL20)이 연결된 모스트랜지스터(MOS Tr), 상기 모스트랜지스터(MOS Tr)의 드레인에 게이트가 연결되며 소오스(드레인)이 상기 모스트랜지스터(MOS Tr)의 소오스와 공통으로 비트라인(BL)에 연결되고 드레인(소오스)이 쓰기라인(RL)에 연결된 강유전체트랜지스터(MFS Tr)로 구성된다.

도 5 는 본 발명의 실시예에 따른 강유전체 메모리 셀의 구조 단면도로서, 한쌍의 불순물확산층(44a,44b)과 게이트절연층(42)이 형성된 반도체 기판(41) 상부에 형성된 게이트 전극(43)을 포함하는 통상의 모스트랜지스터(MOS Tr)와, 한쌍의 불순물확산층(48a,48b)과 게이트절연층(45)이 형성된 반도체 기판(41) 상부에 형성된 게이트전극(47)과 상기 게이트전극(47)과 게이트절연층(45) 사이에 강유전 물질 (46)이 삽입된 강유전체트랜지스터(MFS Tr)로 이루어지며, 상기 모스트랜지스터 (MOS Tr)의 불순물확산층(44a,44b)중 하나(44a)는 상기 강유전체트랜지스터(MFS Tr)의 게이트 전극(47)과 국부배선(49)을 통해 전기적으로 연결되며 다른 하나 (44b)는 강유전체트랜지스터의 불순물확산층(48a,48b)에서 어느 하나(48a)와 공통으로 비트라인(BL)에 연결된다. 그리고 모스트랜지스터(MOS Tr)의 게이트전극(43)은 워드라인(WL)에 연결되고, 강유전체트랜지스터(MFS Tr)의 다른 불순물확산층 (48b)은 리드라인(RL)에 연결된다.

또한 상기 모스트랜지스터(MOS Tr)와 강유전체트랜지스터(MFS Tr)의 게이트절연층(43,45)은 통상의 SiO₂박막을 이용할 수 있으며, ZeO₂,CeO등의 메탈산화막을 이용할 수도 있다. 그리고 강유전체트랜지스터(MFS Tr)의 게이트 전극(47) 하부에 형성된 강유전 물질(46)은 페로브스카이트 구조를 갖는 PbTiO₃구조의 PZT,PLZT 또는 Bi-레이어드 페로브스카이트 물질인 SBT, SBTN을 사용할 수도 있다.

그리고 강유전체트랜지스터(MFS Tr)와 모스트랜지스터(MOS Tr)의 게이트전극 (43,47) 물질로 백금(Pt) 또는 IrO₂, RuO 등의 전도성산화막 또는 폴리실리콘과 같은 전도성박막을 이용한다.

상술한 본 발명의 실시예에 따른 강유전체 메모리 셀의 쓰기/읽기 똥작에 대해 설명하면 다음과 같다.

먼저 본 발명의 실시예에 따른 강유전체 메모리 셀의 데이터 쓰기 동작에 대해 설명하면, 워드라인(WL)에 VCC를 인가하고, 비트라인(BL)에 저장하는 데이터의 상태('0' 또는 '1')에 따라 쓰기전압 V'을 각각 +V' 또는 -V' 를 인가한다. 여기서 상기 +V' 쓰기전압은 VCC-2〈 +V'〈 VCC+2 의 범위를 갖고 -V' 쓰기전압은 -VCC-2〈 -V'〈 -VCC+2 의 범위를 갖는다. 워드라인(WL)과 비트라인(BL)에 의해 선택되어지는 모스트랜지스터(MOS Tr)는 DRAM의 동작과 같으므로 1개의 트랜지스터만 선택된다.

이어 쓰기전압 V' 이 모스트랜지스터(MOS Tr)를 통과하여 강유전체트랜지스터(MFS Tr)의 게이트전극에 인가되는 경우 비트라인(BL)에 인가된 +V' 또는 -V' 에 의해 강유전체트랜지스터(MFS Tr)의 게이트전극 하부에 있는 강유전 물질이 네가티브(Negative) 또는 파지티브(Positive)로 분극되며 데이터를 저장한다.

이어 본 발명의 실시예에 따른 강유전체 메모리 셀의 데이터의 읽기 동작에 대해 설명하면 비트라인(BL)에 VCC 를 인가하고 강유전체의 분극방향에 따라 강유전체트랜지스터가 온/오프되어 있음으로, 강유전체트랜지스터의 게이트전극을 통해비트라인 또는 쓰기라인(RL)에 흐르는 전류를 검출하여 쓰여진 데이터가 '0' 또는 '1' 상태인지 확인한다.

성술한 본 발명의 강유전체 메모리 소자는 강유전체트랜지스터(MFS Tr)의 게이트전극에 연결되는 통상의 모스트랜지스터(MOS Tr)를 형성하므로써 모스트랜지스터(MOS Tr)를 통해 강유전체트랜지스터(MFS Tr)의 게이트전극에 전압을 인가하여 다른 셀에 영향을 주지 않고 원하는 셀의 강유전 물질의 분극 방향을 조절할 수 있다.

Claims (7)

1. 한쌍의 제 1 불순물확산층과 제 1 게이트절연층이 형성된 반도체 기판 상부에 형성된 제 1 게이트 전극을 포함하는 모스트랜지스터; 및

   한쌍의 제 2 불순물확산층과 제 2 게이트절연층이 형성된 상기 반도체 기판 상부에 형성된 제 2 게이트전극을 포함하고 상기 제 2 게이트전극과 제 2 게이트절연층 사이에 강유전 물질이 삽입되며 상기 제 2 게이트전극이 상기 모스트랜지스터의 불순물확산층에서 어느 하나에 연결되는 강유전체트랜지스터

   를 포함하여 이루어짐을 특징으로 하는 강유전체 메모리 셀.
2. 제 1 항에 있어서,

   상기 강유전체트랜지스터의 게이트전극에 인가된 전압으로 상기 강유전 물질의 분극을 조절하도록 상기 제 1 불순물확산층에서 어느 하나가 국부배선을 통해 상기 제 2 게이트전극에 전기적으로 연결되는 것을 특징으로 하는 강유전체 메모리 셀.
3. 제 1 항에 있어서,

   상기 강유전체트랜지스터의 강유전 물질은 PZT, PLZT, SBT,SBTN 을 이용하는것을 특징으로 하는 강유전체 메모리 셀.
4. 제 1 항에 있어서,

   상기 제 2 게이트전극은 Pt을 포함한 금속을 이용하는 것을 특징으로 하는 강유전체 메모리 셀.
5. 제 1 항에 있어서,

   상기 제 2 게이트전극은 IrO₂, RuO을 포함한 전도성산화막을 이용하는 것을 특징으로 하는 강유전체 메모리 셀.
6. 제 1 항에 있어서,

   상기 제 2 게이트전극은 폴리실리콘을 포함한 전도성 박막을 이용하는 것을 특징으로 하는 강유전체 메모리 셀.
7. 비트라인에 자신의 일측 접합이 접속되고 워드라인에 게이트가 접속된 모스트랜지스터; 및

   상기 모스트랜지스터의 하측접합에 자신의 게이트가 접속되고 상기 비트라인과 쓰기라인 사이에 자신의 소오스-드레인 경로가 형성된 강유전체트랜지스터

   를 포함하여 이루어진 강유전체 메모리 셀.