KR20010061096A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20010061096A
KR20010061096A KR1019990063580A KR19990063580A KR20010061096A KR 20010061096 A KR20010061096 A KR 20010061096A KR 1019990063580 A KR1019990063580 A KR 1019990063580A KR 19990063580 A KR19990063580 A KR 19990063580A KR 20010061096 A KR20010061096 A KR 20010061096A
Authority
KR
South Korea
Prior art keywords
film
etching
gas
layer
mask
Prior art date
Application number
KR1019990063580A
Other languages
English (en)
Other versions
KR100400300B1 (ko
Inventor
길민철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-1999-0063580A priority Critical patent/KR100400300B1/ko
Publication of KR20010061096A publication Critical patent/KR20010061096A/ko
Application granted granted Critical
Publication of KR100400300B1 publication Critical patent/KR100400300B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 제1금속배선 상부에 유기 저유전층으로 제1층간절연막을 형성하고 그 상부에 장벽절연막, 유기 저유전층인 제2층간절연막, 산화막/질화막/산화질화막 적층구조인 하드마스크를 형성한 다음, 비아콘택마스크를 이용하여 상기 산화질화막 및 질화막을 식각하고 상기 산화질화막 상부에 제2금속배선 마스크를 이용하여 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로하고 산화질화막을 식각장벽으로 하여 상기 산화막을 식각한 다음, 상기 감광막패턴을 마스크로하고 산화질화막/산화막과 상기 질화막의 식각선택비 차이를 이용하여 상기 산화질화막을 식각한 다음, 상기 감광막패턴을 마스크로 하고 상기 노출된 질화막을 마스크로하여 상기 노출된 산화막, 제2층간절연막을 식각함으로써 상기 장벽절연막을 노출시키는 동시에 상기 감광막패턴을 식각하고, 상기 산화질화막을 마스크로하고 상기 장벽산화막을 식각장벽으로 하여 상기 제1,2층간절연막 및 질화막을 식각해 비아콘택홀을 형성하는 동시에 제2금속배선 영역을 확보하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 형성방법{Forming method for metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 유기 저유전층 ( organic low-k layer ) 을 층간절연막으로 이용하여 용이하게 콘택공정을 실시할 수 있도록 함으로써 후속공정으로 다층 금속배선을 용이하게 형성하는 기술에 관한 것이다.
일반적으로, 반도체소자는 다수의 금속배선층이 구비되고, 상기 금속배선층 간의 절연특성을 향상시키기 위하여 층간절연막을 형성하였다.
이때, 상기 층간절연막은 플로우 ( flow ) 가 잘되는 절연물질, 산화막을 이용하여 형성하였다.
그러나, 반도체소자의 알.씨. 딜레이 ( RC delay ) 효과로 인하여 반도체소자의 특성이 열화되는 단점이 있다.
최근에는 RC 딜레이를 최소화시키기 위하여 층간절연막으로 유기 저유전층 ( inorganic low-k ) 을 사용하였다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 유기 저유전층을 층간절연막으로 사용하는 자기정렬적인 듀얼 다마신 ( self aligned dual damascene, 이하에서 SADD 라 함 ) 방법을 도시한다.
먼저, 제1금속배선(31) 상부에 제1질화막(33)을 형성한다.
그리고, 상기 제1질화막(33) 상부에 제1층간절연막(13)을 제1유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며, 산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제1층간절연막(35) 상부에 장벽산화막(37)을 일정두께 형성한다.
그 다음, 상기 장벽산화막(37) 상부에 제2층간절연막(39)인 제2유기 저유전층을 형성한다.
그 다음, 상기 제2층간절연막(39) 상부에 마스크산화막(41)을 일정두께 형성한다.
그리고, 상기 마스크산화막(41) 상부에 제2질화막(43)을 일정두께 형성한다.
그리고, 상기 제2질화막(43) 상부에 비아콘택 마스크(도시안됨)를 이용한 노광 및 현상공정으로 제1감광막패턴(45)을 형성한다. (도 1a)
그 다음, 상기 제1감광막패턴(45)을 마스크로하여 상기 제2질화막(43)을 식각하고 상기 제1감광막패턴(45)을 제거한다. (도 1b)
그 다음, 상기 제2질화막(43) 상부에 제2감광막패턴(47)을 형성한다. 이때, 상기 제2감광막패턴(47)은 전체표면상부에 제2감광막을 도포하고 제2금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 1c)
그리고, 상기 제2감광막패턴(47)을 마스크로 하고 상기 제2질화막(47)을 식각장벽으로 하여 상기 장벽산화막(37)이 노출될때까지 식각한다.
이때, 상기 제2감광막패턴(47)은 ⓐ 와 같이 거의 제거되어 후속 식각공정에 마스크로 사용할 수 없는 문제점이 있다. (도 1d)
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, SADD 방법을 이용하는 경우 마스크로 사용되는 감광막의 층간절연막의 식각공정시 제거되어 후속공정을 용이하게 실시할 수 없도록 함으로써 공정을 어렵게 하고 그에 따른 반도체소자의 생산성 및 수율을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, SADD 방법으로 유기 저유전층을 이용하여 용이하게 다층 금속배선을 형성하되, 제2마스크절연막으로 산화막, 질화막, 산화질화막 적층구조를 사용함으로써 중첩정확도를 향상시켜 반도체소자의 생산성 및 수율을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 제1금속배선 13,33 : 제1질화막
15,35 : 제1층간절연막 17,37 : 장벽산화막
19,39 : 제2층간절연막 21,41 : 산화막
23,43 : 제2질화막 25 : 산화질화막
27,45 : 제1감광막패턴 29,47 : 제2감광막패턴
100 : 비아콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
제1금속배선 상부에 유기 저유전층으로 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 장벽절연막을 형성하는 공정과,
상기 절연막 상부에 유기 저유전층으로 제2층간절연막을 형성하고 그 상부에 산화막, 질화막 및 산화질화막 적층구조로 하드마스크를 형성하는 공정과,
비아콘택마스크를 이용하여 상기 산화질화막 및 질화막을 식각하는 공정과,
상기 산화질화막 상부에 제2금속배선 마스크를 이용하여 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로하고 산화질화막을 식각장벽으로 하여 상기 산화막을 식각하는 공정과,
상기 감광막패턴을 마스크로하고 산화질화막/산화막과 상기 질화막의 식각선택비 차이를 이용하여 상기 산화질화막을 식각하는 공정과,
상기 감광막패턴을 마스크로 하고 상기 노출된 질화막을 마스크로하여 상기 노출된 산화막, 제2층간절연막을 식각함으로써 상기 장벽절연막을 노출시키는 동시에 상기 감광막패턴을 식각하는 공정과,
상기 산화질화막을 마스크로하고 상기 장벽산화막을 식각장벽으로 하여 상기 제1,2층간절연막 및 질화막을 식각해 비아콘택홀을 형성하는 동시에 제2금속배선 영역을 확보하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 유기 저유전층을 층간절연막으로 사용하는 자기정렬적인 듀얼 다마신 ( self aligned dual damascene, 이하에서 SADD 라 함 ) 방법을 도시한다.
먼저, 반도체기판(도시안됨) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성하고, 워드라인(도시안됨), 비트라인 및 캐패시터를 형성하고 그 상부플 평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 상기 반도체기판에 접속되는 제1금속배선(11)을 형성한다.
그리고, 제1금속배선(11) 표면 상부를 평탄화시키는 제1질화막(13)을 일정두께 형성한다.
그리고, 상기 제1질화막(13) 상부에 제1층간절연막(33)을 형성한다. 이때, 상기 제1층간절연막(15)은 유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그 예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며, 산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제1층간절연막(15) 상부에 장벽산화막(17)을 일정두께 형성한다.
그리고, 상기 장벽산화막(17) 상부에 제2층간절연막(19)을 형성한다. 이때, 상기 제2층간절연막(19)은 상기 제1층간절연막(15)과 같은 물질인 유기 저유전층으로 형성한다.
그 다음, 상기 제2층간절연막(19) 상부에 하드마스크(21,23,25)을 형성한다.
이때, 상기 하드마스크는 산화막(21), 제2질화막(23) 및 산화질화막(25)의 적층구조로 형성한다.
그리고, 상기 산화막(21), 제2질화막(23) 및 산화질화막(25)는 각각 100 ∼ 1000 Å 두께로 형성한다.
그 다음, 상기 하드마스크 상부에 제1감광막패턴(27)을 형성한다.
이때, 상기 제1감광막패턴(27)은 비아콘택마스크(도시안됨)를 이용한 노광및 현상공정으로 형성한다. (도 2a)
그 다음, 상기 제1감광막패턴(27)을 마스크로하여 상기 산화질화막(25) 및 제2질화막(23)을 식각한다.
그 다음, 상기 제1감광막패턴(27)을 제거한다. (도 2b)
그리고, 상기 산화질화막(29) 상부에 제2감광막패턴(29)을 형성한다.
이때, 상기 제2감광막패턴(29)은 제2금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2c)
그 다음, 상기 제2감광막패턴(29)을 마스크로하며 상기 산화질화막(25)과 상기 산화막(21)의 식각선택비 차이를 이용하여 상기 산화막(21)을 식각한다. (도 2d)
그리고, 상기 노출된 제2층간절연막(19)과 제2질화막(23)을 식각장벽으로하고 상기 제2감광막패턴(29)을 마스크로하여 상기 산화질화막(25)을 식각한다. 이때, 상기 식각공정은 각층들(19,21,23,25) 간의 식각선택비 차이를 이용하여 실시한다. (도 2e)
그 다음, 상기 제2질화막(23)/산화질화막(25)과 상기 제2층간절연막(19)의 식각선택비 차이를 이용하여 상기 제2층간절연막(19)을 식각함으로써 상기 장벽산화막(17)을 노출시킨다.
여기서, 상기 제2층간절연막(19) 식각공정시 상기 제2감광막패턴(29)이 완전히 제거된다. (도 2f)
그 다음, 상기 산화질화막(25)과 제2질화막(23)의 식각선택비 차이를 이용하여 상기 제2질화막(23)의 노출된 부분을 식각한다.
그리고, 상기 노출된 산화질화막(25)을 마스크로하고 상기 제2층간절연막(19)을 식각장벽으로 하여 상기 산화막(21), 장벽산화막(17)을 식각한다. (도 2g)
후속공정으로 상기 산화질화막(25)을 마스크로하고 상기 장벽산화막(17)을 식각장벽으로 하여 상기 제1,2층간절연막(15,19)과 제1질화막(13)을 식각하여 상기 제1금속배선(11)을 노출시키는 비아콘택홀(100)을 형성하는 동시에 제2금속배선 영역을 확보한다. (도 2h)
본 발명에서 실시되는 산화질화막(25) 및 제2질화막(23)의 비아콘택홀 식각공정은, C-H-F 계 기체를 주 식각가스로 하고 산소가스 및 아르곤 가스를 보조 가스로 하여 실시한다.
그리고, 상기 제2금속배선 마스크를 이용한 산화질화막(25)의 식각공정은, C-F 계 기체를 주 식각가스로 하고 산소가스,일산화탄소 및 아르곤 가스를 보조 가스로 하여 실시한다.
그리고, 상기 산화막(21)의 비아콘택홀 식각공정은, 산화질화막(25)에 비하여 높은 식각선택비 차이를 갖는 C-H 계 기체를 주 식각가스로 하고 아르곤 가스를 보조 가스로 하여 실시한다.
그리고, 상기 제1,2층간절연막(15,19)은 C-H 계 기체 및 산소가스를 주 식각가스로 하고 질소가스 SO2가스를 보조 가스로 하여 실시한다. 이때, 상기 SO2가스의 첨가는 언더컷 유발 방지를 위한 것이다.
그리고, 상기 비아콘택 공정시 상기 산화질화막(25)의 식각공정은, C-H-F 계 기체를 주 식각가스로 하고 산소가스,일산화탄소 및 아르곤 가스를 보조 가스로 하여 실시한다.
참고로, 상기 C-F 계 가스는 C2F6, C3F8, C4F8, C5F8또는 C4F6등이 주로 이용되며, C-H-F 계 가스는 주로 CH2F2, C2HF5, C3H2F6등과 같은 가스가 사용된다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 하드마스크로 산화막, 질화막 및 산화질화막의 적층구조를 형성하고 이를 이용하여 비아콘택공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (8)

  1. 제1금속배선 상부에 유기 저유전층으로 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 장벽절연막을 형성하는 공정과,
    상기 절연막 상부에 유기 저유전층으로 제2층간절연막을 형성하고 그 상부에 산화막, 질화막 및 산화질화막 적층구조로 하드마스크를 형성하는 공정과,
    비아콘택마스크를 이용하여 상기 산화질화막 및 질화막을 식각하는 공정과,
    상기 산화질화막 상부에 제2금속배선 마스크를 이용하여 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로하고 산화질화막을 식각장벽으로 하여 상기 산화막을 식각하는 공정과,
    상기 감광막패턴을 마스크로하고 산화질화막/산화막과 상기 질화막의 식각선택비 차이를 이용하여 상기 산화질화막을 식각하는 공정과,
    상기 감광막패턴을 마스크로 하고 상기 노출된 질화막을 마스크로하여 상기 노출된 산화막, 제2층간절연막을 식각함으로써 상기 장벽절연막을 노출시키는 동시에 상기 감광막패턴을 식각하는 공정과,
    상기 산화질화막을 마스크로하고 상기 장벽산화막을 식각장벽으로 하여 상기 제1,2층간절연막 및 질화막을 식각해 비아콘택홀을 형성하는 동시에 제2금속배선 영역을 확보하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 장벽절연막은 산화막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 하드마스크의 산화막, 질화막, 및 산화질화막은 각각 100 ∼ 1000 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 하드마스크의 산화질화막 및 질화막의 비아콘택홀 식각공정은, C-H-F 계 기체를 주 식각가스로 하고 산소가스 및 아르곤 가스를 보조 가스로 하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 제2금속배선 마스크를 이용한 산화질화막의 식각공정은, C-F 계 기체를 주 식각가스로 하고 산소가스,일산화탄소 및 아르곤 가스를 보조 가스로 하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 비아콘택식각공정시 하드마스크의 산화막은, 상기 산화질화막에 비하여높은 식각선택비 차이를 갖는 C-H 계 기체를 주 식각가스로 하고 아르곤 가스를 보조 가스로 하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 제1,2층간절연막 식각공정은, C-H 계 기체 및 산소가스를 주 식각가스로 하고 질소가스 SO2가스를 보조 가스로 하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 비아콘택식각공정시 상기 산화질화막의 식각공정은, C-H-F 계 기체를 주 식각가스로 하고 산소가스,일산화탄소 및 아르곤 가스를 보조 가스로 하여 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR10-1999-0063580A 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법 KR100400300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063580A KR100400300B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063580A KR100400300B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010061096A true KR20010061096A (ko) 2001-07-07
KR100400300B1 KR100400300B1 (ko) 2003-10-01

Family

ID=19630905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063580A KR100400300B1 (ko) 1999-12-28 1999-12-28 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100400300B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
KR100641484B1 (ko) * 2004-12-27 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100844935B1 (ko) * 2002-07-19 2008-07-09 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100909174B1 (ko) * 2002-12-26 2009-07-23 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
US9239965B2 (en) 2012-06-12 2016-01-19 Electronics And Telecommunications Research Institute Method and system of tracking object

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
KR100844935B1 (ko) * 2002-07-19 2008-07-09 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100909174B1 (ko) * 2002-12-26 2009-07-23 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
KR100641484B1 (ko) * 2004-12-27 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US9239965B2 (en) 2012-06-12 2016-01-19 Electronics And Telecommunications Research Institute Method and system of tracking object

Also Published As

Publication number Publication date
KR100400300B1 (ko) 2003-10-01

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
US20020187629A1 (en) Method for dual damascene process without using gap-filling materials
KR100400300B1 (ko) 반도체소자의 금속배선 형성방법
KR20050007004A (ko) 반도체 소자의 금속배선층 형성방법
KR20040005481A (ko) 듀얼 다마신 오버레이 마크 형성 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JPH1167909A (ja) 半導体装置の製造方法
KR100440081B1 (ko) 반도체소자의 도전배선 형성방법
KR101138075B1 (ko) 이중 다마신 패턴 형성 방법
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
KR0163536B1 (ko) 반도체장치의 콘택홀 형성방법
JPH08204008A (ja) 半導体装置の製造方法
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
KR100276562B1 (ko) 반도체소자의콘택홀형성방법
KR19980069258A (ko) 반도체장치의 콘택홀 형성방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR20010061120A (ko) 반도체소자의 도전배선 형성방법
KR20010063865A (ko) 반도체소자의 도전배선 형성방법
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100443515B1 (ko) 비아홀 형성 방법
JPH11176935A (ja) 半導体装置の製造方法
KR19980048839A (ko) 반도체 소자의 콘택 홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee