KR20010057071A - 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 - Google Patents

레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 Download PDF

Info

Publication number
KR20010057071A
KR20010057071A KR1019990058822A KR19990058822A KR20010057071A KR 20010057071 A KR20010057071 A KR 20010057071A KR 1019990058822 A KR1019990058822 A KR 1019990058822A KR 19990058822 A KR19990058822 A KR 19990058822A KR 20010057071 A KR20010057071 A KR 20010057071A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
poly
electron beam
layer
Prior art date
Application number
KR1019990058822A
Other languages
English (en)
Other versions
KR100349375B1 (ko
Inventor
김명수
최재학
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058822A priority Critical patent/KR100349375B1/ko
Publication of KR20010057071A publication Critical patent/KR20010057071A/ko
Application granted granted Critical
Publication of KR100349375B1 publication Critical patent/KR100349375B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서, 레지스트 플로우 공정과 전자 빔의 주사 과정을 함께 사용함으로써, 보다 정밀한 패턴의 콘택홀을 형성하는 방법에 관한 것이다.
본 발명의 콘택홀 형성 방법은 식각할 피식각층 상부에 일정 형태의 감광막패턴을 형성하는 단계와, 상기 감광막을 플로우시키는 제 1 차 레지스트 플로우 단계와, 상기 전면 상에 전자 빔을 주사하여 감광막의 내부를 결합시키는 단계와, 전자 빔에 의해 내부 결합이 형성된 감광막을 플로우 시키는 제 2 차 레지스트 플로우 단계와, 상기에서 형성된 감광막 패턴을 이용하여 콘택홀을 형성하는 단계를 포함한다.

Description

레지스트 플로우 공정과 전자 빔 주사 공정을 병용한 콘택홀 형성방법{METHOD FOR FORMING CONTACT HOLE WITH SEQUENTIAL PROCESS OF RESIST FLOW AND SCANNING OF ELECTRON BEAM}
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 보다 구체적으로는 레지스트 플로우(Resist flow) 공정과 전자 빔의 주사 과정을 병용하여 사용함으로써 미세 패턴의 콘택홀을 형성하는 방법에 관한 것이다.
최근에 반도체 메모리 소자의 집적도가 증가해감에 따라 콘택홀을 비롯한 패턴 형성 공정이 더욱 정밀도를 요구하게 되었다. 특히, 현재의 리소그라피(Lithography) 공정에 의한 미세 패턴 형성 방법의 경우에, 노광 장비와 마스크, 감광막의 감도 등에 대한 한계 때문에 실제 패터닝해낼 수 있는 패턴에 한계치가 나타나고 있다.
예를 들어, KrF 노광 장비와 컨벤셔널(Conventional) 마스크를 사용하는 경우에 일반적인 콘택홀 패턴의 한계는 180 nm로 나타나는데, 180 nm의 패턴 보다 더작은 크기의 콘택홀을 형성하기 위하여 레지스트 플로우 공정을 적용하는 방법을 사용한다.
콘택홀을 형성하고자 하는 피식각층 상부에 감광막을 도포한 후에, 노광 과정과 습식 현상 과정을 거쳐서 일정한 크기의 감광막 패턴을 형성한다. 그 후에, 전이 온도 이상에서 고온의 베이커 공정을 수행하면, 감광막에 발생된 유동성에 의하여 이미 감광막에 형성된 콘택홀 패턴의 크기가 줄어들게 되는 것이다.
상기와 같이 고온의 레지스트 플로우 과정을 거치는 경우에는 더욱 작은 크기의 콘택홀 패턴을 형성하는 것이 가능한데, 감광막을 오랫동안 플로우시켜서 40 nm 이상 플로우 시키는 경우에는 감광막이 콘택홀 패턴의 안쪽으로 지나치게 많이 이동하면서, 오버행(Overhang)이 발생하여 전체적인 임계 치수(Critical Dimension: CD)가 부정확하게 된다.
그에 따라, 이후의 식각 공정에서 정확한 패턴으로 식각하는 것이 어려워지고, 결과적으로 반도체 소자의 제조 공정을 불안정하게 만들게 된다.
도 1에는 상기와 같이, 미세 패턴의 콘택홀을 형성하기 위하여 고온의 플로우 과정을 거치는 과정에서, 오버행이 발생한 경우의 단면 사진을 도시한 것이다. 도 1을 참조하면, 고온의 레지스트 플로우 공정에서 발생한 오버행에 의하여, 패턴의 임계 치수가 부정확하게 되고 그에 따라 정밀한 패턴의 콘택홀 형성이 어려워지는 것을 볼 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 레지스트 플로우 공정과 전자 빔의 주사 과정을 병용하여 사용함으로써, 보다 미세한 패턴의 콘택홀을 형성하는 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 방법에 의해 형성된 콘택홀의 단면 사진,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 콘택홀 형성 방법을 나타내는 각 공정별 단면도,
도 3은 본 발명의 실시예에 따른 콘택홀 형성 방법에 의하여 형성된 콘택홀의 단면 사진.
(도면의 주요 부분에 대한 부호의 명칭)
21: 피식각층 22: 감광막
23: 전자 빔
상기한 목적을 달성하기 위하여, 본 발명의 콘택홀 형성 방법은 식각하고자하는 피식각층 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막을 플로우 시키는 제 1 차 레지스트 플로우 단계와, 플로우된 감광막에 전자 빔을 주사하여 내부의 연결 구조를 경화시키는 단계와, 상기 내부 결합이 이루어진 감광막을 플로우 시키는 제 2 차 레지스트 플로우 단계와, 상기 감광막 패턴을 이용하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 피식각층은 산화막, 폴리 산화막, 질화막, BPSG(Boro Phospho Silicate Glass), 알루미늄(Al), 텅스텐(W), 코발트(Co), 티타늄(Ti) 등의 금속, 유기/무기난반사 방지 물질 중의 어느 하나인 것을 특징으로 한다.
상기 감광막은 폴리 비닐 페놀계, 폴리 하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리 메타 아크를레이트계의 단중합체 또는 공중합체 중의 어느 하나인 것을 특징으로 한다.
상기 감광막은 에틸 3-에톡시 프로피오네이트(ethyl 3-ethoxypropionate), 메틸 3-메톡시 프로피오네이트(methyl 3-methoxypropionate), 사이클로헥사논(cyclohexanon), 프로필렌글리콜 메틸 에테르 아세네이트(propyleneglycol methyl ether acetate), 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 등의 단독 용매 또는 이들의 혼합 용매를 사용하여 중합체를 형성하는 것을 특징으로 한다.
상기 감광막은 I-라인, KrF, ArF, EUV(Electro-Ultra Violet), 전자 빔, 또는 X-선 중의 어느 하나를 광으로 사용하여 노광하는 것을 특징으로 한다.
상기 감광막은 0.2 내지 1.5 ㎛ 의 두께로 도포하는 것을 특징으로 한다.
상기 제 1 차 레지스트 플로우 공정은 50 내지 170 ℃ 사이의 온도에서 5 초내지 300 초 동안 수행하는 것을 특징으로 한다.
상기 전자 빔은 10 내지 50 mmTorr의 압력과, 20 내지 400。C의 온도에서, 1내지 50 KeV의 전압으로 주사하는 것을 특징으로 한다.
상기 전자 빔은 질소, 산소, 아르곤, 헬륨의 분위기 하에서, 60 내지 300 nm의 크기를 갖는 웨이퍼에 대하여 0.1 내지 12 ㎛의 범위로 전자를 주사하는 것을 특징으로 한다.
상기 전자 빔은 다중 주사/전압 조건으로 사용하는 것을 특징으로 한다.
상기 제 1 차 및 제 2 차 레지스트 플로우 공정은 오븐, 핫 플레이트(Hotplate), 자외선 베이크 방식, 프록시머티(Proximity) 베이크 방식, 콘택 베이트 방식 중의 어느 한 가지를 사용하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
본 발명은 미세 패턴의 콘택홀을 형성하기 위하여 일정 크기 만큼 레지스트 플로우 공정을 거친후에, 전자 빔에 의하여 감광막의 내부의 연결 구조를 경화시키고, 그 후에 다시 레지스트 플로우 과정을 수행한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 콘택홀 형성 방법에 있어서, 각 공정별 단면도를 나타낸 것이다. 상기 도면을 참조하여, 그 과정을 설명하면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이 식각하고자 하는 피식각층(21) 상부에 감광막(22)을 도포한다. 상기 피식각층(21)은 절연막으로 사용되는 산화막이나 폴리 산화막, 질화막, BPSG, 또는 도전층으로 사용되는 알루미늄, 텅스텐, 코발트, 티타늄등의 금속막일 수도 있고, 유기/무기 난반사 방지막일 수도 있다.
그리고, 상기 감광막은 폴리 비닐 페놀계, 폴리 하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리 메타 아크릴레이트계의 단중합체 또는 공중합체 중의 하나를 사용하는데, 0.2 내지 1.5㎛의 두께로 도포한다. 그리고, 상기와 같은 계열의 상기 감광막은 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜메틸 에테르 아세네이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메텔 포름아미드등의 단독 용매 또는 이들의 혼합 용매를 사용하여 중합체를 형성한다.
그 후에 도 2b에 도시된 바와 같이, 감광막(22)을 노광하고, 습식 현상을 수행하여 콘택홀 패턴을 형성한다. 이 때, 노광 공정에 사용하는 광은 상기에서 사용된 감광막의 종류에 따라 I-라인, KrF, Arf, EUV, 전자 빔, 또는 X-선을 사용할 수있다.
그런 다음, 도 2c에 도시된 바와 같이, 베이크 공정을 통하여 감광막(22a)을 플로우시킴으로서 콘택홀 패턴의 폭을 감소시킨다. 이 때, 상기 감광막(22a)을 40 nm 이상 감소시키는 경우에는 오버행이 발생하기 때문에 40 nm 이하의 크기로만 감소시키기 위하여 50 내지 170 ℃의 온도 범위에서, 5 초 내지 300 초 동안 베이크 공정을 시키는 것이 적당하다.
그리고 나서, 도 2d에 도시된 바와 같이 전자 빔(23)을 감광막(22b)에 주사하여 감광막(22b)의 내부의 연결 구조를 경화시켜서, 화학적으로 견고한 구조의 감광막(22c)을 형성한다.
이 때, 전자 빔(23)은 질소, 산호, 아르곤, 헬륨의 분위기 하에서 주사하는데, 압력을 10 내지 50 mmTorr 사이의 값으로 하고, 가속 전압은 1 내지 50 KeV 사이의 범위로 하며, 온도는 20 내지 400 ℃의 범위로 하여 주사한다.
또한, 상기 전자 빔(23)은 적정 범위로 주사하는 것이 바람직한데, 60 내지 300 nm의 크기를 갖는 웨이퍼에 대하여, 0.1 내지 12 um의 범위 내에서 전자를 주사하는 것이 바람직하다.
그리고, 전자 빔의 주사 공정 조건을 다중 주사/전압으로 실시하는 것도 가능하다.
그런 후에 도 2e에 도시된 바와 같이, 내부 구조가 결합된 상태의 감광막(22c)을 다시 베이크 공정을 수행하여 플로우시키는 제 2 차 레지스트 플로우 공정을 수행한다. 이 때에는, 이미 전자 빔에 의하여 감광막(22d)의 내부 구조가 결합되어 견고해진 상태이기 때문에, 제 1 차 레지스트 플로우 공정과 비교하여 플로우되는 양과 속도가 감소하게 된다. 따라서, 플로우 공정의 온도와 시간을 조절함으로써, 미세한 폭을 갖는 콘택홀 패턴을 형성할 수 있게 된다.
상기의 제 1 차 및 제 2 차 레지스트 플로우 공정은 오븐, 핫 플레이트, UV베이크 방식을 이용하거나, 프록시머티, 콘택 베이크 방식을 이용하여 실시할 수 있다.
도 3은 상기와 같이 본 발명의 실시예에 따른, 레지스트 플로우 공정과 전자빔 주사 공정을 병행하여 콘택홀을 형성한 경우의 사진을 나타낸 것이다. 도 3을 참조하면, 상기 도 1에 나타난 바와 같이 종래의 콘택홀 형성 방법과 비교하여, 오버행 없이 미세한 패턴의 콘택홀이 형성되는 것을 볼 수 있다.
상기에서 자세히 설명한 바와 같이, 본 발명의 콘택홀 형성 방법에 따르면 레지스트 플로우 공정에서 감광막이 내부로 지나치게 흘러서 오버행이 발생하는 것을 방지할 수 있고, 그에 따라 미세한 패턴의 콘택홀을 정확하게 형성할 수 있는 장점이 있다.
따라서, 반도체 소자의 고집적화를 이룰 수 있고, 반도체 소자 제조 공정을안정화시킬 수 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

  1. 식각하고자 하는 피식각층 상부에 감광막의 도포와 노광, 습식 현상 과정을 거쳐서 일정 형태의 감광막 패턴을 형성하는 단계와,
    상기 감광막을 플로우 시키는 제 1 차 레지스트 플로우 단계와,
    플로우된 감광막에 전자 빔을 주사하여 내부의 연결 구조를 경화시키는 단계와,
    상기 내부 구조가 경화된 감광막을 플로우 시키는 제 2 차 레지스트 플로우단계와,
    상기 감광막 패턴을 이용하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 콘택홀 형성 방법.
  2. 제 1 항에 있어서, 상기 피식각층은
    산화막, 폴리 산화막, 질화막, BPSG, 또는 알루미늄, 텅스텐, 코발트, 티타늄 등의 금속막, 또는 유기/무기 난반사 방지 물질 중의 어느 하나인 것을 특징으로 하는 콘택홀 형성 방법.
  3. 제 1 항에 있어서, 상기 감광막은
    0.2 내지 1.5 ㎛ 의 두께로 도포하는 것을 특징으로 하는 콘택홀 형성 방법.
  4. 제 3 항에 있어서, 상기 감광막은
    폴리 비닐 페놀계, 폴리 하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 이미드계, 폴리 아크릴레이트계, 폴리 메타 아크를레이트계의 단중합체 또는 공중합체 중의 어느 하나인 것을 특징으로 하는 콘택홀 형성 방법.
  5. 제 4 항에 있어서, 상기 감광막은
    에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 아세네이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메텔 포름아미드 등의 단독 용매 또는 이들의 혼합 용매를 사용하여 중합체를 형성하는 것을 특징으로 하는 콘택홀 형성 방법.
  6. 제 5 항에 있어서, 상기 감광막은
    I-라인, KrF, ArF, EUV(Electro-Ultra Violet), 전자 빔, 또는 X-선 중의 어느 하나를 광으로 사용하여 노광하는 것을 특징으로 하는 콘택홀 형성 방법.
  7. 제 1 항에 있어서, 상기 제 1 차 레지스트 플로우 공정은
    50 내지 170 ℃ 사이의 온도에서 5 초 내지 300 초 동안 수행하는 것을 특징으로 하는 콘택홀 형성 방법.
  8. 제 7 항에 있어서, 상기 제 1 차 레지스트 플로우 공정은
    오븐, 핫 플레이트, 자외선 베이크 방식, 프록시머티 베이크 방식, 콘택 베이트 방식 중의 어느 한 가지를 사용하는 것을 특징으로 하는 콘택홀 형성 방법.
  9. 제 1 항에 있어서, 상기 전자 빔은
    10 내지 50 mmTorr의 압력과,
    20 내지 400 ℃의 온도에서,
    1 내지 50 KeV의 전압으로 주사하는 것을 특징으로 하는 콘택홀 형성 방법.
  10. 제 9 항에 있어서, 상기 전자 빔은
    질소, 산소, 아르곤, 헬륨의 분위기 하에서,
    60 내지 300 nm의 크기를 갖는 웨이퍼에 대하여
    0.1 내지 12 ㎛의 범위로 전자를 주사하는 것을 특징으로 하는 콘택홀 형성방법.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 전자 빔은
    다중 주사/전압 조건으로 사용하는 것을 특징으로 하는 콘택홀 형성 방법.
  12. 제 1 항에 있어서, 상기 제 2 차 레지스트 플로우 공정은
    오븐, 핫 플레이트, 자외선 베이크 방식, 프록시머티 베이크 방식, 콘택 베이트 방식 중의 어느 한 가지를 사용하는 것을 특징으로 하는 콘택홀 형성 방법.
KR1019990058822A 1999-12-17 1999-12-17 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 KR100349375B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058822A KR100349375B1 (ko) 1999-12-17 1999-12-17 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058822A KR100349375B1 (ko) 1999-12-17 1999-12-17 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20010057071A true KR20010057071A (ko) 2001-07-04
KR100349375B1 KR100349375B1 (ko) 2002-08-21

Family

ID=19626795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058822A KR100349375B1 (ko) 1999-12-17 1999-12-17 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100349375B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056363A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 포토레지스트 패턴 제조 방법
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100498716B1 (ko) * 2002-12-13 2005-07-01 주식회사 하이닉스반도체 미세 패턴 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055782A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 미세패턴 형성방법
KR100510448B1 (ko) * 1998-01-13 2005-10-21 삼성전자주식회사 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056363A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 포토레지스트 패턴 제조 방법
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
US7001710B2 (en) 2002-07-19 2006-02-21 Sang-Tae Choi Method for forming ultra fine contact holes in semiconductor devices
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100498716B1 (ko) * 2002-12-13 2005-07-01 주식회사 하이닉스반도체 미세 패턴 형성방법

Also Published As

Publication number Publication date
KR100349375B1 (ko) 2002-08-21

Similar Documents

Publication Publication Date Title
US5906911A (en) Process of forming a dual damascene structure in a single photoresist film
US6475867B1 (en) Method of forming integrated circuit features by oxidation of titanium hard mask
JPS6357941B2 (ko)
US20080261125A1 (en) Resist pattern and reflow technology
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
US7258965B2 (en) Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
JP3051817B2 (ja) 半導体装置の製造方法
JP3874989B2 (ja) パターンの形成方法
KR100349375B1 (ko) 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법
US6576405B1 (en) High aspect ratio photolithographic method for high energy implantation
US6444410B1 (en) Method of improving photoresist profile
US6514867B1 (en) Method of creating narrow trench lines using hard mask
KR20090086821A (ko) 반도체 소자의 형성 방법
KR100518231B1 (ko) 이온주입패턴 형성방법
JP2867975B2 (ja) レジストパターンの形成方法
KR20020001195A (ko) 반도체 소자의 감광막패턴 형성 방법
KR100317583B1 (ko) 반도체소자의제조방법
KR0179339B1 (ko) 감광막패턴 형성방법
KR100192931B1 (ko) 감광막 패턴 제조방법
KR100239432B1 (ko) 실릴레이션된 감광막의 프로파일 스테이닝 방법
KR20020002137A (ko) 반도체 장치의 패턴 형성 방법
KR20050038125A (ko) 미세 콘택홀 형성방법
KR100187370B1 (ko) 반도체장치의 패턴형성방법
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
JPS6119128A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee