KR20030056363A - 반도체 소자의 포토레지스트 패턴 제조 방법 - Google Patents

반도체 소자의 포토레지스트 패턴 제조 방법 Download PDF

Info

Publication number
KR20030056363A
KR20030056363A KR1020010086567A KR20010086567A KR20030056363A KR 20030056363 A KR20030056363 A KR 20030056363A KR 1020010086567 A KR1020010086567 A KR 1020010086567A KR 20010086567 A KR20010086567 A KR 20010086567A KR 20030056363 A KR20030056363 A KR 20030056363A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
electron beam
semiconductor device
manufacturing
exposure process
Prior art date
Application number
KR1020010086567A
Other languages
English (en)
Inventor
김명수
박정현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010086567A priority Critical patent/KR20030056363A/ko
Publication of KR20030056363A publication Critical patent/KR20030056363A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 포토레지스트 패턴 제조 방법에 관한 것으로서, 특히 반도체 기판 상부에 식각 대상막을 형성하고 식각 대상막 상부에 포토레지스트 패턴을 형성한 후에, 포토레지스트 패턴에 전자빔(electron beam)을 이용한 전면 노광 공정(flood exposure)을 추가 실시함으로써 패터닝된 포토레지스트가 전자빔에 의해 교차결합되어 포토레지스트 패턴의 피막이 단단해진다. 이에 따라 본 발명은 후속 식각 공정에서도 포토레지스트 패턴을 균일한 패턴 형태로 유지할 수 있어 패턴의 네킹 또는 끊어지는 현상없이 식각 공정을 진행할 수 있다.

Description

반도체 소자의 포토레지스트 패턴 제조 방법{Method for manufacturing photoresist pattern of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 포토레지스트의 패터닝후에 발생되는 패턴의 씨닝(thning) 또는 네킹(necking) 현상을 개선한 반도체 소자의 포토레지스트 패턴 제조 방법에 관한 것이다.
현재 반도체 소자가 고집적화됨에 따라 소자의 패턴이 점차 미세해지며 그 크기도 축소되고 있다. 더욱이 게이트 전극 또는 비트 라인의 경우에는 디자인 룰의 선폭이 매우 작으며 이를 컨트롤하기 위한 범위도 매우 좁다.
종래 반도체 소자의 레이아웃에서는 콘택홀 위로 소자의 패턴이 지나가는 경우가 있다. 일반적으로 이들 콘택홀에는 난반사도가 높은 금속물질이 채워져 있기 때문에 그 위에 층간 절연막을 증착하고 다시 층간 절연막 상부에 포토레지스트 패턴을 형성하게 된다.
하지만, 상기와 같이 콘택홀 위에 소자 패턴을 형성할 경우 하부로부터 발생되는 난반사에 의하여 포토레지스트 패턴을 이용한 식각 공정시 씨닝 또는 네킹(necking) 등의 불량이 야기시킨다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자에서 발생하는 네킹 또는 씨닝 불량을 나타낸 도면들이다.
도 1a 내지 도 1c에 도시된 바와 같이, 포토레지스트 패턴에서 하부 구조물의 난반사로 인해 네킹 현상(2)이 심하게 발생되는 경우 포토레지스트 패턴을 이용한 식각 공정시 포토레지스트 패턴의 가는 부위는 더욱 가늘어져서 결국 패턴이 끊어지는 씨닝 현상(10)이 발생하게 된다.
그러므로, 종래 기술에서는 포토레지스트 패턴의 제조 공정시 하부 구조물로부터 발생되는 난반사를 제어하기 위하여 식각 대상물 상부에 난반사 방지막을 적용하고 그 위에 포토레지스트 패턴을 형성하고 있다.
그러나, 이들 난반사 방지막을 적용하더라도 난반사가 심한 영역에서는 여전히 씨닝 포인트(thining point)가 발생하여 포토레지스트 패턴을 이용하여 식각 대상막을 정확하게 식각할 수 없었다. 이로 인해 반도체 소자의 수율이 저하되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 사진 공정에 의해 형성된 포토레지스트 패턴에 전자빔(electron beam)을 이용하여 전면 노광(flood exposure)함으로써 패터닝된 포토레지스트가 전자빔에 의해 교차결합(crosslinking)되어 후속 식각 공정에서도 균일한 패턴 형태를 유지하는 반도체 소자의 포토레지스트 패턴 제조 방법을 제공하는데 있다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자에서 발생하는 네킹 또는 씨닝 불량을 나타낸 도면들,
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 포토레지스트 패턴 제조 방법을 설명하기 위한 공정 순서도,
도 3a 내지 도 3c는 본 발명의 실시예들에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 실시한 경우 반도체 소자의 양호한 형태를 나타낸 도면들.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판
110 : 식각 대상막
120 : 포토레지스트 패턴
120' : 레지스트가 교차겹합된 포토레지스트 패턴
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 포토레지스트 패턴을 제조하는 방법에 있어서, 반도체 기판 상부에 식각 대상막을 형성하는 단계와, 식각 대상막 상부에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 전자빔을 이용한 전면 노광 공정을 추가 실시하는 단계를 포함하여 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 포토레지스트 패턴 제조 방법을 설명하기 위한 공정 순서도이다.
도 2a에 도시된 바와 같이, 반도체 기판(100) 상부에 식각 대상막(110)을 형성하고, 식각 대상막(110) 상부에 노광 및 현상 공정을 실시하여 포토레지스트 패턴(120)을 형성한다. 본 발명의 포토레지스트 패턴(120)은 포지티브 또는 네가티브 레지스트이고 그 두께는 0.15um∼3.0um의 범위로 한다.
이때 본 발명이 적용된 포토레지스트 패턴(120)은 폴리 비닐 페놀계, 폴리 하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 아미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계, 폴리플루오린계의 단중합체 또는 공중합체의 포토레지스트이다. 그리고, 노광 광원은 I-line, KrF, ArF, 157nm, EUV, E-beam 또는 X-ray를 사용한다. 또한 포토레지스트 패턴(120)을 위한 현상 용매는 에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메텔 포름아미드의 단독용매 또는 이들의 혼합용매이다.
한편, 본 발명의 도면에는 도시하지 않았지만, 식각 대상막(110) 상부에 무기 또는 유기 난반사 방지막을 추가 형성할 수 있는데, 그 두께를 200Å∼5000Å로 한다. 무기 난반사 방지막으로 SiON 또는 TiN을 적용한다.
그리고 도 2b에 도시된 바와 같이, 본 발명에 따라 포토레지스트 패턴(120)에 전자빔을 이용한 전면 노광 공정을 실시하여 전자빔에 의해 레지스트가 교차겹합된 포토레지스트 패턴(120')을 형성한다.
이때, 전자빔을 이용한 전면 노광 공정은 10℃∼400℃의 온도 범위, 10㎜Torr∼50mmTorr의 압력 범위, 1keV∼50keV의 전압 범위에서 실시하고 전자 영역을 0.10㎛∼12um의 범위로 한다. 그리고 상기 전면 노광 공정은 질소, 산소, 아르곤, 또는 헬륨의 공정 가스를 주입하고, 조사 조절 조건을 다중 조사 또는 전압에서 실시하고, 프록시머 또는 콘택 방식으로 조사한다. 또한 본 발명의 전자빔을 이용한 전면 노광 공정은 반도체 기판의 크기가 60nm∼300nm인 웨이퍼에 실시하는 것이 바람직하다.
그러므로 본 발명은 전자빔 전면 노광 공정에 따라 포토레지스트의 매트릭스 수지가 라디칼 결합으로 매트릭스 수지의 사슬간에 교차겹합되어 결국 포토레지스트 패턴(120')의 피막을 단단한 형태로 변화시킨다. 이에 따라, 후속 식각 공정에서도 상기 포토레지스트 패턴(120')이 균일한 형태를 유지하여 식각 공정시 발생되는 포토레지스트 패턴의 씨닝 또는 네킹 현상을 개선해서 안정적으로 포토레지스트 패턴을 이용한 식각 공정을 진행할 수 있다.
도 3a 내지 도 3c를 참조하면, 아래의 본 발명의 실시예들은 포토레지스트 패턴을 형성하고 전자빔의 전면 노광 공정을 진행할 경우 이후의 식각 공정에서도포토레지스트 패턴의 씨닝 또는 네킹 현상없이 공정을 진행한 것을 나타낸 것이다. 도 3a 내지 도 3c는 본 발명의 실시예들에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 실시한 경우 반도체 소자의 양호한 형태를 나타낸 도면들이다.
제 1실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형 KrF용 폴리하이드록시 스타일렌계의 포토레지스트를 도포하고 KrF 노광장비를 이용한 노광 공정과 현상 공정을 진행하여 콘택홀 상부쪽에 0.56um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 70KeV의 전압 조건에서 20초간 5단계로 나눠서 실시한다. 이와 같이 전자빔 전면 노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 끊어지지 않고 도 3a의 100과 같이 안정된 패턴 상태를 유지하게 된다.
제 2실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형의 KrF용 폴리하이드록시 스타일렌계의 포토레지스트를 도포하고 KrF 노광장비를 이용한 노광 공정과 현상 공정을 진행하여 콘택홀 상부쪽에 0.45um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 60KeV의 전압 조건에서 15초간 4단계로 나눠서 실시한다. 이와 같이 전자빔 전면노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 끊어지지 않고 도 3b의 100과 같이 안정된 패턴 상태를 유지하게 된다.
제 3실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형의 ArF용 폴리아크릴레이트계의 포토레지스트를 도포하고 ArF 노광 장비를 이용한 노광 공정과 현상 공정을 진행하여 단차가 심한 식각 대상막 부분에 0.35um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 50KeV의 전압 조건에서 10초간 5단계로 나눠서 실시한다. 이와 같이 전자빔 전면 노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 끊어지지 않고 도 3c와 같이 안정된 패턴 상태를 유지하게 된다.
제 4실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형의 ArF용 폴리노르보넨계의 포토레지스트를 도포하고 ArF 노광장비를 이용한 노광 공정과 현상 공정을 진행하여 단차가 심한 식각 대상막 상부에 0.29um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 60KeV의 전압 조건에서 10초간 3단계로 나눠서 실시한다. 이와 같이 전자빔 전면노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 안정된 상태를 유지하게 된다.
제 5실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형의 157nm용 폴리아크릴레이트계의 포토레지스트를 도포하고 157nm노광 장비를 이용한 노광 및 현상 공정으로 콘택홀 상부쪽에 0.35um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 50KeV의 전압 조건에서 15초간 4단계로 나눠서 실시한다. 이와 같이 전자빔 전면 노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 안정된 상태를 유지하게 된다.
제 6실시예)
반도체 기판의 식각 대상막 상부에 화학 증폭형의 EUV용 폴리하이드록시 스파일렌계의 포토레지스트를 도포하고 EUV 노광장비를 이용한 노광 및 현상 공정을 진행하여 콘택홀 상부쪽에 0.41um 두께의 포토레지스트 패턴을 형성한다. 그리고 본 발명에 따라 포토레지스트 패턴에 전자빔 전면 노광 공정을 진행하되, 80KeV의 전압 조건에서 10초간 3단계로 나눠서 실시한다. 이와 같이 전자빔 전면 노광 공정을 거친 포토레지스트 패턴을 이용하여 하부 식각 대상막에 식각 공정을 진행할 경우 포토레지스트 패턴이 안정된 상태를 유지하게 된다.
그러므로, 본 발명의 실시예를 적용한 포토레지스트 패턴의 제조 방법은 전자빔 조사에 의해 포토레지스트 패턴을 단단한 형태로 변화시킨다. 본 발명은 화학 증폭형의 포토레지스트 특히 KrF, ArF, VUV, 또는 EUV계의 포토레지스트에 더욱 효과적이다. 즉, 현재 포토레지스트 패턴에 적용중인 KrF, ArF, VUV, 또는 EUV계의 포토레지스트들의 경우에는 노광 파장의 높은 에너지때문에 충분한 투과도가 높은 화학구조의 형태를 가져야 하는데, 이는 결국 노광에너지에 의해 쉽게 주쇄 사슬이 깨어짐으로써 식각 공정시 식각 혼합가스에 취약한 결과를 유발하게 된다.
이를 해결하고자 본 발명은 포토레지스트 패턴을 형성한 후에 일정량의 전자빔 전면 노광 공정을 실시하여 포토레지스트내의 주쇄 또는 단말기의 절단에 의해 새로운 형태의 라디칼 결합을 발생하고 이때 레지스트내의 매트릭스 수지가 교차결합을 하여 포토레지스트의 피막이 단단하게 된다. 이로 인해 본 발명이 적용된 포토레지스트 패턴은 이후 식각 공정시 식각 가스의 배리어의 역할을 할 수 있게 되고 패턴의 씨닝 및 끊어지는 현상을 방지할 수 있다.
이상 상술한 바와 같이, 본 발명은 단차 또는 콘택홀로 인해 난반사가 심한 부분에 포토레지스트 패턴을 형성하더라도 전자빔 전면 노광 공정을 통해 포토레지스트의 매트릭스 수지가 교차결합되어 결국 포토레지스트 패턴의 피막이 단단하게 된다.
이에 따라, 본 발명은 후속 식각 공정에서도 포토레지스트 패턴은 균일한 패턴 형태를 유지하여 패턴의 네킹 또는 끊어지는 현상없이 식각 공정을 진행할 수 있어 공정개선에 따른 공정의 안정화 및 수율 향상을 기대할 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (15)

  1. 반도체 소자의 포토레지스트 패턴을 제조하는 방법에 있어서,
    반도체 기판 상부에 식각 대상막을 형성하는 단계;
    상기 식각 대상막 상부에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴에 전자빔을 이용한 전면 노광 공정을 추가 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  2. 제 1항에 있어서, 상기 식각 대상막을 형성한 후에, 상기 식각 대상막 상부에 무기 또는 유기 난반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  3. 제 1항에 있어서, 상기 포토레지스트 패턴은 폴리 비닐 페놀계, 폴리 하이드록시 스타이렌계, 폴리 노르보넨계, 폴리 아다만계, 폴리 아미드계, 폴리아크릴레이트계, 폴리메타 아크릴레이트계, 폴리플루오린계의 단중합체 또는 공중합체의 포토레지스트인 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  4. 제 1항에 있어서, 상기 포토레지스트 패턴의 노광 광원은 I-line, KrF, ArF, 157nm, EUV, E-beam 또는 X-ray인 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  5. 제 1항에 있어서, 상기 포토레지스트 패턴의 현상 용매는 에틸 3-에톡시 프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클로헥사논, 프로필렌글리콜 메틸 에테르 아세테이트, 메틸에틸케톤, 벤젠, 톨루엔, 디옥산, 디메텔 포름아미드의 단독용매 또는 이들의 혼합용매인 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  6. 제 1항에 있어서, 상기 포토레지스트 패턴은 포지티브 또는 네가티브 레지스트인 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  7. 제 1항에 있어서, 상기 포토레지스트 패턴은 0.15um∼3.0um의 두께인 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  8. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 10㎜Torr∼50mmTorr의 압력 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  9. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 1keV∼50keV의 전압 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  10. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 전자 영역을 0.10㎛∼12um의 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  11. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 질소, 산소, 아르곤, 또는 헬륨의 공정 가스를 주입하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  12. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 10℃∼400℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  13. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 조사 조절 조건을 다중 조사 또는 전압에서 실시하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 제조 방법.
  14. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 프록시머 또는 콘택 방식으로 조사하는 것을 특징으로 반도체 소자의 포토레지스트 패턴 제조 방법.
  15. 제 1항에 있어서, 상기 전자빔을 이용한 전면 노광 공정은 반도체 기판의 크기가 60nm∼300nm인 웨이퍼에 실시하는 것을 특징으로 반도체 소자의 포토레지스트 패턴 제조 방법.
KR1020010086567A 2001-12-28 2001-12-28 반도체 소자의 포토레지스트 패턴 제조 방법 KR20030056363A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086567A KR20030056363A (ko) 2001-12-28 2001-12-28 반도체 소자의 포토레지스트 패턴 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086567A KR20030056363A (ko) 2001-12-28 2001-12-28 반도체 소자의 포토레지스트 패턴 제조 방법

Publications (1)

Publication Number Publication Date
KR20030056363A true KR20030056363A (ko) 2003-07-04

Family

ID=32214561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086567A KR20030056363A (ko) 2001-12-28 2001-12-28 반도체 소자의 포토레지스트 패턴 제조 방법

Country Status (1)

Country Link
KR (1) KR20030056363A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054908A (ko) * 1997-12-26 1999-07-15 김영환 미세 감광막패턴 형성방법
KR20010057071A (ko) * 1999-12-17 2001-07-04 박종섭 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054908A (ko) * 1997-12-26 1999-07-15 김영환 미세 감광막패턴 형성방법
KR20010057071A (ko) * 1999-12-17 2001-07-04 박종섭 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법

Similar Documents

Publication Publication Date Title
US6846618B2 (en) Process for improving critical dimension uniformity
US6524964B2 (en) Method for forming contact by using ArF lithography
US5443941A (en) Plasma polymer antireflective coating
US6136676A (en) Semiconductor device manufacturing method
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6933236B2 (en) Method for forming pattern using argon fluoride photolithography
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
US5914277A (en) Method for forming metallic wiring pattern
US6864556B1 (en) CVD organic polymer film for advanced gate patterning
US6165855A (en) Antireflective coating used in the fabrication of microcircuit structures in 0.18 micron and smaller technologies
TWI623020B (zh) 具有不對齊錯誤保護之圖案化方法
KR20030056363A (ko) 반도체 소자의 포토레지스트 패턴 제조 방법
KR100687858B1 (ko) 반도체소자의 패터닝 방법
KR20090086821A (ko) 반도체 소자의 형성 방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
KR100520151B1 (ko) 반도체 소자의 제조 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20020002903A (ko) 유기 ｂａｒｃ를 이용한 반도체소자의 미세 패턴 형성방법
KR20060010447A (ko) 반도체 소자의 패턴 붕괴 방지 방법
KR20040087459A (ko) 반도체소자의 미세패턴 형성방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20040057396A (ko) 반도체소자 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20020002137A (ko) 반도체 장치의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application