KR20010056783A - 반도체 소자의 오버레이 버어니어 형성방법 - Google Patents

반도체 소자의 오버레이 버어니어 형성방법 Download PDF

Info

Publication number
KR20010056783A
KR20010056783A KR1019990058392A KR19990058392A KR20010056783A KR 20010056783 A KR20010056783 A KR 20010056783A KR 1019990058392 A KR1019990058392 A KR 1019990058392A KR 19990058392 A KR19990058392 A KR 19990058392A KR 20010056783 A KR20010056783 A KR 20010056783A
Authority
KR
South Korea
Prior art keywords
poly
vernier
forming
insulating film
semiconductor device
Prior art date
Application number
KR1019990058392A
Other languages
English (en)
Other versions
KR100318270B1 (ko
Inventor
권원택
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058392A priority Critical patent/KR100318270B1/ko
Priority to JP2000380916A priority patent/JP4227727B2/ja
Priority to US09/737,807 priority patent/US6391745B1/en
Publication of KR20010056783A publication Critical patent/KR20010056783A/ko
Application granted granted Critical
Publication of KR100318270B1 publication Critical patent/KR100318270B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 BPSG막과 같은 유동성 절연막의 변형에 기인된 모 버어니어의 변형을 방지할 수 있는 반도체 소자의 오버레이 버어니어 형성방법에 관한 것이다. 본 발명의 반도체 소자의 오버레이 버어니어 형성방법은, 상·하부 레이어간의 정렬 상태로 파악 및 보정하기 위하여 구비되며, 모 버어니어와 자 버어니어로 이루어지는 반도체 소자의 오버레이 버어니어 형성방법으로서, 소정의 하부 구조가 형성된 웨이퍼 상에 유동성 절연막을 형성하는 단계; 상기 유동성 절연막을 패터닝하여, 오버레이 버어니어가 형성될 웨이퍼 부분을 노출시키는 단계; 상기 유동성 절연막 및 웨이퍼 상에 제1폴리를 증착하는 단계; 상기 유동성 절연막이 노출되도록, 상기 제1폴리를 연마하는 단계; 상기 유동성 절연막 및 잔류된 제1폴리 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 패터닝하여, 오버레이 버어니어의 모 버어니어가 형성될 제1폴리 부분을 노출시키는 단계; 상기 층간절연막 및 노출된 제1폴리 부분 상에 제2폴리를 증착하는 단계; 및 상기 제2폴리를 패터닝하여, 모 버어니어를 형성하는 단계를 포함한다.

Description

반도체 소자의 오버레이 버어니어 형성방법{METHOD FOR FORMING OVERLAY VERNIER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 오버레이 버어니어 형성방법에 관한 것으로, 특히, 유동성 절연막의 변형에 기인된 모 버어니어의 변형을 방지할 수 있는 반도체 소자의 오버레이 버어니어 형성방법에 관한 것이다.
일반적으로, 적층 구조의 반도체 소자의 제조시에는 전(前) 공정에서 형성시킨 레이어와 현(現) 공정에서 형성시키는 레이어간의 정렬 상태를 파악 및 보정하기 위하여, 오버레이 버어니어(Overlay Vernier)가 함께 형성된다. 상기 오버레이 버어니어는 전 공정에서 형성시킨 모 버어니어와, 현 공정에서 형성된 자 버어니어로 이루어지며, 상기 오버레이 버어니어는, 통상, 다이(die)를 분할하는 스크라이브 라인에 구비된다. 또한, 상기 모 버어니어는 소정 재질의 패턴으로 형성되며, 상기 자 버어니어는 감광막 패턴으로 형성된다.
도 1a는 종래 폴리2 레이어의 형성시에 함께 형성되는 모 버어니어를 도시한 단면도이고, 도 1b는 상기 모 버어니어를 도시한 평면도이다.
먼저, 도 1a에 도시된 바와 같이, 모 버어니어(3)는, 실제, 셀 영역에 형성되는 폴리2 레이어, 예컨데, 비트라인의 형성시에 함께 형성된다. 또한, 상기 모 버어니어(3)는 폴리1 레이어와 폴리2 레이어간의 전기적 절연을 위해 형성되는 층간절연막, 예를들어, PETEOS막(2) 상에 형성된다.
상기 모 버어니어(3)는, 도 1b에 도시된 바와 같이, 박스 형태로 형성되며, 그 중심에는 후속 공정에서 형성되는 자 버어니가 배치될 공간을 갖는다.
한편, 종래의 반도체 제조 공정에서는 폴리1 레이어를 형성한 후에, 도 1a에 도시된 바와 같이, 표면 평탄화를 위하여 유동성 절연막, 예컨데, BPSG막(1)을 형성하게 되며, 이러한 BPSG막(1) 상에 PETEOS막(2)을 형성하고, 그리고나서, 상기 PETEOS막(2) 상에 모 버어니어(3)를 형성하게 된다.
그러나, 종래 기술에 따라 형성된 모 버어니어는 후속 공정이 진행되는 동안에 변형을 일으키게 됨으로써, 오버레이 오정보를 나타내게 되며, 이에 따라, 후속의 메탈 공정시에 쇼트와 같은 결함을 유발시키게 되는 문제점이 있다. 여기서, 상기 모 버어니어의 변형은 평탄화막으로 이용되는 BPSG막의 변형과, 열 공정과 같은 후속 공정에 기인된 것이며, 특히, 상기 BPSG막의 변형에 가장 큰 영향을 받는다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 유동성 절연막의 변형에 기인된 모 버어니의 변형을 방지할 수 있는 반도체 소자의 오버레이 버어니어 형성방법을 제공하는데, 그 목적이 있다.
도 1a 및 도 1b는 종래 폴리2 레이어의 형성시에 함께 형성되는 모 버어니어를 도시한 단면도 및 평면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 모 버어니어 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 웨이퍼 12 : BPSG막
13 : 제1감광막 패턴 14 : 제1폴리
15 : 층간절연막 16 : 제2감광막 패턴
17 : 제2폴리 18 : 제3감광막 패턴
20 : 모 버어니어
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 오버레이 버어니어 형성방법은, 상·하부 레이어간의 정렬 상태로 파악 및 보정하기 위하여 구비되며, 모 버어니어와 자 버어니어로 이루어지는 반도체 소자의 오버레이 버어니어 형성방법으로서, 소정의 하부 구조가 형성된 웨이퍼 상에 유동성 절연막을 형성하는 단계; 상기 유동성 절연막을 패터닝하여, 오버레이 버어니어가 형성될 웨이퍼 부분을 노출시키는 단계; 상기 유동성 절연막 및 웨이퍼 상에 제1폴리를 증착하는 단계; 상기 유동성 절연막이 노출되도록, 상기 제1폴리를 연마하는 단계; 상기 유동성 절연막 및 잔류된 제1폴리 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 패터닝하여, 오버레이 버어니어의 모 버어니어가 형성될 제1폴리 부분을 노출시키는 단계; 상기 층간절연막 및 노출된 제1폴리 부분 상에 제2폴리를 증착하는단계; 및 상기 제2폴리를 패터닝하여, 모 버어니어를 형성하는 단계를 포함한다.
본 발명에 따르면, 모 버어니어를 유동성이 적은 폴리 상에 형성시키기 때문에, 후속 공정에 기인된 변형을 방지할 수 있으며, 이에 따라, 상·하 레이어간의 오버레이 정확도(overlay accuracy)를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 오버레이 버어니어 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조가, 예를들어, 게이트와 같은 폴리1 레이어(도시안됨)가 형성된 웨이퍼(11) 상에 평탄화막으로서 BPSG막(12)을 형성한다. 그런다음, 상기 BPSG막(12) 상에 오버레이 버어니어가 형성될 스크라이브 라인 부분을 노출시키는 제1감광막 패턴(13)을 형성한다.
도 2b를 참조하면, 상기 제1감광막 패턴을 마스크로해서, 노출된 BPSG막 부분을 식각한다. 그런다음, 식각 마스크로 이용된 상기 제1감광막 패턴을 제거하고, 이어서, 상기 결과물의 상부에 제1폴리(14)를 증착한다. 여기서, 상기 제1폴리(14)는 폴리2 레이어의 형성 이전에 수행되는 폴리2 콘택홀의 매립을 위해 사용되는 플러그용 폴리이다.
도 2c를 참조하면, BPSG막(12)이 노출되도록, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 제2폴리(14)를 연마한다. 그런다음, 상기 결과물의 상부에 PETOES막과 같은 층간절연막(15)을 형성하고, 상기 층간절연막(15) 상에 폴리 재질의 모 버어니어가 형성될 영역을 노출시키기 위한 제2감광막 패턴(16)을 형성한다
도 2d를 참조하면, 모 버어이어가 형성될 제2폴리 부분이 노출되도록, 상기 제2감광막 패턴을 마스크로해서, 노출된 층간절연막 부분을 식각한다. 그런다음, 식각 마스크로 이용된 제2감광막 패턴을 제거한 상태에서, 상기 결과물의 상부에 제2폴리(17)를 증착하고, 이어서, 상기 제2폴리(17) 상에 모 버어니어의 형태를 한정하기 위한 제3감광막 패턴(18)을 형성한다. 여기서, 상기 제2폴리(17)는 셀 영역에서의 폴리2 레이어를 형성하기 위한 폴리이다.
도 2e를 참조하면, 제3감광막 패턴을 마스크로하여, 노출된 제2폴리 부분을 식각함으로써, 폴리 재질의 모 버어니어(20)를 형성한다. 이후, 도시하지는 않았으나, 후속 공정을 수행하여 자 버어니어를 형성한다.
여기서, 상기 폴리 재질의 모 버어니어(20)는 비교적 유동성이 적은 폴리 상에 형성되기 때문에, 후속의 열 공정이 수행되더라도, 상기 모 버어니어(20)의 유동은 최대한 억제된다. 따라서, 상기 모 버어니어(20)의 신뢰성이 확보되기 때문에, 후속에서 형성되는 자 버어니어와의 정렬도 파악 및 보정을 비교적 정확하게 수행할 수 있다.
이상에서와 같이, 본 발명은 폴리 재질의 모 버어니어를 유동성이 적은 폴리 상에 형성시킴으로써, 후속 공정이 수행되는 동안, 상기 모 버어니어가 변형되는 것을 방지할 수 있으며, 이에 따라, 상·하부 레이어간의 오버레이 정확도를 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 7수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 상·하부 레이어간의 정렬 상태로 파악 및 보정하기 위하여 구비되며, 모 버어니어와 자 버어니어로 이루어지는 반도체 소자의 오버레이 버어니어 형성방법으로서,
    소정의 하부 구조가 형성된 웨이퍼 상에 유동성 절연막을 형성하는 단계;
    상기 유동성 절연막을 패터닝하여, 오버레이 버어니어가 형성될 웨이퍼 부분을 노출시키는 단계;
    상기 유동성 절연막 및 웨이퍼 상에 제1폴리를 증착하는 단계;
    상기 유동성 절연막이 노출되도록, 상기 제1폴리를 연마하는 단계;
    상기 유동성 절연막 및 잔류된 제1폴리 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여, 오버레이 버어니어의 모 버어니어가 형성될 제1폴리 부분을 노출시키는 단계;
    상기 층간절연막 및 노출된 제1폴리 부분 상에 제2폴리를 증착하는 단계; 및
    상기 제2폴리를 패터닝하여, 모 버어니어를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 버어니어 형성방법.
  2. 제 1 항에 있어서, 상기 제1폴리는,
    폴리2 콘택홀을 매립시키기 위한 플러그용 폴리인 것을 특징으로 하는 반도체 소자의 오버레이 버어니어 형성방법.
  3. 제 1 항에 있어서, 상기 제2폴리는,
    폴리2 레이어를 형성하기 위한 폴리인 것을 특징으로 하는 반도체 소자의 오버레이 버어니어 형성방법.
KR1019990058392A 1999-12-16 1999-12-16 반도체 소자의 오버레이 버어니어 형성방법 KR100318270B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990058392A KR100318270B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 오버레이 버어니어 형성방법
JP2000380916A JP4227727B2 (ja) 1999-12-16 2000-12-14 半導体素子のオーバーレイバーニヤ形成方法
US09/737,807 US6391745B1 (en) 1999-12-16 2000-12-18 Method for forming overlay verniers for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058392A KR100318270B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 오버레이 버어니어 형성방법

Publications (2)

Publication Number Publication Date
KR20010056783A true KR20010056783A (ko) 2001-07-04
KR100318270B1 KR100318270B1 (ko) 2001-12-24

Family

ID=19626438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058392A KR100318270B1 (ko) 1999-12-16 1999-12-16 반도체 소자의 오버레이 버어니어 형성방법

Country Status (3)

Country Link
US (1) US6391745B1 (ko)
JP (1) JP4227727B2 (ko)
KR (1) KR100318270B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318270B1 (ko) * 1999-12-16 2001-12-24 박종섭 반도체 소자의 오버레이 버어니어 형성방법
JP4680424B2 (ja) * 2001-06-01 2011-05-11 Okiセミコンダクタ株式会社 重ね合わせ位置検出マークの製造方法
US6627510B1 (en) * 2002-03-29 2003-09-30 Sharp Laboratories Of America, Inc. Method of making self-aligned shallow trench isolation
KR100495920B1 (ko) * 2003-06-25 2005-06-17 주식회사 하이닉스반도체 반도체 장치의 웨이퍼 정렬용 정렬 마크
KR100870316B1 (ko) * 2006-12-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503962A (en) * 1994-07-15 1996-04-02 Cypress Semiconductor Corporation Chemical-mechanical alignment mark and method of fabrication
JP2842360B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置およびその製造方法
JP2865089B2 (ja) * 1996-12-26 1999-03-08 日本電気株式会社 重合せ精度測定用マーク及びその製造方法
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
US5877562A (en) * 1997-09-08 1999-03-02 Sur; Harlan Photo alignment structure
US5919714A (en) * 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
KR100318270B1 (ko) * 1999-12-16 2001-12-24 박종섭 반도체 소자의 오버레이 버어니어 형성방법

Also Published As

Publication number Publication date
US6391745B1 (en) 2002-05-21
KR100318270B1 (ko) 2001-12-24
JP2001203159A (ja) 2001-07-27
US20020048902A1 (en) 2002-04-25
JP4227727B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100318270B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
US20030111668A1 (en) Method of manufacturing semiconductor device including steps of forming groove and recess, and semiconductor device
KR100256055B1 (ko) 평탄화 개선을 위한 반도체 장치 제조 방법
KR20110001136A (ko) 반도체 소자의 제조 방법
KR100525088B1 (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR100528070B1 (ko) 콘택 플러그 및 스텍 비아 제조 방법
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100361210B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100313604B1 (ko) 반도체장치의 절연층 평탄화 방법
KR100546145B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR20020006361A (ko) 패턴 균일도가 향상된 반도체 소자 및 그 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100358568B1 (ko) 반도체 소자의 제조 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR20030058638A (ko) 반도체소자의 제조방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20010003442A (ko) 반도체 소자의 배선 형성방법
KR20010039147A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR20010088091A (ko) 반도체 장치의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee