KR20010052320A - 전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막 - Google Patents

전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막 Download PDF

Info

Publication number
KR20010052320A
KR20010052320A KR1020007012422A KR20007012422A KR20010052320A KR 20010052320 A KR20010052320 A KR 20010052320A KR 1020007012422 A KR1020007012422 A KR 1020007012422A KR 20007012422 A KR20007012422 A KR 20007012422A KR 20010052320 A KR20010052320 A KR 20010052320A
Authority
KR
South Korea
Prior art keywords
region
substrate
main surface
pores
masking layer
Prior art date
Application number
KR1020007012422A
Other languages
English (en)
Inventor
폴커 레만
한스 라이징어
헤어만 벤트
라인하르트 슈텡글
게리트 랑에
슈테판 오토브
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010052320A publication Critical patent/KR20010052320A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

실리콘 기판이 제 1 영역(6) 및 제 2 영역(7)을 포함한다. 상기 제 1 영역을 관통하는 다공(4)이 제공된다. 상기 제 2 영역에 상기 기판을 횡단하지 않는 다공이 제공된다. 상기 워크 피스는 다공의 전기 화학적 에칭, 바람직하게 후방에서 조명되는 HF 전해질의 사용에 의해, 또한 기판의 후방에 있는 포토리소그래피로 구조화된 SiN4마스킹 층을 가진 기판의 전체 표면의 커버링에 의해, 그리고 제 2 영역에서 바람직하게 KOH 에 의한 다공 바닥의 에칭에 의해 제조된다.

Description

전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막{PERFORATED SILICON MEMBRANE PROVIDED BY AN ELECTROCHEMICAL ETCHING METHOD}
다공 워크 피스는 여러 가지 기술적 용도를 위해, 특히 마이크로 미터 또는 서브 마이크로 미터 범위의 다공 직경을 가진, 가격 면에서 적절한 광학적 또는 기계적 필터로서 필요하다. 상기 용도는 특히 이소 다공 박막, 재세척 가능한 필터, 촉매 캐리어, 반응물 캐리어, 배터리 및 연료 전지용 전극, 노즐 플레이트, 예컨대 빛 또는 마이크로파와 같은 전자기파용 필터 또는 튜브 그리드이다.
DE-PS 42 02 454 에 다공성 워크 피스의 제조 방법이 공지되고, 상기 다공성 워크 피스에 의해 상기 범위의 다공 직경이 형성될 수 있다. 상기 방법에 있어서, n-도핑된 단결정 실리콘으로 이루어진 기판 웨이퍼의 제 1 표면에 전기 화학적 에칭에 의해 제 1 표면에 대해 수직인 홀이 형성됨으로써, 구조화된 층이 형성된다. 전기 화학적 에칭이 불화물 함유 전해질에서 이루어지고, 여기서 기판은 양극으로서 접속된다. 실제로 완성된 워크 피스의 두께에 상응하는 홀의 깊이에 도달할 때, 홀의 횡단면이 성장하고, 구조화된 층이 워크 피스를 형성하는 얇은 층으로 분리되도록 프로세스 파라미터가 변경된다.
인접한 홀이 함께 성장하는 것이 제조에 있어서 요구되기 때문에, 제조된 다공 워크 피스의 형태는 기판 웨이퍼 형태에 상응한다. 상기 다공 워크 피스는 이 경우 계속해서 다공에 의해 에지까지 관통된다. 이것에 의해 다공 워크 피스의 기계적 강도가 제한된다.
본 발명은 전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막에 관한 것이다.
도 1 은 제 1 메인 표면으로부터 시작하는 다공을 포함한 기판의 단면도이다.
도 2 는 제 1 영역 및 제 2 영역을 규정하는 마스킹 층이 구조화된 이후의 기판 단면도이다.
도 3 은 기판이 다공의 바닥까지 에칭된 이후의 기판 단면도이다.
도 4 는 마스킹 층이 제거된 이후의 기판 단면도이다.
도 5 는 도 4 에 도시된 워크 피스의 평면도이다. 도 4 에 도시된 단면도는 도 5 에서 Ⅳ-Ⅳ 로 표시된다.
본 발명의 목적은 상승된 기계적 강도를 갖는 다공 워크 피스와 그 제조 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라 청구항 제 1 항에 따른 다공 워크 피스에 의해, 또한 청구항 제 4 항에 따른 그 제조 방법에 의해 달성된다. 본 발명의 추가 개선예는 나머지 청구항에 나타난다.
상기 워크 피스는 실리콘 기판을 포함하고, 여기에 제 1 영역 및 제 2 영역이 제공된다. 제 1 영역에서 다공은 기판을 제 1 메인 표면에서부터 제 2 메인 표면까지 횡단한다. 제 1 영역에서 워크 피스가 천공된다. 제 2 영역에 다공이 제공되고, 상기 다공은 제 1 메인 표면에서부터 기판 내로 연장되지만, 상기 기판을 횡단하지는 않는다. 이것에 의해 제 2 영역의 다공 하부에, 다공 워크 피스의 안전성을 상승시키는 견고한 기판 재료가 존재한다. 이것에 의해 다공 워크 피스는 파괴될 위험이 적게 조립될 수 있다.
상기 기판의 두께는 다공의 깊이 방향으로 볼 때, 바람직하게 제 1 영역에서보다 제 2 영역에서 더 두껍다.
다수의 제 1 영역이 존재함으로써, 특히 촉매 컨버터 또는 반응물 캐리어로서 사용되기 위해 상이한 필터 영역이 규정될 수 있다.
다공 워크 피스의 조립시, 제 2 영역은 링형으로 제공되고, 제 1 영역은 제 2 영역의 내부에 배치되는 것이 바람직하다. 이러한 경우 제 2 영역의 견고한 에지는 다공 워크 피스용 프레임으로 작용한다.
다공 워크 피스는 바람직하게 전기 화학적 에칭의 사용에 의해 제조된다. 또한 실리콘 기판의 제 1 메인 표면에 전기 화학적 에칭에 의해 다공이 발생되고, 그 깊이는 기판의 두께보다 얕다. 제 1 메인 표면 및 다공의 표면과 상기 제 1 메인 표면에 마주 놓인 제 2 메인 표면에 마스킹 층이 제공된다. 상기 마스킹 층은 제 2 메인 표면 영역에서, 제 2 메인 표면이 제 1 영역에서 노출되도록 구조화된다. 구조화된 마스킹 층이 에칭 마스크로 사용됨으로써, 이어서 기판은 노출된 제 2 메인 표면 영역에서 적어도 다공의 바닥까지 에칭된다. 이어서 마스킹 층이 제거됨으로써, 제 1 영역에 배치된 다공은 제 1 메인 표면에서 제 2 메인 표면까지 기판을 횡단한다.
상기 마스킹 층은 바람직하게 Si3N4또는 SiO2로 형성된다.
제 1 영역에서 관통하는 다공을 형성하기 위한 기판의 에칭은 바람직하게 KOH 로 이루어진다. 이것에 의해 제 2 영역에 있어서, 제 2 메인 표면 영역에서 〈111〉-방향의 표면을 갖는 에지 영역이 발생된다.
전기 화학적 에칭은 바람직하게 불화물 함유 산성 전해질에서 이루어지고, 기판은 전해 셀의 양극으로서 접속된다, 상기 기판이 양극으로서 접속되기 때문에, 실리콘 내의 소수 캐리어는 전해질과 접촉된 제 1 메인 영역까지 이동한다. 거기서 공간 전하 영역이 형성된다. 표면 내에 있는 홈 영역의 전계 강도가 표면 외부의 전계 강도보다 항상 크기 때문에, 소수 캐리어는 바람직하게 홈으로 이동하고, 상기 홈은 통계적 분포에 의해 각 표면에 존재한다. 이것에 의해 제 1 메인 표면의 구조화가 일어난다. 에칭에 의한 처음의 작은 비평면성이 깊으면 깊을수록, 더 강화된 전계 강도에 의해 더 많은 수의 캐리어가 거기로 이동하며, 에칭은 상기 지점에서 더 강하게 이루어진다. 상기 홀은 기판 내에서 결정학적으로 〈100〉-방향으로 성장한다.
바람직하게 2 중량 % HF 와 10 중량 % HF 사이의 농도를 갖는 전해질이 사용된다. 전기 화학적 에칭시, 1.5 볼트 내지 3 볼트의 전압이 인가된다. 이것에 의해 다공은 20 ㎛ 가 된다. 상기 기판에 있어서, 도핑은 5Ω㎝ 이고, 상기 홀의 직경은 바람직하게 2 ㎛ 이다.
기판의 전류 밀도를 세팅하기 위해, 상기 기판의 제 2 메인 표면이 전기 화학적 에칭시 조명되는 것이 바람직하다.
본 발명은 도면에 도시된 실시예에 의해 더 자세히 설명된다.
n-도핑된, 5Ω㎝의 비저항을 갖는 단결정 실리콘으로 이루어진 기판(1)에 제 1 메인 표면(2)에서 표면 토폴로지가 제공된다. 상기 표면 토폴로지는 규칙적으로 배치된 홈을 포함하고, 상기 홈은 포토리소그래피 공정을 사용해서 알칼리 에칭에 의해 형성된다. 대안으로서 표면 토폴로지는 빛이 유도된, 전기 화학적 에칭에 의해 형성된다.
상기 기판(1)의 제 1 메인 표면(2)은 불화물 함유 산성 전해질과 접촉된다. 상기 전해질은 2 내지 10 중량 %, 바람직하게 5 중량 % 의 불화 수소산을 포함한다. 상기 기판(1)의 제 1 메인 표면(2)에 수소 기포가 발생되는 것을 억제하기 위해, 전해질에 산화제, 예컨대 초산화 수소가 첨가된다.
기판(1)은 양극으로서 접속된다. 상기 기판(1)과 전해질 사이에 1.5 내지 5 볼트, 바람직하게 3 볼트의 전압이 인가된다. 상기 기판(1)이 제 1 메인 표면(2)에 마주 놓인 제 2 메인 표면(3)으로부터 빛에 의해 조명됨으로써, ㎠ 당 10 ㎃ 의 전류 밀도가 세팅된다. 상기 홈으로부터 시작하여 전기 화학적 에칭시 다공(4)이 발생되고, 상기 다공은 제 1 메인 표면(2)에 대해 수직으로 진행된다(도 1 참조). 4.5 시간의 에칭 이후에 다공(4)은 다공 깊이 방향으로 볼 때, 제 1 메인 표면(2)으로부터 300 ㎛ 의 깊이를 가지며, 2 ㎛ 의 직경을 갖는다. 인접한 다공(4)의 간격은 4 ㎛ 이다.
CVD-디포짓에 의해 질화 실리콘으로 이루어진 마스킹 층(5)은 100㎚ 두께로 형성된다. 마스킹 층(5)은 제 1 메인 표면(2), 제 2 메인 표면(3) 및 다공(4)의 표면을 커버링한다.
포토리소그래피로 형성된 마스크(도시되지 않음) 및 CF4, O2에 의한 플라스마 에칭에 의해, 마스킹 층(5)은 제 2 메인 표면(3)의 영역에서 구조화된다(도 2 참조). 이것에 의해 제 1 영역(6) 및 제 2 영역(7) 이 규정된다. 제 1 영역(6)에서 제 2 메인 표면(3)이 노출된다. 제 2 영역(7) 에서 제 2 메인 표면(3)이 마스킹 층(5)에 의해 추가로 커버링된다. 제 1 메인 표면(2) 및 다공(4)의 표면은 마찬가지로 마스킹 층(5)에 의해 완전히 커버링된다.
그리고 나서 50 중량 % 의 농도를 가진 KOH 에 의한 에칭에 의해, 기판(1)은 적어도 다공(4)의 바닥까지 에칭된다. 기판(1)의 에칭은 기판의 두께가 625 ㎛ 일 경우, 제 2 메인 표면(3)으로부터 350 ㎛ 의 깊이를 가진다. 이것에 의해, 다공(4)의 바닥 영역의 제 2 영역(6)에서 마스킹 층(5)의 표면이 노출된다(도 3 참조). KOH 에 의한 에칭시 에칭은 결정학적으로 바람직한 방향을 따라 이루어짐으로써, 제 2 영역(7)의 에지에서 에지 영역(71)이 형성되고, 상기 영역(71)은 〈111〉-방향의 표면을 포함한다.
50 중량 %의 HF 에 의한 마스킹 층(5)의 제거에 의해, 다공 워크 피스가 생성되고, 상기 워크 피스는 제 1 영역(6)을 관통하는 다공(4)을 포함한다(도 4 참조). 제 1 영역(6)에 제 2 영역(7)이 인접할 수 있고, 상기 제 2 영역(7)에서 다공은 기판(1)을 횡단하지 않는다. 제 2 영역(7)은 상기 다공 워크 피스에 안정성을 제공한다.
다공 워크 피스의 상이한 영역에서 제 1 영역(6)은 상이한 형태를 갖는다(도 5 의 조망도 참조). 제 1 영역(6)은 다수의 다공, 긴 일련의 다공 또는 정방형으로 단 하나의 다공을 포함한 큰 표면으로, 예컨대 직사각형 또는 정방형으로 형성될 수 있다. 이 경우 제 1 영역(6)은 제 1 영역(6)에서 다공(4)바닥을 노출시키기 위한 KOH 에 의한 에칭에 의해 제 2 영역(7) 중 하나의 에지 영역(71)에 의해 둘러싸인다. 제 2 영역(7)의 구조적 형태는 안정성에 대한 요구에 상응하게 선택된다. 이것은 특히 브릿지, 그리드, 개별 윈도우, 갭 프레임 또는 식별 특징에 상응한다.
대안으로서, 마스킹 층(5)은 SiO2의 열 산화에 의해 형성될 수 있다.

Claims (9)

  1. 다공 워크 피스에 있어서,
    -제 1 영역(6) 및 제 2 영역(7)을 포함한 실리콘 기판(1)이 제공되고,
    -제 1 영역(6)에 다공(4)이 제공되고, 상기 다공은 상기 기판(1)을 제 1 메인 표면(2)에서부터 제 2 메인 표면(3)까지 횡단하고,
    -제 2 영역(7)에 다공이 제공되고, 상기 다공은 제 1 메인 표면(2)으로부터상기 기판(1)으로 연장되지만, 상기 기판(1)을 횡단하지 않는 것을 특징으로 하는 다공 워크 피스.
  2. 제 1 항에 있어서,
    제 2 메인 표면(3) 영역의 제 2 영역(7)이 〈111〉-방향의 표면을 갖는 에지 영역(71)을 포함하는 것을 특징으로 하는 워크 피스.
  3. 제 1 항 또는 제 2 항에 있어서,
    -상기 다공(4)의 깊이가 제 1 영역(6) 및 제 2 영역(7)에서 동일하고,
    -제 2 영역(7)의 상기 기판(1)은 다공 깊이 방향으로 볼 때, 제 1 영역(6)에서보다 더 두꺼운 것을 특징으로 하는 워크 피스.
  4. 다공 워크 피스의 제조 방법에 있어서,
    -상기 실리콘 기판(1)의 제 1 메인 표면(2)에서 전기 화학적 에칭에 의해 다공(4)이 형성되고, 그 깊이는 상기 기판(1)의 두께보다 얕고,
    -제 1 메인 표면(2), 상기 다공(4)의 표면 및 제 1 메인 표면에 마주 놓인 제 2 메인 표면(3)에 마스킹 층(5)이 제공되고,
    -상기 마스킹 층(5)은 제 2 메인 표면(3) 영역에서, 제 2 메인 표면(3)이 제 1 영역(6)에서 노출되도록 구조화되고,
    -에칭 마스크로서 구조화된 마스킹 층을 사용해서, 상기 기판(1)이 적어도 상기 다공(4)의 바닥까지 에칭되고,
    -상기 마스킹 층(5)이 제거됨으로써, 제 1 영역(6)에 배치된 다공(4)은 상기 기판(1)을 제 1 메인 표면(2)에서부터 제 2 메인 표면(3) 까지 횡단하는 것을 특징으로 하는 제조 방법.
  5. 제 4 항에 있어서,
    상기 마스킹 층(5)이 Si3N4로 형성되는 것을 특징으로 하는 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 기판(1)의 에칭이 KOH 에 의해 이루어지는 것을 특징으로 하는 방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    전기 화학적 에칭이 불화물 함유 산성 전해질에서 이루어지고, 상기 기판은 전해 셀의 양극으로서 접속되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    -2 중량 %의 불화 수소산 내지 10 중량 %의 불화수소산 농도를 가진 불화물 함유 산성 전해질이 사용되고,
    -전기 화학적 에칭시, 1.5 볼트 내지 3 볼트의 전압이 인가되는 것을 특징으로 하는 방법.
  9. 제 4 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기판(1)의 제 2 메인 표면(3)이 전기 화학적 에칭시, 상기 기판(1) 내의 전류 밀도를 세팅하기 위해 조명되는 것을 특징으로 하는 방법.
KR1020007012422A 1998-05-08 1999-05-03 전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막 KR20010052320A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19820756A DE19820756C1 (de) 1998-05-08 1998-05-08 Perforiertes Werkstück und Verfahren zu dessen Herstellung
DE19820756.5 1998-05-08
PCT/DE1999/001292 WO1999058746A1 (de) 1998-05-08 1999-05-03 Perforiertes silizium-membran hergestellt mittels eines elektrochemischen ätverfahrens

Publications (1)

Publication Number Publication Date
KR20010052320A true KR20010052320A (ko) 2001-06-25

Family

ID=7867190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012422A KR20010052320A (ko) 1998-05-08 1999-05-03 전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막

Country Status (7)

Country Link
US (1) US6558770B1 (ko)
EP (1) EP1084285B1 (ko)
JP (1) JP2002514689A (ko)
KR (1) KR20010052320A (ko)
DE (2) DE19820756C1 (ko)
TW (1) TW552322B (ko)
WO (1) WO1999058746A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451132B1 (ko) * 2001-11-08 2004-10-02 홍석인 다공성 실리콘을 이용한 효소고정화 전극 제작 방법
KR100731549B1 (ko) * 2006-07-21 2007-06-22 이노필터 주식회사 다공성 복합 세라믹 분리막 제조방법과, 이에 의해 제조된다공성 복합 세라믹 분리막

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924058B2 (en) * 1999-11-17 2005-08-02 Leroy J. Ohlsen Hydrodynamic transport and flow channel passageways associated with fuel cell electrode structures and fuel cell electrode stack assemblies
US6808840B2 (en) * 1999-11-17 2004-10-26 Neah Power Systems, Inc. Silicon-based fuel cell electrode structures and fuel cell electrode stack assemblies
US6720105B2 (en) * 1999-11-17 2004-04-13 Neah Power Systems, Inc. Metallic blocking layers integrally associated with fuel cell electrode structures and fuel cell electrode stack assemblies
CN1205685C (zh) * 1999-11-17 2005-06-08 尼电源系统公司 具有硅基片的燃料电池
DE10052007C1 (de) * 2000-10-20 2002-03-07 Infineon Technologies Ag Halbleiterbauelement mit durchgehenden Kompensationszonen
DE10122839B4 (de) * 2001-05-11 2007-11-29 Qimonda Ag Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat
EP1258937A1 (en) * 2001-05-17 2002-11-20 STMicroelectronics S.r.l. Micro silicon fuel cell, method of fabrication and self-powered semiconductor device integrating a micro fuel cell
CA2472232A1 (en) * 2002-01-03 2003-07-17 Neah Power Systems, Inc. Porous fuel cell electrode structures having conformal electrically conductive layers thereon
DE10217569A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Vorrichtung auf Basis von partiell oxidiertem porösen Silizium
MD2449G2 (ro) * 2003-03-14 2004-11-30 Ион ТИГИНЯНУ Procedeu de obţinere a membranelor perforate ultrasubţiri
DE10318995B4 (de) * 2003-04-25 2006-04-20 Christian-Albrechts-Universität Zu Kiel Verfahren zur Herstellung von durchgängigen Membranen
DE10362083B4 (de) * 2003-04-25 2007-05-03 Christian-Albrechts-Universität Zu Kiel Verfahren zur Herstellung von Membranen mit durchgängigen Poren
US7081158B2 (en) * 2003-11-21 2006-07-25 Imaje S.A. Ink composition for continuous deflected jet printing, especially on letters and postal articles
DE102005010080B4 (de) * 2005-03-03 2008-04-03 Qimonda Ag Verfahren zum Herstellen einer Dünnschicht-Struktur
ITVA20050034A1 (it) * 2005-05-13 2006-11-14 St Microelectronics Srl Celle a combustibile realizzate in un singolo strato di silicio monocristallino e processo di fabbricazione
US7615161B2 (en) * 2005-08-19 2009-11-10 General Electric Company Simplified way to manufacture a low cost cast type collimator assembly
EP1798799B1 (en) * 2005-12-16 2008-09-24 STMicroelectronics S.r.l. Fuel cell planarly integrated on a monocrystalline silicon chip and process of fabrication
EP2154269A4 (en) * 2007-05-09 2012-11-21 Quantum 14 Kk PROCESS FOR PROCESSING SILICON BASE MATERIAL, OBJECT AND PROCESSING DEVICE PROCESSED BY THE METHOD
TWI464108B (zh) * 2012-01-17 2014-12-11 Nat Univ Kaohsiung The preparation of porous silicon nanowires and the prepared porous silicon nanowires
TWI500825B (zh) * 2013-05-02 2015-09-21 Nat Univ Tsing Hua Ｖ－ｖｉ族半導體之奈米片狀陣列結構之製備方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
US4570173A (en) * 1981-05-26 1986-02-11 General Electric Company High-aspect-ratio hollow diffused regions in a semiconductor body
US5139624A (en) * 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes
DE4202454C1 (ko) * 1992-01-29 1993-07-29 Siemens Ag, 8000 Muenchen, De
EP0630058A3 (de) * 1993-05-19 1995-03-15 Siemens Ag Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats.
DE4426507C2 (de) * 1994-07-27 2001-04-26 Inst Chemo Biosensorik Sensoren auf der Basis von Mikrostrukturen
US5997713A (en) * 1997-05-08 1999-12-07 Nanosciences Corporation Silicon etching process for making microchannel plates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451132B1 (ko) * 2001-11-08 2004-10-02 홍석인 다공성 실리콘을 이용한 효소고정화 전극 제작 방법
KR100731549B1 (ko) * 2006-07-21 2007-06-22 이노필터 주식회사 다공성 복합 세라믹 분리막 제조방법과, 이에 의해 제조된다공성 복합 세라믹 분리막

Also Published As

Publication number Publication date
WO1999058746A1 (de) 1999-11-18
EP1084285B1 (de) 2003-08-06
US6558770B1 (en) 2003-05-06
EP1084285A1 (de) 2001-03-21
DE59906526D1 (de) 2003-09-11
TW552322B (en) 2003-09-11
JP2002514689A (ja) 2002-05-21
DE19820756C1 (de) 1999-11-11

Similar Documents

Publication Publication Date Title
KR20010052320A (ko) 전기 화학적 에칭 방법에 의해 제조된 다공 실리콘 박막
JP3190759B2 (ja) 多孔部品の製造方法
US5494832A (en) Method for manufacturing a solar cell from a substrate wafer
JPH05275724A (ja) ソーラーセルの製造方法
US5139624A (en) Method for making porous semiconductor membranes
US8278192B2 (en) Trench formation method for releasing a thin-film substrate from a reusable semiconductor template
US5759903A (en) Circuit structure having at least one capacitor and a method for the manufacture thereof
KR20010051010A (ko) 반도체 디바이스 제조 방법
KR100840912B1 (ko) 연료 셀 분리기, 연료 셀용 전극 구조, 이를 제조하는방법, 및 이를 포함하는 폴리머 전해질 연료 셀
US5403752A (en) Method for manufacturing a pyrodetector apparatus
EP1722434B1 (en) Fuel cell array formed in a single layer of monocrystalline silicon and fabrication process
DE4310205C1 (de) Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
US20090104753A1 (en) Process of Forming a Curved Profile on a Semiconductor Substrate
RU2382443C1 (ru) Электрод топливного элемента
WO2021151884A1 (de) Mems mit hohem aspektverhältnis
KR100415972B1 (ko) 반응 장치 및 그 제작 방법
US20090101509A1 (en) Process Of Making An Optical Lens
EP1217366A2 (en) Structure, method of manufacturing the same and DNA separation device using the same
KR19980016031A (ko) 실리콘 미세 기계의 제조방법
KR100502554B1 (ko) 내구성이 향상된 원통형 분리막의 제조 방법
KR100481517B1 (ko) 멤스 필터를 가지는 휴대용 연료전지 및 멤스 필터의제작공정
Wang et al. Optimization of macropore silicon morphology etched by photo-electrochemistry
KR100802967B1 (ko) 막 센서 어레이 및 그 제조 방법
KR20230140285A (ko) 다공성 실리콘을 이용한 응력 이완 구조를 갖는 박막형 고체 산화물 연료 전지 및 이의 제조 방법
KR20040006483A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee