KR20010045139A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20010045139A KR20010045139A KR1019990048312A KR19990048312A KR20010045139A KR 20010045139 A KR20010045139 A KR 20010045139A KR 1019990048312 A KR1019990048312 A KR 1019990048312A KR 19990048312 A KR19990048312 A KR 19990048312A KR 20010045139 A KR20010045139 A KR 20010045139A
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- dummy gate
- drain
- gate
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract 2
- 239000013078 crystal Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 문턱전압조절용 불순물 이온을 소스 및 드레인 형성영역에도 주입하여 모스 트랜지스터의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 더미 게이트를 포함하는 모스 트랜지스터를 형성하는 단계와; 상기 모스 트랜지스터의 소스 및 드레인영역을 단결정성장시켜 상기 더미 게이트와는 게이트 측벽에 의해 분리되는 고농도 소스 및 드레인을 형성시키는 단계와; 상기 더미 게이트를 제거하여 채널영역인 기판을 노출시키는 단계와; 상기 구조의 상부에 버퍼산화막을 증착하고, 그 버퍼산화막을 이온주입버퍼로 사용하는 이온주입공정으로 상기 채널영역에 문턱전압 조절용 불순물 이온을 이온주입하는 단계와; 상기 버퍼산화막을 제거하고, 상기 채널영역의 상부에 게이트산화막과 금속 게이트전극을 형성하는 단계로 구성되어 문턱전압 조절용 불순물 이온을 채널영역에만 주입함으로써, 모스 트랜지스터의 특성이 열화되는 것을 방지하는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 모스 트랜지스터의 문턱전압을 결정하는 채널이온주입을 채널영역에만 실시하여 기판의 손상을 줄임과 아울러 소스 및 드레인의 게이트 하부로의 확산을 방지하여 단채널효과를 방지할 수 있는 모스 트랜지스터 제조방법에 관한 것이다.
도1a 내지 도1e는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 소자형성영역을 정의한 후, 그 소자형성영역에 문턱전압조절용 이온을 주입하고, 소자형성영역의 상부에 더미게이트를 갖는 모스 트랜지스터를 형성하는 단계(도1a)와; 상기 구조의 상부전면에 절연막(8)을 증착하고, 그 절연막(8)을 평탄화하여 상기 모스 트랜지스터의 더미게이트전극인 다결정실리콘(4)을 노출시키는 단계(도1b)와; 상기 노출된 다결정실리콘(4)과 그 하부의 더미게이트산화막(3)을 순차적으로 식각하는 단계(도1c)와; 상기 더미게이트산화막(3)이 식각되어 노출된 기판(1)을 산화시켜 게이트산화막(9)을 형성한 후, 상기 구조의 상부전면에 금속막(10)을 증착하는 단계(도1d)와; 상기 금속막(10)을 평탄화하여 상기 측벽(6)의 사이에 위치하며 그 상부면이 상기 절연막(8)의 상부와 동일평면상에 위치하는 금속게이트전극(11)을 형성하는 단계(도1e)로 이루어진다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 일부에 트랜치를 형성하고, 그 트랜치가 형성된 기판(1)의 상부전면에 산화막을 증착하고, 그 산화막을 평탄화하여 필드산화막(2)을 형성하여 소자형성영역을 정의한다.
그 다음, 상기 소자형성영역에 모스 트랜지스터의 문턱전압을 결정하는 채널이온주입을 실시한다.
그 다음, 상기 소자형성영역의 상부전면에 더미 게이트산화막(3)과 다결정실리콘(4)을 순차적으로 증착한 다음 패터닝하여 더미 게이트를 형성한다.
그 다음, 불순물 이온주입을 통해 상기 더미 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(5)을 형성한다.
그 다음, 상기 구조의 상부전면에 질화막을 증착한 다음, 그 질화막을 건식식각하여 게이트 측벽(6)을 형성한 다음, 이온주입공정을 통해 상기 측벽(6)의 측면 기판하부에 고농도 소스 및 드레인(7)을 형성하여 더미 게이트를 포함하는 LDD구조의 모스 트랜지스터를 제조한다.
그 다음, 도1b에 도시한 바와 같이 상기 더미 게이트를 포함하는 모스 트랜지스터의 상부전면에 절연막(8)을 증착하고, 그 절연막(8)을 화학적 기계적 연마공정을 통해 평탄화하여 상기 더미 게이트의 상부인 다결정실리콘(4)을 노출시킨다.
그 다음, 도1c에 도시한 바와 같이 상기 노출된 다결정실리콘(4)을 식각하여 그 하부의 더미 게이트산화막(3)을 노출시키고, 그 노출된 더미 게이트산화막(3)을 식각하여 채널영역을 노출시킨다.
그 다음, 도1d에 도시한 바와 같이 상기 노출된 기판(1)영역을 산화시켜 게이트산화막(9)을 형성하고, 그 구조의 상부전면에 금속막(10)을 증착한다.
그 다음, 도1e에 도시한 바와 같이 상기 증착된 금속막(10)을 평탄화하여 상기 다결정실리콘(4)이 식각된 영역에 금속 게이트전극(11)을 형성하여 금속 게이트전극을 갖는 모스 트랜지스터를 제조하게 된다.
그러나, 상기와 같은 종래 모스 트랜지스터 제조방법은 채널이온주입을 채널영역 뿐만아니라 소스 및 드레인이 형성될 영역에도 주입되어 모스 트랜지스터의 특성이 열화될 뿐만 아니라 소스 및 드레인 형성 후, 열처리 공정에서 그 소스 및 드레인이 게이트의 하부측으로 확산되어 단채널효과를 발생시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 채널이온을 채널영역에만 형성함과 아울러 단채널효과의 발생을 억제할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 모스 트랜지스터 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:더미 게이트산화막 4:다결정실리콘
5:저농도 소스 및 드레인 6:측벽
7,8:고농도 소스 및 드레인 9:절연막
10:버퍼산화막 11:게이트산화막
12:금속 게이트전극
상기와 같은 목적은 기판의 상부에 더미 게이트를 포함하는 모스 트랜지스터를 형성하는 단계와; 상기 모스 트랜지스터의 소스 및 드레인영역을 단결정성장시켜 상기 더미 게이트와는 게이트 측벽에 의해 분리되는 고농도 소스 및 드레인을 형성시키는 단계와; 상기 더미 게이트를 제거하여 채널영역인 기판을 노출시키는 단계와; 상기 구조의 상부에 버퍼산화막을 증착하고, 그 버퍼산화막을 이온주입버퍼로 사용하는 이온주입공정으로 상기 채널영역에 문턱전압 조절용 불순물 이온을 이온주입하는 단계와; 상기 버퍼산화막을 제거하고, 상기 채널영역의 상부에 게이트산화막과 금속 게이트전극을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역에 더미 게이트를 포함하는 모스 트랜지스터를 형성하는 단계(도2a)와; 상기 모스 트랜지스터의 고농도 소스 및 드레인(7)의 상부에 도핑된 단결정 실리콘을 성장시켜 고농도 소스 및 드레인(8)을 상기 모스 트랜지스터의 게이트 측벽(6)의 측면으로 확장시키는 단계(도2b)와; 상기 구조의 상부전면에 절연막을 증착하고, 평탄화하여 상기 필드산화막(2)의 상부에 위치하며 그 상부면이 상기 고농도 소스 및 드레인(8)의 상부면과 동일 평면상에 위치하는 절연막 패턴(9)을 형성하는 단계(도2c)와; 상기 모스 트랜지스터의 더미게이트인 다결정실리콘(4)을 식각하고, 그 하부의 더미 게이트산화막(3)을 식각하여 모스 트랜지스터의 채널영역을 노출시키는 단계(도2d)와; 상기 구조의 상부에 버퍼산화막(10)을 증착하고, 그 버퍼산화막(10)을 통해 상기 노출된 기판(1)영역인 채널영역에 문턱전압 조절용 이온을 주입하는 단계(도2e)와; 상기 버퍼산화막(10)을 제거하고 상기 노출된 기판(1)을 산화시켜 게이트산화막(11)을 형성하고, 그 구조의 상부에 금속을 증착하고, 평탄화하여 금속게이트전극(12)을 형성하는 단계(도2f)로 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 일부영역에 트랜치를 형성하고, 그 기판(1)의 상부에 산화막을 증착한 후, 평탄화하여 상기 트랜치 내에 위치하는 필드산화막(2)을 형성한다.
그 다음, 그 다음, 상기 소자형성영역에 모스 트랜지스터의 문턱전압을 결정하는 채널이온주입을 실시한다.
그 다음, 상기 소자형성영역의 상부전면에 더미 게이트산화막(3)과 다결정실리콘(4)을 순차적으로 증착한 다음 패터닝하여 더미 게이트를 형성한다.
그 다음, 불순물 이온주입을 통해 상기 더미 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(5)을 형성한다.
그 다음, 상기 구조의 상부전면에 질화막을 증착한 다음, 그 질화막을 건식식각하여 게이트 측벽(6)을 형성한 다음, 이온주입공정을 통해 상기 측벽(6)의 측면 기판하부에 고농도 소스 및 드레인(7)을 형성하여 더미 게이트를 포함하는 LDD구조의 모스 트랜지스터를 제조한다.
그 다음, 도2b에 도시한 바와 같이 상기 모스 트랜지스터의 고농도 소스 및 드레인(7)의 상부에 도핑된 단결정 실리콘을 성장시킨다. 이때의 결정성장법은 단결정실리콘인 고농도 소스 및 드레인(7)의 상부에서만 일어나므로, 상기 측벽(6)의 측면에 접하는 고농도 소스 및 드레인(8)을 선택적으로 형성할 수 있게 된다.
그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 절연막을 증착하고, 화학적 기계적 연마를 통하여 상기 필드산화막(2)의 상부에 위치하며 그 상부면이 상기 고농도 소스 및 드레인(8)의 상부면과 동일 평면상에 위치하는 절연막 패턴(9)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 모스 트랜지스터의 더미게이트인 다결정실리콘(4)을 식각하고, 그 하부의 더미 게이트산화막(3)을 식각하여 모스 트랜지스터의 채널영역인 기판(1)을 노출시킨다.
그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부에 버퍼산화막(10)을 증착한다. 이때의 버퍼산화막(10)은 상기 다결정실리콘(4)과 더미 게이트산화막(3)이 식각된 영역이 완전히 채워지지 않도록 얇게 증착한다.
그 다음, 상기 증착한 버퍼산화막(10)을 이온주입 마스크로 사용하는 이온주입공정으로 상기 노출된 기판(1)영역인 채널영역에 문턱전압 조절용 이온을 주입한다.
그 다음, 도2f에 도시한 바와 같이 상기 버퍼산화막(10)을 제거하고 상기 노출된 기판(1)을 산화시켜 게이트산화막(11)을 형성하고, 그 구조의 상부에 금속을 증착하고, 평탄화하여 금속게이트전극(12)을 형성하여 모스 트랜지스터를 제조한다.
상기한 바와 같이 본 발명은 게이트의 측면에 측벽으로 인해 게이트전극과 분리되는 고농도 소스 및 드레인을 형성하여 모스 트랜지스터의 단채널 효과의 발생을 억제함과 아울러 상기 기판의 상부에 위치하는 고농도 소스 및 드레인의 사이에 위치하던 더미 게이트를 제거하고, 채널영역에만 문턱전압조절용 불순물 이온을 주입함으로써, 모스 트랜지스터의 특성이 열화되는 것을 방지하는 효과가 있다.
Claims (1)
- 기판의 상부에 더미 게이트를 포함하는 모스 트랜지스터를 형성하는 단계와; 상기 모스 트랜지스터의 소스 및 드레인영역을 단결정성장시켜 상기 더미 게이트와는 게이트 측벽에 의해 분리되는 고농도 소스 및 드레인을 형성시키는 단계와; 상기 더미 게이트를 제거하여 채널영역인 기판을 노출시키는 단계와; 상기 구조의 상부에 버퍼산화막을 증착하고, 그 버퍼산화막을 이온주입버퍼로 사용하는 이온주입공정으로 상기 채널영역에 문턱전압 조절용 불순물 이온을 이온주입하는 단계와; 상기 버퍼산화막을 제거하고, 상기 채널영역의 상부에 게이트산화막과 금속 게이트전극을 형성하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048312A KR100319633B1 (ko) | 1999-11-03 | 1999-11-03 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048312A KR100319633B1 (ko) | 1999-11-03 | 1999-11-03 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045139A true KR20010045139A (ko) | 2001-06-05 |
| KR100319633B1 KR100319633B1 (ko) | 2002-01-05 |
Family
ID=19618288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048312A KR100319633B1 (ko) | 1999-11-03 | 1999-11-03 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319633B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467642B1 (ko) * | 2001-12-21 | 2005-01-24 | 동부전자 주식회사 | 반도체 소자 제조방법 |
| US8803248B2 (en) | 2010-11-03 | 2014-08-12 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442780B1 (ko) * | 2001-12-24 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조 방법 |
-
1999
- 1999-11-03 KR KR1019990048312A patent/KR100319633B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467642B1 (ko) * | 2001-12-21 | 2005-01-24 | 동부전자 주식회사 | 반도체 소자 제조방법 |
| US8803248B2 (en) | 2010-11-03 | 2014-08-12 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| US9466697B2 (en) | 2010-11-03 | 2016-10-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100319633B1 (ko) | 2002-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878990B2 (en) | Vertical transistor and method of manufacturing thereof | |
| US7112482B2 (en) | Method of forming a field effect transistor | |
| KR20040059957A (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| KR0143713B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100486253B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| KR100319633B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100302621B1 (ko) | 트랜지스터 제조방법 | |
| KR100343471B1 (ko) | 반도체 소자 제조방법 | |
| JP4170270B2 (ja) | モストランジスタ及びその製造方法 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100307535B1 (ko) | 반도체 소자 제조방법 | |
| KR100705211B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100273297B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100249798B1 (ko) | 이온 주입 마스크층을 이용한 얇은 접합층 형성 및 이중 게이트구조의 반도체 소자 제조방법 | |
| KR100626908B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20000003936A (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| KR100295687B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100442784B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100247170B1 (ko) | 트렌치 구조를 갖는 트랜지스터 제조방법 | |
| KR100261523B1 (ko) | 실리콘온인슐레이터기판을사용한완전공핍형트랜지스터형성방법 | |
| KR100276435B1 (ko) | 자기정렬된 소오스/드레인 씨엠오에스 소자 제조방법 | |
| KR20040058796A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |