KR20010039641A

KR20010039641A - 실리콘 전극판

Info

Publication number: KR20010039641A
Application number: KR1020000030725A
Authority: KR
Inventors: 마코토 카와이; 케이찌 고토; 카주요시 타무라; 요시히로 쿠보타; 토시미 고바야시
Original assignee: 카나가와 치히로; 신에쓰 가가꾸 고교 가부시끼가이샤
Priority date: 1999-06-08
Filing date: 2000-06-05
Publication date: 2001-05-15
Also published as: US6376977B1; JP2000349073A; KR100637915B1; JP3744726B2; TW452839B

Abstract

플라즈마 에칭 장치에서 상부전극으로 사용되는, 실리콘 단결정으로 이루어진 실리콘 전극판에 있어서, 상기 실리콘 전극판에 함유된 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하인 실리콘 전극판과, 상기 실리콘 전극판의 질소농도가 5 x 10¹³atoms/㎤ 이상 5 x 10¹⁵atoms/㎤ 이하인 실리콘 전극판이 개시된다. 중금속 등과 같은 불순물의 부착에 따른 문제를 방지 할 수 있는, 플라즈마 에칭 장치에서 상부전극으로 사용되는, 실리콘 단결정으로 이루어진 실리콘 전극판을 제공할 수 있다.

Description

실리콘 전극판{SILICON ELECTRODE PLATE}

본 발명은, 예를 들어 반도체 디바이스의 제조공정에서 건식 에칭장치에 사용되는 플라즈마 에칭용 전극에 관한 것이다.

반도체 디바이스의 제조공정 중 하나로써, 실리콘 웨이퍼 상에 회로패턴을 형성하는 공정들 중 하나인 건식 에칭공정이 있다. 예를 들어, 평행평판형 플라즈마 에칭장치가 사용될 경우에는, 처리할 실리콘 웨이퍼를 하부전극에 배치하며, 그 하부전극과 그와 평행이며, 반응가스를 통과시키기 위한 다수의 미세공이 있는 상부 전극 사이에서 RF플라즈마를 발생시켜 상기 실리콘 웨이퍼를 에칭할 수 있다. 이 경우에, 실리콘 웨이퍼가 에칭될 때 상기 상부전극 자체도 플라즈마에 의해 에칭된다.

종래에는, 일본특개소 제 57-185982호 공보에서 나타난 바와 같이, 전도성이 있고, 화학적으로 안정하며, 금속불순물로 실리콘 웨이퍼를 거의 오염시키지 않는 고순도 흑연재료로 상부 전극을 제조하여 왔다. 그러나, 상기 흑연재료는 골재와 매트릭스로 이루어진 입자의 집합체이므로, 플라즈마 에칭에 기해 구성입자가 탈락하여 재료의 소모가 커지며, 처리할 실리콘 웨이퍼 상에 그 입자가 낙하되어 회로패턴의 형성에 장애가 되는 문제가 야기될 수 있다.

근래에는, 특개소 제 62-109317호 공보에 나타난 바와 같이, 이런 문제들을 해결하기 위해 상부전극으로 글래스상 탄소가 사용되고 있다.

그러나, 글래스상 탄소가 상부전극으로 사용되더라도, 실리콘 웨이퍼가 오염되는 것을 방지할 수 없다. 반도체 디바이스 제조에서 실리콘 웨이퍼의 오염은 성능의 저하를 초래할 수 있으므로, 상기 디바이스의 수율을 저하시키게 된다. 따라서, 일본 특개소 제 62-85430호, 일본 특개평 제 2-20018호, 일본 특개평 제 6-177076호, 일본 특개평 제7-335635호, 일본 특개평 제 9-129605호, 일본 특개평 제10-17393호 등에서, 상부전극의 재료로서 오염이 야기될 수 있는 글래스상 탄소를 대체하여 실리콘 웨이퍼용으로 사용되는 재료와 동일한 실리콘 단결정을 사용하는 것이 제안되었다.

그러나, 상부 전극은 전체적으로 고순도를 유지하는 단결정 실리콘으로 제조되더라도, 단결정 실리콘 잉곳을 슬라이싱하여 제조한 실리콘 결정판은 미세공이 설치되도록 방전가공, 초음파가공, 다이아몬드드릴 가공 등을 하게 되므로, 미세공 등의 내부로의 불순물 부착은 불가피하다. 나아가, 연마할 때, 연마장치로부터 불순물이 상부전극에 부착되는 것 또한 불가피하다. 이들은 대부분 각 장치공정에서 사용되는 재료 또는 기구로부터도 발생되는 중금속 불순물이다. 그 중금속 불순물은 단지 미소한 양만 존재하더라도 반도체 디바이스 공정에서 심각한 문제를 야기시킬 수 있다. 즉, 어떤 처리없이 불순물이 부착된 상부 전극을 사용하면, 그 불순물은 실리콘 웨이퍼 상으로 낙하되어, 상기 실리콘 웨이퍼 상에 제조되는 반도체 디바이스 수율이 저하되는 문제가 야기 될 수 있다.

나아가, 상기 상부전극에 부착된 중금속 불순물은 실리콘 전극판의 표면에 부착되는 것뿐만 아니라, 그 내부로 확산하게 되므로, 결함의 생성을 초래한다.

상기 중금속 불순물은 불순물이 부착된 실리콘 전극판을 파손하고 그 파손면을 세코에칭(Secco etching) 등으로 처리하여 그것을 현미경으로 관찰함으로써 작은 피트(pit)로 확인될 수 있다.

상기와 같이 불순물에 기한, 실리콘 전극판의 표층부에 있는 결함은 또한 실리콘 전극판을 사용하는 동안 문제를 일으킬 수 있다. 이하, 상기 문제를 보다 자세하게 설명한다.

상기 실리콘 전극판 또한 플라즈마에 의해 에칭되므로 사용되는 표면에서 실리콘 전극판 자체가 소모되어진다. 이 경우에는, 실리콘 전극판의 표층부에서 불순물에 기한 결함은 피트를 형성하기 위해 높은 에칭률로 에칭된다. 나아가, 온도는 상기 실리콘 전극판부, 플라즈마와의 접촉부에서 플라즈마에 기해 높아진다. 불순물에 기한 상기 결함에서 작은 피트는 높은 온도에 기해 집결하여 눈으로 확인될 수 있는 큰 피트가 된다. 실리콘 전극판이 소모된다면, 큰 피트가 노출될 것이다. 결국 상기 판의 표면은 거친 상태가 되며, 실리콘 전극판의 표면이 거칠게 되면, 그 조상(粗像)은 플라즈마 에칭이 되는 실리콘 웨이퍼 상에 전사되게 된다. 그 전사된 조상은 실리콘 웨이퍼 상에 제조되는 디바이스의 수율을 저하시키는 에칭률의 차이를 일으킬 수도 있다.

본 발명은 상기 문제들을 해결하기 위해 이루어졌으며, 본 발명의 목적은 플라즈마 에칭장치에서 중금속과 같은 불순물의 부착에 따른 문제를 방지할 수 있도록 하기 위하여 상부전극으로 사용되는, 실리콘 단결정으로 제조된 실리콘 전극판을 제공하는데 있다.

도1은 본 발명에 따른 실리콘 전극판의 일예에 대한 평면도이다.

도2는 본 발명에 따른 실리콘 전극판을 사용하는 플라즈마 에칭 장치의 일예에 대한 설명도이다.

＜도면의 주요부분에 대한 설명＞

1:실리콘 전극판 10:플라즈마 에칭장치

11:용기(chamber) 12:가스유입계

13:가스배출계 14:하부전극

15:내부가스용기 16:나사(screw)

상기 목적을 달성하기 위해, 본 발명은 플라즈마 에칭장치에서 상부전극으로 사용된 실리콘 단결정으로 이루어진 전극판을 제공한다. 상기 실리콘 전극판에 함유된 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하이다.

상기와 같이, 함유된 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하인 실리콘 전극판이, 예를들어 플라즈마 에칭장치의 상부전극으로써 사용될 때, 고온에서 상기 전극판의 벌크부 내에 산소가 충분한 양으로 석출된다. 그 결과로서, 실리콘 전극판에 부착된 유해한 중금속이 포착되는 것과 같이, 소위 진성 게더링 효과(intrinsic gettering effect : IG효과)를 충분히 얻을 수 있다. 따라서, 상기 전극판은 게더링 효과를 지니고, 처리할 실리콘웨이퍼 상에 부착된 불순물의 낙하 등의 문제를 방지할 수 있다.

나아가, 실리콘 전극판 표층부의 결함은 상기 게더링 효과에 의해 제어될 수 있고, 상기 표면의 조도(粗度) 또한 감소될 수 있다. 더욱이, 산소농도가 상기 범위에 있다면, 상기 판이 사용되는 동안에 과다한 산소석출로 발생되는 OSF(산화유기적층결함)와 같은 산소석출물에 기한 결함은 발생되지 않는다. 그 결과, 상기 전극판의 표면 조도를 방지할 수 있다. 따라서, 상기 표면 조도는 처리할 실리콘 웨이퍼 상에 전사되지 않는다.

이 경우, 실리콘 전극판의 질소농도는 바람직하게는 5 x 10¹³atoms/㎤ 이상 5 x 10¹⁵atoms/㎤ 이하인 것이 좋다.

상기와 같이, 실리콘 전극판의 질소농도는 5 x 10¹³atoms/㎤ 이상 5 x 10¹⁵atoms/㎤ 이하이면, 실리콘 전극판 벌크부 내의 산소석출물은 적당하게 촉진된다. 이와 같이 상기 게더링 효과는 보다 효과적일 수 있다.

이 경우, 실리콘 전극판의 표면을 에칭처리하면, 실리콘 전극판의 제조공정시에 생성되는 가공손상층을 제거할 수 있고, 실리콘 전극판의 표면 조도 또한 제거될 수 있다. 그 결과, 상기 조상이 처리할 실리콘 웨이퍼 상에 전사되는 것을 방지할 수 있다.

상기와 같이, 본 발명에 의하면, 플라즈마 에칭장치에서 상부전극으로 사용되는, 실리콘 단결정으로 제조된 실리콘 전극판에 함유된 격자간 산소농도는 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하이므로, 충분한 게더링 효과를 실리콘 전극판에 부여할 수 있다. 따라서, 중금속 등의 불순물에 의한 손실을 방지할 수 있고, 반도체 디바이스 제조의 수율을 향상시킬 수 있다.

이하, 본 발명을 보다 상세히 설명한다.

본 발명은, 예를들어 플라즈마 에칭장치의 상부전극으로 사용되는, 실리콘 단결정으로 제조된 전극판에 있어서, 상기 실리콘 전극판에 함유된 격자간 산소의 최적농도를 선택하면 상기 실리콘 전극판에서 충분한 게더링 효과를 얻을 수 있으며, 이와 같이 중금속 등과 같은 불순물의 부착으로 발생되는 문제를 방지할 수 있다는 것을 알아 냈다. 그리고 본 발명을 다양한 조건에서 완성하기 위해 심층적으로 연구해 왔다.

즉, 적당량의 격자간 산소농도를 함유하는 실리콘 전극판은 플라즈마 에칭장치용으로 사용될 때, 고온의 플라즈마와 접촉되므로 실리콘 전극판의 온도는 높아진다. 이로써 함유된 격자간 산소농도는 석출되어 석출물을 형성하고, 게더링 효과를 얻을 수 있다.

실리콘 전극판에 부착된 중금속과 같은 불순물과 실리콘 전극판의 표층부에 있는 결함들은 상기 실리콘 전극판의 벌크부 내에서 게더링 싱크(gettering sink)에 포착된다. 따라서, 상기 전극판의 표면 조도는 감소될 수 있다.

종래, 진성 게더링에서 격자간 산소에 따른 산화석출유기 벌크결함은 효과적인 게더링 싱크가 될 수 있다고 알려져 있다. 본 발명의 발명자들은 플라즈마 에칭장치에서 전극판에 디바이스제조에 이용되는 게더링을 적용하는 가능성에 대해 고려해 왔고, 격자간 산소농도와 게더링 효과의 관계에 관한 상당한 실험과 조사를 해 왔다.

그 결과, 실리콘 전극판의 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하면, 상기 전극판을 사용할 때, 산소석출물의 충분한 양을 생성할 수 있고, 충분한 게더링효과를 얻을 수 있다는 것을 알아 냈다. 그러나, 격자간 산소농도가 1.5 x 10¹⁸atoms/㎤ 이상이면, 상기 실리콘 전극판의 거친 표면을 초래할 수 있는 OSF(산화유기적층결함)와 같은 산소석출에 기한 결함 등을 때때로 생성할 수 있다.

따라서, 상기 실리콘 전극판의 격자산소농도는 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하이어야 한다.

나아가, 실리콘 단결정내의 질소원자는 산소석출을 증가시키는 효과를 갖는다고 알려져 있다(예를 들어, F. Shimura and R. S. Hockett, Apply. Phys. Lett. 48, 224, 1986). 따라서, 본 발명의 발명자들은 실리콘 전극판에서 그 벌크부 내에 산소석출을 증가시킬 정도로 적당량의 질소를 함유하게 함으로써 보다 효과적인 게더링 효과를 얻을 수 있음을 착안했다.

본 발명자들은 실리콘 전극판의 질소농도와 게더링 효과의 관계에 관한 실험을 실시 하여, 실리콘 전극판의 질소농도가 5 x 10¹³atoms/㎤ 이상이면, 산소침전이 증가하는 충분한 효과를 얻을 수 있고, 보다 효과적인 게더링 효과를 얻을 수 있으나, 질소농도가 5 x 10¹⁵atoms/㎤ 이상인 경우에는 초과 산소 석출은 OSF 등에 의한 많은 결함을 일으키므로, 상기 실리콘 전극판의 표면을 거칠게 할 수 있다. 나아가, 질소농도가 실리콘 단결정의 고용한계인 5 x 10¹⁵atoms/㎤ 이상이면, 초클라스키법에 따라 상기 전극판을 이루는 상기 단결정의 성장 동안에 실리콘 단결정 자체의 단결정화도가 억제될 수 있다.

따라서, 본 발명자들은 상기 실리콘 전극판에서 보다 바람직한 질소농도는 5 x 10¹³atoms/㎤ 이상 5 x 10¹⁵atoms/㎤ 이하라는 것을 밝혀냈다.

본 발명은 상기 지득한 바를 기초로 심화 연구하여 이루어졌다.

이하 본 발명의 실시형태를 설명한다. 그러나, 본 발명은 이에 제한되지 않는다.

본 발명의 실리콘 전극판에 함유된 격자간 산소농도는 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하 범위에 있다. 상기와 같은 격자간 산소농도는 다음 방법으로 얻을 수 있다.

초클라스키법에 따라 실리콘 전극판을 이루는 실리콘 단결정 잉곳이 인상될 때, 우선실리콘 융액을 마련하기 위해 원재료의 다결정 실리콘을 용융시킨다. 일반적으로 석영도가니(quartz crucible)에서 실리콘을 용융시킨다. 이 경우, 실리콘을 상기 석영도가니에서 용융시킬 때, 상기 실리콘융액과 접촉되는 석영도가니의 표면은 실리콘융액으로 용융되어, 산소가 그 융액에 혼합되게 된다. 상기 잉곳을 상기 실리콘 용융으로부터 인상하는 동안에 상기 도가니의 회전수를 조절함으로써, 용융되어 상기 실리콘에 혼합되는 산소 양을 제어할 수 있다.

상기 산소농도 또한 용기(chamber)로 주입되는 가스유량의 증감, 분위기압력의 고저, 도가니 내의 실리콘융액의 온도분배 및 대류 제어 등에 의해 상기 범위 내에서 용이하게 제어할 수 있다.

상기 실리콘 전극판에 함유된 질소농도는 바람직하게는 5 x 10¹³atoms/㎤ 이상이고 5 x 10¹⁵atoms/㎤ 이하의 범위가 좋다. 질소는 예를 들어 CVD법 등에 의해 실리콘 웨이퍼 상에 질소박막을 형성하고, 원재료인 다결정 실리콘으로 함께 석영도가니 내에 질화박막(nitride film)을 지닌 실리콘 웨이퍼를 배치하고, 이를 용융함으로써 주입될 수 있다. 질소농도는 상기 원재료에 첨가된 실리콘 웨이퍼상의 질화박막의 양을 적당하게 제어함으로써 상기 범위 내에 제어될 수 있다. 이렇게 함으로써 질소농도는 아주 정확하게 제어할 수 있다.

한편, 실리콘용융 중에 질화물 자체를 첨가하고 질소 등을 함유한 분위기압력 등을 이용함으로써 인상된 실리콘 단결정 중에 질소를 도핑할 수 있다.

이런 경우에는 상기 실리콘 단결정 중의 질소 도핑양은 질화물양의 제어, 질소 가스의 농도 및 주입시간 등으로 조절할 수 있다.

상기와 같이, 원하는 격자간 산소농도와 질소농도를 갖는 실리콘 단결정 잉곳을 제작할 수 있다.

상기와 같이 제작된 실리콘 단결정 잉곳을 원하는 두께가 되도록 슬라이싱하고 미세공또는 고정공(mounting holes), 외주가공 등의 형성가공, 표면을 연마하는 연마공정 등 적당한 제조공정에서 선별된 적합한 공정을 하여, 실리콘 단결정으로 이루어진 실리콘 전극판을 제조한다.

이 경우에는, 바람직하게는 실리콘 전극판의 표면을 에칭한다. 상기 미세공 또는 고정공의 형성, 표면연마 등과 같은 공정에서 실리콘 전극판의 거친 표면을 초래하는 가공손상층은 때때로 실리콘 전극판의 표면에 잔류하기 때문이다. 상기 전극판의 표면의 조상은 때때로 처리할 실리콘 웨이퍼로 전사된다.

따라서, 상기 실리콘 전극판의 표면 상에 잔류하는 가공손상층은 그 표면층을 에칭함으로써 제거할 수 있다. 실리콘 전극판의 표면을 에칭할 수 있다면 산 에칭 또는 알카리 에칭 등과 같은 어떤 형태의 에칭도 실시될 수 있다. 또한, 실리콘 전극판의 제조공정에서, 원한다면, 표면에 부착된 불순물을 제거하기 위해 산 에칭 또는 알카리 에칭으로 표면을 세척하는 것이 바람직하다. 구체적으로는, HF+HNO₃+CH₃COOH 과 같은 혼산(mixed acid), NaOH,KOH 등의 수용액을 사용할 수 있다.

상기와 같은 방법에 의하여, 본 발명의 실리콘 전극판을 얻을 수 있다. 예를 들어, 상기 실리콘 전극판은 도1에 나타난 바와 같이 실리콘 단결정으로 이루어진 실리콘 전극판(1)이다. 다수의 미세공(a)는 실리콘 전극판(1)의 중앙부에 형성된다. 플라즈마 에칭장치에 상기 전극판을 장설하기 위한 고정공(s)은 상기 전극판(1)의 주위부에 형성된다.

이러한 본 발명의 실리콘 전극판(1)은 나사(16:screw)로 고정공(s)을 통해 도2에 나타난 플라즈마 에칭장치에 장설하여 이용된다.

상기 플라즈마 에칭장치(10)은 가스유입계(12)과 가스배출계(13)이 연결된 용기(11), 상기 용기(11) 내에 설치되고 RF전력공급기와 연결된 하부전극(14) 그리고 그와 대향하는 실리콘 전극판(1)을 포함하여 이루어진다. 상기 실리콘 전극판(1)은 상기 고정공(s)을 통해 가스유입계(12)에 연결되는 내부가스용기(15)의 하부표면에 장착된다. 가스유입계(12)를 통해 내부가스용기15로 보내진 반응가스는 미세공(a)을 통해 아래로 분출된다.

그 다음으로, RF 전력이 인가되는 하부전극(14) 상에 처리할 실리콘 웨이퍼(W)를 배치한다. 실리콘 웨이퍼(W)는 하부전극(14)과 그와 대향된 상기 전극판(1)사이의 방전으로 플라즈마를 발생시킴으로써 에칭된다.

상기 에칭처리하는 동안, 실리콘 전극판의 격자간 산소농도가 적당한 범위에 있으므로 본 발명의 실리콘 전극판(1)은 충분한 게더링 효과를 갖는다. 그러므로, 공정단계에서 중금속과 같은 불순물이 상기 표면에 접착되거나, 플라즈마 에칭장치의 내부가 중금속으로 오염되더라도, 중금속과 같은 불순물은 상기 전극판(1)의 벌크부로 주입될 수 있다. 따라서, 실리콘 웨이퍼(W)상으로 불순물이 낙하되어 발생되는 오염과 같은 문제를 방지할 수 있다.

더욱이, 본 발명의 실리콘 전극판(1)에서는 실리콘 전극판의 표층부에 있는 결함도 또한 방지할 수 있다. 따라서, 실리콘 전극판(1)을 오랫시간동안 계속적으로 사용하더라도, 전극판(1)의 표면이 거칠어지는 것을 방지할 수 있다. 따라서, 상기 전극판의 조도가 실리콘웨이퍼(W)에 전사되는 것을 방지할 수 있고, 에칭률의 차이도 또한 방지할 수 있다.

(실시예)

이하, 실시예와 비교예를 설명한다.

도1에 도시된 바와 같이 실리콘 전극판은 다음방법으로 제조되었다.

CZ법에 따라, 원재료인 실리콘 다결정을 직경 36인치인 석영도가니에 설치하고, 직경12인치, P형의 0.1Ω·㎝ 단결정 잉곳 8개를 인상하였다. 어떤 결정들은 인상하는 동안 도가니의 회전수를 제어함으로써 단결정의 산소농도를 변화시켜 인상하였다. 어떤 결정들은 두께가 다른 질화박막을 가진 실리콘 웨이퍼를 원재료중에 미리 투입함으로써 단결정의 산소농도를 변화시켜 인상하였다.

상기와 같이 인상된 약 300㎜의 직경인 8개의 실리콘 단결정 잉곳을 원형연삭한 후에, 그로부터 6㎜의 두께를 갖는 전극판 재료를 슬라싱하였다. 그리고 전극판 재료의 주위부는 면취가공하여 직경 280㎜인 재료를 제조하였다. 플라즈마 에칭장치에 장설하기 위한 고정공은 전극판의 주위부에 형성하였고, 전극판의 중앙부에는 가스를 분출시키도록 미세공을 형성하였다. 그 다음으로, 실리콘 전극판들의 각 표면에는 HF + HNO₃+ CH₃COOH로 에칭하여 공정 중에 생성되는 가공손상층을 제거하였다.

이와 같이 얻어진 8종류의 실리콘 전극판은 도2에 도시된 바와 같이 플라즈마 에칭장치에 장설되었고, 그 내부에서 실리콘 웨이퍼를 건식에칭하였다. 그 처리 후의 상기 실리콘의 오염상태 및 사용된 후의 실리콘 전극판의 조도를 평가하였다.

그 측정의 결과는 표1에 나타난 바와 같다.

	격자간산소농도(atoms/㎤)	질소량(atoms/㎤)	웨이퍼 오염상태	실리콘전극판의 표면조도상태
실시예1	5×10¹⁷	1×10¹³
실시예2	1.5×10¹⁸	1×10¹³
실시예3	5×10¹⁷	5×10¹³	◎	◎
실시예4	1.5×10¹⁸	5×10¹⁵	◎	◎
비교예1	4.9×10¹⁷	1×10¹³	×	×
비교예2	1.6×10¹⁸	1×10¹³	△	×
비교예3	4.9×10¹⁷	4.9×10¹³	×	×
비교예4	1.6×10¹⁸	5.1×10¹⁵	△	×

표1에서, 실시예1 내지 4는 본 발명의 실리콘 전극판을 사용하여 에칭처리한 결과를 나타낸 것이다. 비교예 1내지 4는 본 발명의 산소 또는 질소농도 범위에 있지 않은 실리콘 전극판을 사용한 경우의 결과를 나타낸 것이다.

표1에서 오염상태의 평가는 다음 기준을 기초로 실시하였다.

상기 웨이퍼 상의 실리콘 전극판의 오염영향에 관해, ×는 매우 큰 것을, △는 큰 것을,은 문제가 되지 않을 정도로 작은 것을, 그리고 ◎는 거의 영향이 없는 것을 나타낸다. 상기 실리콘 전극판 표면의 표면조도에 관해서는, ×는 매우 큰 것을, △는 큰 것을,은 문제가 되지 않는 정도로 작은 것을, 그리고 ◎는 표면조도가 거의 없는 것을 나타낸다.

표1과 나타난 바와 같이, 실리콘 전극판에 함유된 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상, 1.5 x 10¹⁸atoms/㎤ 이하인 본 발명의 실리콘 전극판이 사용할 때, 실시예 1 내지 4와 같이 처리할 웨이퍼의 오염을 감소시킬 수 있고, 실리콘 전극판 표면의 표면조도를 감소시킬 수 있다. 즉 조도 등의 전사에 따른 에칭률의 편차를 방지할 수 있다.

특히, 실시예 3 및 4와 같이, 실리콘 전극판이 적당량의 질소를 함유할 때, 웨이퍼의 오염과 실리콘 전극판 표면의 표면조도가 더 감소될 수 있다.

비교예 1내지 4에 나타난 바와 같이, 본 발명의 범위에 있지 않은 실리콘 전극판에서는 웨이퍼 상에 실리콘 전극판의 오염에 대한 영향이 크다는 것이 명확하다. 실리콘 전극판의 표면은 몹시 거칠고 실리콘 전극판의 표면 조도는 웨이퍼 상에 전사되었다. 따라서, 에칭률의 편차가 그 경우에 클 수 있다고 평가할 수 있다.

본 발명은 상기 실시예에 제한되지 않는다. 상기 실시예는 단지 예에 불과하고, 첨부된 특허청구범위에 기재된 바와 실질적으로 같은 구조를 갖고 유사한 작용과 효과를 제공하는 것들은 본 발명의 범위에 포함된다.

Claims

플라즈마 에칭장치에서 상부전극으로 사용되는, 실리콘 단결정으로 이루어진 실리콘 전극판에 있어서,

상기 실리콘 전극판에 함유된 격자간 산소농도가 5 x 10¹⁷atoms/㎤ 이상 1.5 x 10¹⁸atoms/㎤ 이하임을 특징으로 하는 실리콘 전극판
제1항에 있어서,

상기 실리콘 전극판의 질소농도가 5 x 10¹³atoms/㎤ 이상 5 x 10¹⁵atoms/㎤ 이하임을 특징으로 하는 실리콘 전극판
제1항에 있어서,

상기 실리콘 전극판의 표면이 에칭처리됨을 특징으로 하는 실리콘 전극판
제2항에 있어서,

상기 실리콘 전극판의 표면이 에칭처리됨을 특징으로 하는 실리콘 전극판