KR20010033125A - 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터 및 그것의 형성방법 - Google Patents

정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터 및 그것의 형성방법 Download PDF

Info

Publication number
KR20010033125A
KR20010033125A KR1020007006497A KR20007006497A KR20010033125A KR 20010033125 A KR20010033125 A KR 20010033125A KR 1020007006497 A KR1020007006497 A KR 1020007006497A KR 20007006497 A KR20007006497 A KR 20007006497A KR 20010033125 A KR20010033125 A KR 20010033125A
Authority
KR
South Korea
Prior art keywords
region
forming
transistor
substrate
drain
Prior art date
Application number
KR1020007006497A
Other languages
English (en)
Other versions
KR100395345B1 (ko
Inventor
앨런마이클제이
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20010033125A publication Critical patent/KR20010033125A/ko
Application granted granted Critical
Publication of KR100395345B1 publication Critical patent/KR100395345B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

표준 공정들을 사용하여 제조되는 ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터를 제공하기 위한 방법 및 장치가 개시된다. 그 트랜지스터는 기판(310), 기판에 형성된 소스(340) 및 기판에 형성된 웰 영역을 포함한다. 그 트랜지스터는 제1 말단 영역, 제2 말단 영역 및 제1 및 제2 말단 영역들 사이에 위치하는 저항 영역을 가지는 드레인 영역(320)을 더 포함한다. 드레인 영역은 웰 영역에 최소한 부분적으로 형성된다. 드레인 콘택트는 드레인 영역의 제1 말단 영역 상에 형성된다. 게이트 구조(330)는 소스 영역 및 드레인 영역의 제2 말단 영역 사이에서 기판 상에 형성된다. 게이트 구조는 소스 영역을 드레인 영역에 접속하는 채널 영역을 정의한다.

Description

정전기 방전 보호 구조를 가지는 감소된 캐패시턴스 트랜지스터 및 그것의 형성방법{Reduced Capacitance Transistor With Electro-Static Discharge Protection Structure And Method For Forming The Same}
컴퓨터 시스템들의 성능을 향상시키기 위한 노력에서, 컴퓨터 시스템 구성요소(component)들 사이의 버스 인터페이스들은 보다 높은 스위칭 속도들로 밀려지고 있다. 버스 스위칭 속도들에서 한계적 요인은 버스에 접속되는 구성요소들의 단일 핀들의 캐패시턴스이다. 단일 핀들의 캐패시턴스는 적합한 단일 집적을 유지하는 동안 얻어질 수 있는 스위칭 주파수를 줄인다. 핀 캐패시턴스는 패키지 리드프레임 캐패시턴스, 본드패드 캐패시턴스, 정전기 방전(electro-static discharge; ESD) 보호 구조들, 및 출력 드라이버 (트랜지스터) 캐패시턴스와 같은 여러 요인들로 구성된다.
도 1은 ESD 보호를 가지는 트랜지스터의 한 예를 보여준다. 도 1의 트랜지스터(100)는 기판(110)에 형성된 소스 영역(140), 소스 콘택트(145), 유전물질(135) 상에 형성된 게이트(130), 기판(110)에 형성된 드레인 영역(120) 및 드레인 콘택트(125)를 포함한다. 드레인 영역(120)은 전류 혼잡을 방지하기 위하여 크게 만들어져 있다. ESD 사건 동안의 전류 혼잡은 큰 전류가 반도체 물질의 작은 영역에 집중되게 하여 장치에 손상을 낳게 할 수 있다. 드레인 영역의 크기를 증가시킴으로써, ESD 사건 동안의 전류는 작은 영역 상에 집중되지 않아서 장치에 손상을 입힐 가능성을 줄인다.
상기에서 설명한 바와 같은 드레인 영역의 증가된 크기는 아마도 최소 크기들에 대하여 2 또는 3배 정도로 출력 드레인 캐패시턴스를 증가시키는 단점을 가진다. 출력 드레인 캐패시턴스는 대개 기판(110) 및 드레인 영역(120)에 의하여 형성되는 p-n 접합에서 드레인 영역 넓이 및 공핍 영역 폭의 함수이다.
도 2는 ESD 보호 특성들을 유지하면서 출력 드레인 캐패시턴스를 줄이는데 사용되는 기술을 구현한 트랜지스터(200)를 묘사한다. 트랜지스터(200)는 기판(210)에 형성된 소스 영역(240), 소스 콘택트(245), 유전물질(235) 상부에 형성된 게이트(230), 기판(210)에 형성된 제1의 드레인 영역(220), 기판(210)에 형성된 저항 영역(215), 기판(210)에 형성된 제2의 드레인 영역(227) 및 제2 드레인 영역(227) 상에 형성된 드레인 콘택트(225)를 포함한다. 트랜지스터(200)에서, 저항 영역(215)은 ESD 보호를 제공한다. 저항 영역(215)은 제1 및 제2의 드레인 영역들(220 및 227)과 동일한 전도성 타입을 가지지만, 보다 가볍게 도핑되어 있다. 저항 영역(215)이 가볍게 도핑되어 있기 때문에, 기판(210) 및 저항 영역(215)에 의하여 형성되는 p-n 접합에서의 공핍 영역 폭은 도 1의 트랜지스터(100)에 의하여 달성되는 공핍 영역 폭보다 매우 크다. 공핍 영역 폭의 증가는 ESD 보호 특성들을 유지하면서 캐패시턴스의 감소를 낳는다.
상기에서 언급된 트랜지스터들(100 및 200)은 제조 공정 동안에 서로 다른 단계들을 요구한다. 트랜지스터(200)의 형성은 저항 영역(215)이 소스 영역(240) 및 드레인 영역들(220 및 227)의 형성 동안에 저항 영역(215) 상부에 형성되는 마스크로 형성되어야 한다는 것을 요구한다. 도 1에 묘사된 트랜지스터(100)의 것과 유사한 트랜지스터 구조들을 제조하는 많은 공정들은 전형적으로 소스 및 드레인 영역들의 형성 동안에 저항 영역을 마스킹하는 것과 관련된 추가적 단계들에 기인하여 도 2에 나타난 구조를 형성할 능력을 쉽게 발휘하지 못한다. 결과적으로, 어떤 공정들은 도 2에 나타난 구조를 이용하여 캐패시턴스 감소의 이점을 이용할 수 있지만, 많은 공정들은 그렇지 않다. 이러한 이유들 때문에, 상당한 추가적 공정 없이 제조될 수 있는 ESD 보호를 가지는 감소된-캐패시턴스 트랜지스터가 요구된다.
본 발명은 반도체 트랜지스터의 분야에 관한 것이다. 특히, 본 발명은 정전기 방전 보호 구조를 가지는 트랜지스터에서 캐패시턴스를 줄이는 분야에 관한 것이다.
도 1은 종래 기술에 따라 실시되는 ESD 보호를 가지는 트랜지스터의 한 예를 도시한 도면이다.
도 2는 종래 기술에 따라 실시되는, 그리고 비-표준 제조 공정을 사용하여 형성되는 ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터를 묘사하는 도면이다.
도 3은 본 발명에 따라 실시되는, 그리고 표준 제조 공정을 사용하여 형성되는 ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터를 도시하는 도면이다.
도 4는 본 발명에 따라 실시되는, 그리고 표준 제조 공정을 사용하는 ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터를 형성하는 방법의 흐름도이다.
ESD 보호를 가지는 감소된-캐패시턴스 트랜지스터 및 그것을 형성하는 방법이 개시된다. 트랜지스터는 기판, 기판에 형성된 소스 영역 및 역시 기판에 형성된 웰 영역을 포함한다. 또한, 트랜지스터는 제1 말단 영역, 제2 말단 영역, 그리고 제1 및 제2 말단 영역들 사이에 위치하는 저항 영역을 가지는 드레인 영역을 포함한다. 드레인 영역은 웰 영역에 최소한 부분적으로 형성된다. 드레인 콘택트는 드레인 영역의 제1 말단 영역 상에 형성된다. 게다가, 게이트 구조가 포함된다. 게이트 구조는 소스 영역 및 드레인 영역의 제2 말단 영역 사이의 기판 상에 형성된다. 게이트 구조는 소스 영역을 드레인 영역에 접속하는 채널 영역으로 정의한다.
표준 제조 공정들을 사용하여 형성되는 ESD 보호를 가지는 감소된-캐패시턴스 트랜지스터가 개시된다. 다음의 서술에서, 설명을 위하여, 특정 상세내용들이 본 발명의 완전한 이해를 제공하기 위하여 설명된다. 그러나, 이러한 특정 상세내용들이 본 발명을 실시하는데 요구되지 않는다는 것은 본 발명의 분야에서 전문 지식을 가진 자에게는 명확할 것이다. 다른 예들에서, 잘 알려진 방법들, 장치들 및 구조들은 본 발명을 애매하게 하는 것을 회피하기 위하여 특별히 상세하게 서술되지 않는다.
개요
본 발명은 ESD 보호 구조들로서 작용하는 큰 드레인 영역들을 가지는 트랜지스터들에서 캐패시턴스를 줄이는 문제를 해결한다. 일반적으로, 그리고 본 발명의 한 실시예에 따라, 트랜지스터는 기판, 기판에 형성되는 소스 영역, 기판에서 채널 영역을 정의하는 게이트 구조 및 역시 기판에 형성되는 웰 영역을 포함한다. 또한, 트랜지스터는 웰 영역에 최소한 부분적으로 형성되는 드레인 영역을 포함한다. 웰 영역은 소스 및 드레인 영역들과 동일한 반도체 타입을 가지지만, 소스 및 드레인 영역들보다 가볍게 도핑된다. 웰 영역 내에 최소한 부분적으로 드레인 영역을 형성함으로써, 기판 및 드레인 사이의 p-n 접합에 의하여 형성되는 공핍 영역의 폭은 증가되고, 그래서 드레인 영역 및 기판 사이에서 캐패시턴스를 감소시킨다.
본 발명의 실시예
도 3은 본 발명에 따라 실시되고 표준 제조 공정들을 사용하여 형성되는 ESD 보호를 가지는 감소된-캐패시턴스 트랜지스터(300)의 한 실시예를 도시한다. 트랜지스터(300)는 기판(310), 기판에 형성되는 소스 영역(340), 기판 상에 형성된 유전물질(335) 상에 형성되는, 게이트 콘택트(330)를 포함하는 게이트 구조 및 제1 말단 영역(321), 제2 말단 영역(322) 및 제1 말단 영역(321)과 제2 말단 영역(322) 사이에 위치하는 저항 영역(323)을 포함하는 드레인 영역(320)을 포함한다. 게이트 콘택트(330) 및 유전물질(335)은 기판(310)에서 채널 영역(337)을 정의한다.
이 예시적 트랜지스터에 대하여, 기판(310)은 p- 타입 반도체 물질로 형성되고, 반면에 소스 영역(340) 및 드레인 영역(320)은 n+ 타입 반도체 물질로 형성된다. p 타입 반도체 물질은 전형적으로 붕소와 같은 도펀트를 실리콘에 도입함으로써 형성된다. n 타입 반도체 물질은 전형적으로 비소와 같은 도펀트를 실리콘에 도입함으로써 형성된다. 다른 도펀트들도 가능하다. 확산 및 이온 주입은 도펀트들을 실리콘으로 도입하는 두 가지 인정된 방법들이다. 여기에서 사용되는 "p" 또는 "n" 다음의 "-" 기호는 "p" 또는 "n" 타입 반도체 물질이 가볍게 도핑된 것을 가리킨다. 여기에서 사용되는 "p" 또는 "n" 다음의 "+" 기호는 "p" 또는 "n" 타입 반도체 물질이 무겁게 도핑된 것을 가리킨다.
소스 콘택트(345)는 소스 영역(340) 상에 형성되고 드레인 콘택트(325)는 드레인 영역(320)의 제1 말단 영역(321) 상에 형성된다. 소스 콘택트(345), 드레인 콘택트(325) 및 게이트 콘택트(330)는 비록 다른 전기 전도성 물질들이 사용될 수 있지만, 바람직하게는 폴리실리콘으로 형성된다. 유전물질(335)은 바람직하게 이산화실리콘이다. 다른 유전물질들도 역시 사용될 수 있다. 본 예시적 트랜지스터는 비록 넓은 범위의 다른 크기들이 가능하지만, 바람직하게 0.25 미크론(μ)의 게이트 길이를 가진다. 예를 들어, 본 발명은 0.1μ의 게이트 길이로 실시될 수 있다. 드레인 영역은 바람직하게 이온-주입을 사용하여 대략 0.3μ의 깊이로 형성된다. 그러나, 다른 깊이들이 가능하며 반도체 물질에 도펀트들을 도입하는 임의의 방법이 드레인 영역을 형성하는데 사용될 수 있다.
드레인 영역(320) 내의 저항 영역(323)은 ESD 보호 구조로서 작용한다. 향상된 ESD 보호는 저항 영역(323)의 포함에 의한 드레인 영역((320)의 크기를 증가시킴으로써 달성된다. 본 실시예에서, 저항 영역은 바람직하게 대략 5μ의 길이를 가진다. 넓은 범위의 다른 길이들도 가능하다. ESD 사건 동안에, 잠재적으로 큰 전류는 작은 영역 상에 집중되는 대신에 보다 큰 영역에 걸쳐서 분산된다. ESD 보호를 제공하는 이 기술은 상기 종래기술 부분에서 논의되어 있다. 그러한 ESD 구조를 가지는 종래의 트랜지스터들에서, 큰 드레인 영역 및 기판 사이의 캐패시턴스는 보다 작은 드레인 영역들을 가지는 트랜지스터들에 비교하여 클 것이다. 본 발명은 드레인 영역(320)의 최소한 한 부분 및 기판(310) 사이에 웰 영역(315)을 도입함으로써 이 캐패시턴스를 줄인다. 웰 영역(315)은 본 발명의 분야에서 잘 알려진 표준 제조 기술들을 사용하여 형성된다. 대부분의 반도체 제조 공정들은 웰들을 사용한다. 결과적으로, 웰 영역(315)은 통상적인 웰 제조 공정 동안에 형성될 수 있고, 상당한 추가적인 공정이 요구되지 않는다.
웰 영역(315)은 드레인 영역(320)의 형성 전에 형성된다. 이 실시예에서의 웰 영역(315)은 바람직하게 n- 타입 반도체 물질로 형성된다. 웰 영역(315)을 위한 n- 타입 반도체 물질은 비록 다른 도펀트들이 가능하지만, 바람직하게, 인과 같은 도펀트를 실리콘 기판에 확산시킴으로써 형성된다. 웰 영역(315)은 또한 이온 주입 또는 도펀트들을 반도체 물질에 도입하기 위한 임의의 다른 방법에 의하여 형성될 수 있다. 웰 영역(315)은 드레인 영역(320) 아래에 바람직하게 3μ의 깊이로 형성되고 드레인 콘택트(325)아래에서부터 채널 영역(337)의 1μ 내까지 연장되도록 형성된다. 본 발명은 넓은 범위의 웰 영역 깊이들을 사용하여 실시될 수 있다. 이 실시예에서의 웰 영역(315)은 바람직하게 채널 영역의 1μ 내까지 연장되지만, 본 발명은 1μ 까지 연장되지 않는 웰 영역(315)으로 실시될 수 있다. 기판(310)에 노출되는 드레인 영역(320)의 양이 클수록 캐패시턴스의 양이 크다. 그래서, 웰 영역은 트랜지스터 성능 또는 제조능력에 불리한 영향이 없다면 채널 영역에 가능한 한 가깝게 연장되는 것이 바람직하다.
본 실시예의 트랜지스터(300)에 관한 상기의 논의에서, 기판(310)은 p 타입 반도체 물질로 형성되는 것으로 언급되고, 소스(340), 드레인(320) 및 웰(315) 영역들은 n 타입 반도체 물질로 형성되는 것으로 언급된다. 그러나, 본 발명은 또한 n 타입 기판 및 p 타입 소스, 드레인 및 웰 영역들로 실시될 수 있다.
도 4는 본 발명에 따라 실시되고 표준 제조 공정들을 사용하는 ESD 보호를 가지는 감소된-캐패시턴스 트랜지스터를 형성하는 예시적 방법의 흐름도이다. 단계 410에서, 기판이 제공된다. 기판은 도 3과 관련하여 상기에서 논의된 어떠한 성질들을 가질 수 있다. 단계 420에서, 웰 영역이 기판에 형성된다. 단계 420을 이어서, 게이트 구조가 기판 상에 형성된다. 일단 게이트 구조가 형성되면, 단계 440에서 소스 영역이 기판에 형성된다. 단계 450에서, 저항 영역을 포함하는 드레인 영역이 형성된다. 드레인 영역은 웰 영역에 최소한 부분적으로 형성된다. 단계들 410, 420, 430, 440 및 450에서 제공되거나 형성된 기판, 소스 영역, 드레인 영역 및 웰 영역의 성질들은 도 3과 관련하여 상기에서 논의된 이러한 구조들을 위한 성질들과 합치된다.
상기 명세서에서 본 발명은 특정의 예시적 실시예들을 참조하여 서술되었다. 그러나, 그것들에 대한 다양한 변형들 및 변경들이 첨부되는 특허청구범위에서 서술된 바와 같은 본 발명의 보다 넓은 정신 및 범위를 벗어나지 않고서 만들어질 수 있다는 것은 자명할 것이다. 따라서 명세서 및 도면들은 제한적 측면에서가 아니라 설명적 측면에서 고려되어야 한다.

Claims (17)

  1. 기판;
    상기 기판에 형성된 소스 영역;
    상기 기판에 형성된 웰 영역;
    상기 웰 영역에 최소한 부분적으로 형성된 드레인 영역, - 상기 드레인 영역은 제1 말단 영역 및 제2 말단 영역을 포함하고, 상기 드레인 영역은 상기 제1 말단 영역 및 상기 제2 말단 영역 사이에 저항 영역을 더 포함함 - ;
    상기 드레인 영역의 상기 제1 말단 영역 상에 형성된 드레인 콘택트; 및
    상기 소스 영역 및 상기 드레인 영역의 상기 제2 말단 영역 사이의 상기 기판 상에 형성된 게이트 구조, - 상기 게이트 구조는 상기 소스 영역을 상기 드레인 영역에 접속하는 채널 영역을 정의함 -를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터.
  2. 제1항에 있어서,
    상기 웰 영역은 상기 드레인 영역의 상기 제1 말단 영역으로부터 상기 채널 영역의 1μ 내까지 연장되는
    트랜지스터.
  3. 제1항에 있어서,
    상기 웰 영역은 1μ 내지 4μ의 범위의 깊이로 상기 기판 속으로 연장되는
    트랜지스터.
  4. 제1항에 있어서,
    상기 드레인 영역은 1μ 내지 4μ의 범위의 깊이로 상기 웰 영역 속으로 연장되는
    트랜지스터.
  5. 제1항에 있어서,
    상기 저항 영역은 2μ 내지 7μ의 범위의 길이를 가지는
    트랜지스터.
  6. 제1항에 있어서,
    상기 웰 영역은 n- 타입 반도체 영역을 포함하고, 상기 드레인 영역은 n+ 타입 영역을 포함하는
    트랜지스터.
  7. 제1항에 있어서,
    상기 웰 영역은 p- 타입 반도체 영역을 포함하고, 상기 드레인 영역은 p+ 반도체 영역을 포함하는
    트랜지스터.
  8. 기판을 제공하는 단계;
    상기 기판에 소스 영역을 형성하는 단계;
    상기 기판에 웰 영역을 형성하는 단계;
    상기 웰 영역에 최소한 부분적으로 드레인 영역을 형성하는 단계, - 상기 드레인 영역은 제1 말단 영역 및 제2 말단 영역을 포함하고, 드레인 영역을 형성하는 상기 단계는 상기 제1 말단 영역 및 상기 제2 말단 영역 사이에 저항 영역을 형성하는 단계를 포함함 - ; 및
    상기 소스 영역 및 상기 드레인 영역의 제2 말단 영역 사이의 상기 기판 상에 게이트 구조를 형성하는 단계, - 상기 게이트 구조는 상기 소스 영역을 상기 드레인 영역에 접속시키는 채널 영역을 정의함 -을 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  9. 제8항에 있어서,
    웰 영역을 형성하는 상기 단계는 상기 드레인 영역의 상기 제1 말단 영역으로부터 상기 채널 영역의 1μ 내까지 연장되는 상기 기판에 n- 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  10. 제9항에 있어서,
    웰 영역을 형성하는 상기 단계는 1μ 내지 4μ의 범위의 깊이로 상기 기판 속으로 연장되는 n- 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  11. 제10항에 있어서,
    상기 드레인 영역의 상기 단계는 1μ 내지 4μ의 범위의 깊이로 상기 웰 영역 속으로 연장되는 n+ 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  12. 제11항에 있어서,
    저항 영역을 형성하는 상기 단계는 2μ 내지 7μ의 범위의 길이를 가지는 n+ 타입 반도체 영역을 형성하는 단계를 포함하는
    트랜지스터.
  13. 제8항에 있어서,
    웰 영역을 형성하는 상기 단계는 상기 드레인 영역의 상기 제1 말단 영역으로부터 상기 채널 영역의 1μ 내까지 연장되는 상기 기판에 p- 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  14. 제13항에 있어서,
    웰 영역을 형성하는 상기 단계는 1μ 내지 4μ의 범위의 깊이로 상기 기판 속으로 연장되는 p- 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  15. 제14항에 있어서,
    상기 드레인의 상기 단계는 1μ 내지 4μ의 범위의 깊이로 상기 웰 영역 속으로 연장되는 p+ 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  16. 제15항에 있어서,
    저항 영역을 형성하는 상기 단계는 2μ 내지 7μ의 범위의 길이를 가지는 p+ 타입 반도체 영역을 형성하는 단계를 포함하는
    ESD 보호를 가지는 감소된 캐패시턴스 트랜지스터의 형성방법.
  17. 제1 전도성 타입의 트랜지스터들이 제2 전도성 타입의 웰들에 형성되는 반도체 집적회로의 제조방법에 있어서, 개선사항은
    제1 전도성 타입의 웰에 최소한 부분적으로 제1 전도성 타입 트랜지스터를 위한 연장된 영역을 형성하는 단계를 포함하는
    반도체 집적회로의 제조방법.
KR10-2000-7006497A 1997-12-18 1998-10-27 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터 및 그것의 형성방법 KR100395345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/993,441 US5847431A (en) 1997-12-18 1997-12-18 Reduced capacitance transistor with electro-static discharge protection structure
US8/993,441 1997-12-18
US08/993,441 1997-12-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7007165A Division KR100477950B1 (ko) 1997-12-18 1998-10-27 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터의 형성방법

Publications (2)

Publication Number Publication Date
KR20010033125A true KR20010033125A (ko) 2001-04-25
KR100395345B1 KR100395345B1 (ko) 2003-08-21

Family

ID=25539554

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-7006497A KR100395345B1 (ko) 1997-12-18 1998-10-27 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터 및 그것의 형성방법
KR10-2003-7007165A KR100477950B1 (ko) 1997-12-18 1998-10-27 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터의 형성방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2003-7007165A KR100477950B1 (ko) 1997-12-18 1998-10-27 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터의 형성방법

Country Status (7)

Country Link
US (1) US5847431A (ko)
EP (1) EP1042808B1 (ko)
JP (1) JP2002509358A (ko)
KR (2) KR100395345B1 (ko)
CN (1) CN1143387C (ko)
AU (1) AU1202199A (ko)
WO (1) WO1999031729A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534867B1 (en) * 1999-09-27 2003-03-18 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor element and method for producing same
CN106158832A (zh) * 2015-04-01 2016-11-23 联华电子股份有限公司 半导体结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3876480A (en) * 1972-08-28 1975-04-08 Motorola Inc Method of manufacturing high speed, isolated integrated circuit
US4684967A (en) * 1984-05-04 1987-08-04 Integrated Logic Systems, Inc. Low capacitance transistor cell element and transistor array
JPS6153761A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
FR2598852B1 (fr) * 1986-05-16 1988-10-21 Eurotechnique Sa Dispositif de protection d'entree pour circuits integres en technologie cmos.
NL8900593A (nl) * 1989-03-13 1990-10-01 Philips Nv Halfgeleiderinrichting met een beveiligingsschakeling.
US5121179A (en) * 1990-10-08 1992-06-09 Seiko Epson Corporation Higher impedance pull-up and pull-down input protection resistors for MIS transistor integrated circuits
JPH03174763A (ja) * 1989-12-04 1991-07-29 Hitachi Ltd 半導体装置
FR2685817B1 (fr) * 1991-12-31 1994-03-11 Sgs Thomson Microelectronics Sa Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques.
DE4334515C1 (de) * 1993-10-09 1994-10-20 Itt Ind Gmbh Deutsche Verpolungsschutz für integrierte elektronische Schaltkreise in CMOS-Technik
JP3493713B2 (ja) * 1994-03-04 2004-02-03 松下電器産業株式会社 半導体装置
JPH07321303A (ja) * 1994-05-19 1995-12-08 Kobe Steel Ltd Ｍｏｓ型半導体装置及びその製造方法
JP3332123B2 (ja) * 1994-11-10 2002-10-07 株式会社東芝 入力保護回路及びこれを用いた半導体装置
US5485025A (en) * 1994-12-02 1996-01-16 Texas Instruments Incorporated Depleted extrinsic emitter of collector-up heterojunction bipolar transistor
JP3121618B2 (ja) * 1995-04-06 2001-01-09 インダストリアル テクノロジー リサーチ インスティチュート 多重セルトランジスタのためのｎ辺多角形セルレイアウト
JPH0936357A (ja) * 1995-07-18 1997-02-07 Matsushita Electric Ind Co Ltd 半導体装置
US5623156A (en) * 1995-09-28 1997-04-22 Cypress Semiconductor Corporation Electrostatic discharge (ESD) protection circuit and structure for output drivers
KR100190008B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 장치의 정전하 보호 장치
US5623787A (en) * 1996-01-05 1997-04-29 Ali; Elsayed A. Tile roof valley guard

Also Published As

Publication number Publication date
EP1042808A4 (en) 2001-02-07
CN1282449A (zh) 2001-01-31
KR20030048485A (ko) 2003-06-19
KR100395345B1 (ko) 2003-08-21
AU1202199A (en) 1999-07-05
JP2002509358A (ja) 2002-03-26
CN1143387C (zh) 2004-03-24
EP1042808A1 (en) 2000-10-11
EP1042808B1 (en) 2008-07-30
US5847431A (en) 1998-12-08
KR100477950B1 (ko) 2005-03-22
WO1999031729A1 (en) 1999-06-24

Similar Documents

Publication Publication Date Title
EP0189914B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
US5510279A (en) Method of fabricating an asymmetric lightly doped drain transistor device
US6750109B2 (en) Halo-free non-rectifying contact on chip with halo source/drain diffusion
JP3066001B2 (ja) 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法
KR100204986B1 (ko) 집적 회로 및 집적 회로 제조 방법
US5124764A (en) Symmetric vertical MOS transistor with improved high voltage operation
KR20010043694A (ko) 실리사이드 애플리케이션 및 제조를 위한 투명 링크영역을 가진 반도체 디바이스
US5744840A (en) Electrostatic protection devices for protecting semiconductor integrated circuitry
US6278162B1 (en) ESD protection for LDD devices
US5604369A (en) ESD protection device for high voltage CMOS applications
US5675168A (en) Unsymmetrical MOS device having a gate insulator area offset from the source and drain areas, and ESD protection circuit including such a MOS device
US5965928A (en) Semiconductor device with MOS capacitor and fabrication method thereof
KR100395345B1 (ko) 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터 및 그것의 형성방법
US6049112A (en) Reduced capacitance transistor with electro-static discharge protection structure and method for forming the same
KR940007468B1 (ko) 반도체 장치
US5962898A (en) Field-effect transistor
US6130133A (en) Fabricating method of high-voltage device
KR930001561B1 (ko) 반도체 집적 회로장치
KR100240684B1 (ko) 반도체장치의 이에스디 보호회로
KR100275946B1 (ko) 반도체장치의이에스디회로제조방법
JP2000188389A (ja) 半導体装置及びその製造方法
EP1054450A2 (en) MOSFET semiconductor device with highly doped barrier region
JPS6195568A (ja) 半導体集積回路装置
KR100249016B1 (ko) 반도체장치의 이에스디 보호회로 제조방법
KR0179168B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee