KR20010029860A - 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어방법 및, 그를 위한 처리를 기록한 기록 매체 - Google Patents

반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어방법 및, 그를 위한 처리를 기록한 기록 매체 Download PDF

Info

Publication number
KR20010029860A
KR20010029860A KR1020000036356A KR20000036356A KR20010029860A KR 20010029860 A KR20010029860 A KR 20010029860A KR 1020000036356 A KR1020000036356 A KR 1020000036356A KR 20000036356 A KR20000036356 A KR 20000036356A KR 20010029860 A KR20010029860 A KR 20010029860A
Authority
KR
South Korea
Prior art keywords
control
control variable
processing
calculation
semiconductor processing
Prior art date
Application number
KR1020000036356A
Other languages
English (en)
Other versions
KR100403103B1 (ko
Inventor
하라까와쇼이찌
이께다마꼬또
후꾸다에쯔오
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010029860A publication Critical patent/KR20010029860A/ko
Application granted granted Critical
Publication of KR100403103B1 publication Critical patent/KR100403103B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32074—History of operation of each machine
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32196—Store audit, history of inspection, control and workpiece data into database
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32297—Adaptive scheduling, feedback of actual proces progress to adapt schedule
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Factory Administration (AREA)
  • Drying Of Semiconductors (AREA)
  • Control By Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 처리 공정, 제어 변수의 계산법, 처리 장치의 변화에 유연 및 신속하게 대응할 수 있는 반도체 처리공정 제어 시스템을 제공한다. 반도체 처리 장치 및 목적으로 하는 처리내용에 관계없이 반도체 처리공정의 제어를 행하는 프로세스 제어본체부(100)와, 반도체 처리장치 및 목적으로 하는 처리내용에 적합한 반도체 처리장치의 제어 조건을 구하는 제어변수 계산 프로그램(210)으로부터, 반도체 처리 공정 제어 시스템을 구성한다. 제어변수 계산 프로그램(210)은, 필요한 것을 프로세스 제어 본체부(100)에 플러그 인하여 사용된다. 반도체 처리장치나 그 처리내용이 변경된 경우에는, 제어변수 계산 프로그램(210)만을 변경하면 족하다.

Description

반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어 방법 및, 그를 위한 처리를 기록한 기록 매체{A CONTROL SYSTEM OF SEMICONDUCTOR PROCESSING PROCEDURE AND A METHOD THEREOF, AND A RECORDING MEDIA WHICH A PROCESSING THEREFOR IS RECORDED}
본 발명은, 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어 방법, 및, 그를 위한 처리를 기록한 기록 매체에 관한 것으로, 특히 처리 공정, 제어 변수의 계산법, 처리 장치의 변화에 유연 또한 신속히 대응할 수 있는 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어 방법 및, 그를 위한 처리를 기록한 기록 매체에 관한 것이다.
IC, LSI 등의 반도체 장치를 제조하는데는 성막, 에칭, 세정, 검사 등 많은 처리공정을 거칠 필요가 있고, 각 공정에 있어서 목표로 하는 처리가 행해진다. 목표로 하는 처리를 실현하기 위해서 각 처리 장치의 제어 조건 및 그 처리 시간을 적절히 설정할 필요가 있다.
예를 들면 어느 공정에 있어서 성막 처리를 행하는 경우에는 막의 재질(막종류)과 막 두께가 그 처리 목표가 된다. 여기서, 특정한 반도체에서 목표로 하는 막종류의 성막을 행하는 것을 처리 내용이라고 부르는 것으로 한다. 성막 장치의 제어 조건(CVD 장치라면 사용하는 가스 재료, 가스의 유량, 온도 등의 조건)을 적절하게 선택함으로써 목표로 하는 처리 내용(목표 막종류의 성막)이 실현될 수 있고, 성막 처리를 행하고 있는 시간(퇴적 시간)에 의해서 막 두께를 제어할 수 있다. 여기서, 퇴적 시간은 목표 막 두께를 성막 레이트(단위 시간에 성막되는 막 두께, 즉 일종의 처리 속도)로 나눗셈함으로써 구해진다. 또, 성막 레이트는 미리 장치의 메인터넌스시 등에 측정하여 놓고 레이트 테이블로서 보관되어 있다.
또한, 에칭 처리를 행하는 경우에는 특정한 반도체에 성막된 특정 재료의 막을 에칭하는 것이 처리 내용으로, 이 처리 내용 및 에칭의 깊이(막 두께)가 처리 목표이다. 이 처리 내용을 실현하기 위해서 에칭 장치의 제어 조건이 결정된다. 또한, 에칭 시간(처리 시간)이, 목표로 하는 에칭 깊이(막 두께)를 에칭 레이트(단위 시간 당 에칭 깊이, 즉 일종의 처리 속도)로 나눗셈함으로써 결정된다. 에칭 레이트는 성막의 경우와 마찬가지로 레이트 테이블로서 보관되어 있다.
복수의 처리 공정에 있어서의 처리 장치의 제어 조건, 처리 시간을 관리하기위해서 반도체 처리 공정 제어 시스템이 이용된다. 여기서, 성막하는 경우(단일 공정의 경우)를 처리 내용의 예로 들어, 종래의 반도체 처리 공정 제어 시스템에 의한 공정 제어의 흐름을 나타낸다. 공정 플로우를 도 29에 도시하고, 공정 제어의 흐름을 도 30에 도시한다.
도 30에 도시한 바와 같이, 반도체 처리 공정 제어 시스템은 공정 플로우 정보로부터 자공정에서의 처리 목표(이 경우는 성막하는 막종류, 막 두께) 및 처리 장치의 제어 조건을 판독한다. 그리고, 레이트 테이블을 참조하여 목표 막 두께를 성막 레이트로 나눗셈함으로써 처리 시간(이 경우에는 퇴적 시간)을 구한다. 이 예에서는, 목표 막 두께 1000 을 성막 레이트 10옹스트롱/분으로 나눈 100분이 퇴적 시간이 된다. 그리고, 성막 장치 또는 그 제어 장치로 제어 변수(처리 장치의 제어 조건과 처리 시간의 쌍방을 포함시킨 처리 장치의 제어에 관한 조건 설정, 이하도 마찬가지)을 보내어 성막 처리를 행한다. 이 도 30에 도시하는 예에서는, 목적이 되는 처리 공정에 대한 제어 방법은 고정적인 것이다.
복수의 막을 성막하는 경우 및 복수의 막을 에칭하는 경우에 있어서의 처리 시간의 계산 방법을 도 31 및 도 32에 도시한다. 이 경우는, 성막 또는 에칭하는 막의 재료에 의해서 처리 장치의 제어 조건 및 처리 속도(성막 레이트, 에칭율 등)이 다르기 때문에 각각의 막을 처리하는 공정마다 처리 시간을 계산할 필요가 있다.
반도체 처리공정 제어 시스템은 하드웨어 그 자체로 구성하여도 좋으나, 통상은 처리 공정의 변화 등에 신속히 대처할 수 있도록 컴퓨터 상의 프로그램(소프트웨어)로서 구성할 수 있다. 이것을 도 33에 도시한다.
이 도 33에 도시한 바와 같이, 각 공정에 사용하는 처리 장치마다 공정 제어 프로그램이 있어, 각각의 처리 장치를 제어하고 있다. 즉, 복수의 공정 제어 프로그램의 집합에 의해서 반도체 처리 공정 제어 시스템의 기능을 실현하고 있다. 공정이나 그것에 사용하는 장치가 변경되었을 때에는, 각각의 공정 제어 프로그램의 내용을 변경하여 이것에 대처할 수 있다.
그러나, 제어 조건은 장치 및 처리 내용에 의해서만 결정되는 고정적인 것이 아니고, 또한 성막 레이트는 반드시 일정하지 않다고 하는 문제가 있다.
즉, 제어 조건은 처리 장치의 사용 이력 등에 의해 변화할 수 있는 것이다. 또, 성막레이트는 성막하는 하지의 상태에 의해서 변화할 수 있는 것이고, 따라서 퇴적한 막의 두께에 의해서 성막 레이트가 변화하는 것도 있다.
이러한 것에 대처하는 방법으로서 예를 들면, 과거의 제어 조건을 고려하여 적절한 제어 조건을 계산하는 방법이 특개평8-45804호에 개시되어 있고, 목표 막 두께로부터 처리 시간을 계산하는 방법이 특개평6-196404호에 개시되어 있다.
이러한 제어 조건, 처리 시간의 계산 방법은 반드시 결정된 것은 아니고 목적으로 하는 처리 내용 등에 의해 변화할 수 있는 것이다. 종래의 반도체 처리 공정 제어 시스템에서는 이러한 제어 조건, 처리 시간의 계산법의 변화에 유연하게 대처할 수 없고, 계산법을 바꾸는 정도로 프로그램 전체를 만들어 낼 수 밖에 없다고 하는 문제가 있었다.
또한, 처리 장치, 처리 공정의 변경(개개의 공정의 변경 외에, 공정의 삭제, 추가를 포함한다)을 행하는 경우에도 프로그램 전체의 변경을 요하여, 시간이 걸린다는 문제가 있었다.
이상 진술한 바와 같이, 종래의 반도체 처리 공정 제어 시스템에서는, 처리 공정, 제어 변수의 계산법, 처리 장치 등의 변화에 신속히 대응할 수 없고, 결과로서 반도체 장치의 개발의 지연을 초래할 가능성이 있었다.
그래서, 본 발명은, 상기 과제에 감안하여 이루어진 것으로, 처리 공정, 제어 변수의 계산법, 처리 장치의 변화에 유연 또한 신속히 대응할 수 있는 반도체 처리 공정 제어 시스템을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 구성 블록, 동작의 예를 도시하는 도면이다.
도 2는 본 발명에 따른 프로그램 모듈의 예를 도시하는 도면이다.
도 3은 반도체의 처리 공정 플로우를 도시하는 도면이다.
도 4는 본 발명에 따른 하드웨어 구성의 예를 도시하는 도면이다.
도 5는 본 발명에 따른 제어 조건 계산부의 제1 예를 도시하는 블록도이다.
도 6은 본 발명에 따른 제어 조건 계산부의 제2 예를 도시하는 블록도이다.
도 7은 본 발명에 따른 프로세스 제어 본체부의 상세를 도시하는 블록도이다.
도 8은 본 발명에 따른 프로세스 제어 본체부에서의 처리의 흐름을 도시하는 도면이다.
도 9는 본 발명을 실시했을 때의 데이터의 흐름을 도시하는 도면이다.
도 10은 본 발명을 이용하여 성막공정에 있어서의 처리 시간을 계산하는 경우의 처리 플로우를 도시하는 도면이다.
도 11은 본 발명의 제2의 실시 형태에 따른 제어 변수 계산부의 구성 블록, 동작의 예를 도시하는 도면이다.
도 12는 본 발명의 제2의 실시 형태에 따른 프로세스 제어 본체부의 상세를 도시하는 도면이다.
도 13은 본 발명의 제2의 실시 형태에 따른 데이터의 흐름을 도시하는 도면이다.
도 14는 본 발명의 제3의 실시 형태에 따른 공정 정보와 물리 스텝 정보의 예를 도시하는 도면이다.
도 15는 본 발명의 제3의 실시 형태에 따른 처리 시간의 계산예를 도시하는 도면이다.
도 16은 본 발명의 제4의 실시 형태에 따른 공정의 플로우를 도시하는 도면이다.
도 17은 본 발명의 제4의 실시 형태에 따른 데이터의 흐름을 도시하는 도면이다.
도 18은 본 발명의 제4의 실시 형태에 따른 컴퓨터·프로그램의 예를 도시하는 도면이다.
도 19는 본 발명의 제5의 실시 형태에 따른 기능 블록을 도시하는 도면이다.
도 20은 본 발명의 제5의 실시 형태에 따른 하드웨어 구성을 도시하는 도면이다.
도 21은 본 발명의 제5의 실시 형태에 따른 기능 블록을 도시하는 도면이다.
도 22는 본 발명의 제5의 실시 형태에 있어서 스킵 판단 요구 수신부의 동작을 도시하는 도면이다.
도 23은 본 발명의 제5의 실시 형태에 있어서 대상 공정 스킵 판단가부부의 동작을 도시하는 도면이다.
도 24는 본 발명의 제5의 실시 형태에 있어서 판단 플러그인의 판단 논리를 도시하는 도면이다.
도 25는 본 발명의 제5의 실시 형태에 있어서 스펙 검색부의 동작을 도시하는 도면이다.
도 26은 본 발명의 제5의 실시 형태에 있어서 대상 공정 QC 결과 추출부의 동작을 도시하는 도면이다.
도 27은 본 발명의 제5의 실시 형태에 있어서 대상 공정스킵 판단부 및 스킵 실행부의 동작을 도시하는 도면이다.
도 28은 본 발명의 제5의 실시 형태에 있어서 스킵 판단을 행한 이력을 노하우 데이터로서 기록하여, 외부 장치에 정보 제공하는 경우의 동작예를 도시하는 도면이다.
도 29는 종래의 실시예에 있어서의 공정 플로우를 도시하는 도면이다.
도 30은 종래의 실시예에 있어서의 공정 제어의 흐름을 도시하는 도면이다.
도 31은 복수의 막을 성막하는 경우에 있어서의 종래의 처리 시간 계산방법을 도시하는 도면이다.
도 32는 복수의 막을 에칭하는 경우에 있어서의 종래의 처리 시간 계산방법을 도시하는 도면이다.
도 33은 종래의 반도체 처리 공정 제어 시스템의 구성 개념을 도시하는 도면이다.
〈도면의 주요부분에 대한 부호 설명〉
100: 프로세스 제어 본체부
110: 공정 판단부
120: 공정 정보 취득부
130: 제어 변수 송수신부
140: 제어 계산 선택부
150: 데이터 일시 보관부
200: 제어 변수 계산부
210: 제어 변수 계산 프로그램
2l0A: 계산 관리부
210B: 계산식부
211: 제어 계산 프로그램
212: 실처리 집계 프로그램
220: 제어 변수 계산 수법 프로그램
221: 복수 공정 계산 수법 프로그램
300: 공정 관리부
400: 반도체 제조 장치(반도체 처리 장치)
401: 반도체 검사 장치(반도체 처리 장치)
510: 프로세스 제어 주서버
520: QC 데이터서버
530: 공정 관리 서버
540: 처리 장치 제어서버
70: 공정 스킵 장치
71: 스킵 판단 요구 수신부
72: 스킵 판단 가부부
73: 판단 실행부
74: 판단 결과 수신부
75: 스킵 실행부
76: 판단 결과 등록부부
80: 판단 플러그 인
81: 스펙 데이터 베이스
82: 스펙 검색부
83: 결과 추출부
84: 스킵 판단부
85: 캐쉬 데이터 베이스
90: 외부 시스템
상기 과제를 해결하기 위해서, 본 발명에 따른 반도체 처리 공정 제어 시스템은, 반도체 처리 장치 및 처리 목표에 상관없이 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부와, 상기 반도체 처리 장치 및 전 처리 목표에 적합한 반도체 처리 장치의 제어 변수를 구하는 제어 변수 계산수단이며, 상기 반도체 처리 장치 및 상기 처리 목표에 따라서 복수 존재하는 상기 제어 변수 계산 수단을 포함하는 동시에, 상기 제어 변수 계산 수단은, 상기 프로세스 제어 본체부와, 필요에 따라서 빼고 꽂기 가능하도록 구성되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 처리 공정 제어 시스템은, 반도체 처리 장치 및 처리 목표에 상관없이 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부와, 상기 반도체 처리 장치 및 상기 처리 목표에 적합한 반도체 처리 장치의 제어 변수를 구하는 복수의 제어 변수 계산 수단과, 미리 결정된 복수의 처리 공정에 걸치는 계산 수법에 따라서 상기 복수의 제어 변수 계산 수단을 관리하는 제어 변수 계산 수법 수단을 포함하는 동시에, 상기 제어 변수 계산 수법 수단은, 상기 프로세스 제어 본체부와 필요에 따라서 빼고 꽂기 가능하도록 구성되고, 상기 제어 변수 계산 수단은, 상기 제어 변수 계산 수법 수단과 필요에 따라서 빼고 꽂기 가능하도록 구성되어 있는 것을 특징으로 한다.
이 경우, 상기 제어 변수 계산 수단이, 상기 반도체 처리 장치의 제어 변수의 계산을 오로지 행하는 제어 계산부와, 상기 반도체 처리 장치로부터의 처리 데이터에 기초하는 계산을 오로지 행하는 실 처리 집계부를 포함하도록 하여도 좋다.
또한, 상기 제어 변수 계산 수단이, 제어 변수 계산 처리의 흐름을 관리하는 계산 관리부와, 상기 계산 관리부에 의해 사용되는 계산 식의 집합으로 이루어지는 계산식부를 포함하도록 하더라도 좋다.
한편, 상기 프로세스 제어 본체부가, 프로세스 플로우 정보를 취득하는 플로우 정보 취득부와, 상기 프로세스 플로우 정보보다 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단부와, 상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산 수단을 선택하여, 기동하는 제어 계산 선택 실행부와, 기동된 상기 제어 변수 계산 수단의 계산에 의해 얻어진 제어 변수를 수취하여, 상기 반도체 처리 장치에 보내는 제어 변수 송신부를 포함하도록 하더라도 좋다.
또한, 상기 제어 변수 계산 수단이 상기 특정 정보에 기초하여 처리 속도의 정보를 취득하여, 처리 속도로부터 처리 시간을 계산하도록 하더라도 좋다.
또한, 상기 제어 변수 계산 수단이 처리 속도의 정보를 취득하는 때에 즈음하여, 상기 특정 정보에 있어서의 상기 처리 내용으로부터, 처리 조건 및 처리 대상막종류를 구하여, 이들 처리 조건 및 처리 대상막종을 기초로 처리 속도의 정보를 취득하도록 하더라도 좋다.
한편, 처리 조건에 대응한 논리 스텝 처리와, 이 논리 스텝 처리에 기초하여 상기 반도체 처리 장치의 제어에 필요한 모든 처리 스텝으로 이루어지는 물리 스텝 처리와의 사이의 대응시킨 데이터를 갖는 대응 정보 데이터부를 더 포함하도록 하더라도 좋다.
또한, 상기 제어 변수 계산 수단은, 상기 반도체 처리 장치에 의한 처리 데이터를 취득하여 이것을 데이터 일시 보관부에 보관하는 기능을 갖는 제1의 제어 변수 계산 수단과, 상기 데이터 일시 보관부에 보관된 상기 처리 데이터에 기초하여 처리 공정의 일부를 생략할 지 안할 지를 판단하는 기능을 갖는 제2의 제어 변수 계산 수단을 포함하도록 하더라도 좋다.
본 발명에 따른 반도체 처리 제어 장치는, 공정의 생략 판단의 요구를 수신하는 스킵 판단 요구 수신부와, 각 공정에 대응하는 공정 생략 판단 논리를 갖는 복수의 착탈가능의 판단 플러그 인과, 생략 판단 대상 공정에 대응하는 판단 플러그 인을 탐색하는 스킵 판단가부부와, 판단 플러그 인을 기동하는 판단 실행부와, 판단 플러그 인의 공정 생략 판단 결과를 수신하는 판단 결과 수신부와, 공정 생략 판단 결과가 공정 생략 가능하다고 판단했을 때에 공정의 생략을 행하는 스킵 실행부를 포함하는 것을 특징으로 한다.
이 경우, 상기 판단 플러그 인이, 공정 생략 판단의 기준 스펙의 집합으로 이루어지는 스펙 데이터 베이스, 상기 판단 실행부에서의 지령에 따른 스펙 데이터 베이스에서 기준 스펙을 취득하여 스킵 판단부에 보내는 스펙 탐색부와, 외부의 품질관리 데이터 베이스에서 품질 정보를 취득하여 스킵 판단부에 보내는 QC 결과 추출부와, 공정 생략 판단의 판단 논리를 지니고, 상기 기준 스펙과 상기 품질 정보에 기초하여 공정 생략의 판단을 행하는 스킵 판단부를 포함하도록 하더라도 좋다.
또한, 공정 생략 판단의 결과를 축적하는 노하우 데이터 베이스와, 노하우 데이터 베이스의 데이터를 외부에 송신하는 송신 수단을 더 포함하도록 하더라도 좋다.
본 발명에 따른 반도체 처리 공정 제어 방법은, 복수의 반도체 처리 장치를 제어하는 반도체 처리 공정 제어 방법이고, 프로세스 플로우 정보로부터 처리 대처가 되는 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단 공정과, 상기 반도체 처리 장치, 상기 처리 내용, 상기 공정 상태마다 다른 복수의 제어 변수 계산의 중에서, 상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산을 선택하여, 계산을 행하는 제어 계산 선택 실행 공정과, 상기 제어 변수 계산에 의해 얻어진 제어 변수를 수취하여, 상기 반도체 처리 장치에 보내는 제어 변수 송신 공정을 포함하는 것을 특징으로 한다.
본 발명에 따른 기록 매체는, 복수의 반도체 처리 장치를 제어하기 위한 프로그램이 기록된 기록 매체이고, 프로세스 플로우 정보로부터 처리 대처가 되는 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단 공정과, 상기 반도체 처리 장치, 상기 처리 내용, 상기 공정 상태마다 다른 복수의 제어 변수 계산의 중에서, 상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산을 선택하여, 계산을 행하는 제어 계산 선택 실행 공정과, 상기 제어 변수 계산에 의해 얻어진 제어 변수를 수취하여, 상기 반도체 처리 장치에 보내는 제어 변수 송신 공정을 컴퓨터에 실행시키기 위한 프로그램을 기록한 것을 특징으로 한다.
〔 제1 실시 형태〕
본 발명의 제1의 실시 형태는 프로세스 제어 본체부와 제어 변수 계산 프로그램으로 이루어져, 처리 공정에 의해서 제어 변수 계산 프로그램을 바꿔 사용하는 반도체 처리 공정 제어 시스템이다. 보다 자세하게 이하에 설명한다.
도 1(a)에 본 실시 형태의 구성 블록을 도시한다. 프로세스 제어 본체부(100)는, 복수의 제어 변수 계산 프로그램(210)을 갖는 제어 변수 계산부(200)와 결합되어 있다. 제어 변수 계산 프로그램(210)의 각각이, 본 실시 형태에 있어서의 제어 변수 계산 수단을 구성하고 있다.
프로세스 제어 본체부(100)는, 공정 관리부(300)와, 1 또는 복수의 반도체제조장치(400)나 반도체 검사 장치(402)에 접속되어 있다. 반도체 제조 장치(400)와 반도체 검사 장치(4O2)와는, 본 실시 형태에 있어서의 반도체 처리 장치를 구성하고 있다.
공정 관리부(300)는, 프로세스 플로우 전체를 관리하는 상위 시스템 컴퓨터이고, 프로세스 본체 제어 본체부(100)에, 프로세스 플로우 정보를 송신한다. 이 프로세스 플로우 정보는, 콘텍스트 정보라고도 불리는 것이고, 반도체 제조 장치(400)나 반도체 검사 장치(402)로 행하는 처리 공정의 순서와 각 처리 공정에서 목표로 하는 처리의 내용을 도시하는 정보이다.
프로세스 제어 본체부(100)는 반도체 제조 장치(400)나 반도체 검사 장치(402)나 레시피에 의존하지 않는 구성부이다. 제어 변수 계산 프로그램(210) (1)∼21O(n)은 처리 장치의 제어 변수를 계산하는 계산부이다. 본 실시 형태의 특징은, 레시피마다 작성되는 제어 변수 계산 프로그램(210)(1)∼210(n)중 어느 것을 선택하여, 프로세스 제어 본체부(100)에 플러그 인 할 수 있는 것에 있다. 즉, 제어 변수 계산 프로그램(210)(1)∼210(n)은, 프로세스 제어 본체부(100)에 빼고 꽂기 가능하게 구성되어 있다. 여기서, 레시피로는, 어느 장치인 품종이 어느 처리를 행하는 처리조건이고, 동일 레시피를 사용한 경우라도, 품종이나 프로세스 플로우 중에서 사용하는 위치나 순서가 다르면, 제어 변수 계산 프로그램(210)은 다른 경우도 있다.
도 1(b)는, 프로세스 플로우와 제어 변수 계산 프로그램(210)의 관계를 나타내는 도면이다. 공정 i에 대응하여 제어 변수 계산 프로그램(210)(i)이 적용되고 있다. 제어 변수 계산 프로그램(210)의 기능은 프로그램에 의해 기술할 수 있다. 그 구체예를 도 2에 도시한다. 또, 반도체 처리의 프로세스 플로우 전체에서는, 도 3에 도시한 바와 같이 처리(제조) 공정 외에 검사 공정도 포함되는 것부터, 여기서는 「처리」에는 검사도 포함하여 행각하기로 하고, 어떤 공정이 검사 공정이면 그것에 의해서도 제어 변수 계산 프로그램(210)(i)은 적절하게 치환하여 사용되는 것으로 한다.
도 4는, 본 실시 형태에 있어서의 반도체 처리 공정 제어 시스템의 하드웨어 구성을 나타내는 도면이다. 이 도 4에 도시한 바와 같이, 반도체 처리 공정 제어 시스템은, 프로세스 제어 주서버(510)와, 프로세스 제어 부서버(512)와, QC(품질관리) 데이터 서버(520)와, 공정 관리서버(530)와, 장치 제어서버(540)(1)∼540(n)를, 네트워크를 통해 상호 접속함으로써 구성되어 있다.
프로세스 제어서버(510)와, QC 데이터 서버(520)와, 공정 관리서버(530)에는, 각각 데이터 베이스가 구축된 보조 기억 장치가 접속되어 있다. 이 때, 프로세스 제어 본체부(100) 및 제어 변수 계산 프로그램(210)은 프로세스 제어 서버(510)에 대응하고 있고, 공정 관리부(300)는 공정 관리서버(530)에 대응하고 있다. 반도체 제조 장치(400) 또는 반도체 검사 장치(402)의 제어부는 장치 제어서버(540)에 접속되어 있다.
제어 변수 계산 프로그램(210)은, 도 5(a) 및 도 5(b)와 같이, 제어 변수를 계산하는 순서·처리의 흐름을 관리하는 계산 관리부(210A)와, 제어 변수의 계산에 이용하는 계산식으로 이루어지는 계산 식부(210B)로 나누어져 있다. 계산 관리부(210A)는, 장치 및 레시피에 의해 다르기 때문에, 장치 또는 레시피마다 존재한다. 계산 식부(210B)는, 이와 같이 제어 변수 계산 프로그램(210)내에서 기술할 수 있으나, 외부의 어플리케이션의 식을 호출하고 사용하는 것도 가능하다(외부 프로그램과의 링크).
또한, 제어 변수 계산 프로그램(210)은, 도 6과 같이, 순수하게 처리 장치의 제어 변수의 계산만을 행하는 제어 계산 프로그램(211)과, 처리 장치의 처리 상황 데이터의 가공, 일시적인 보존, 및 이들의 데이터에 기초하는 처리 장치의 장치 상수의 계산을 행하는 실 처리 집계 프로그램(212)으로 분리할 수도 있다. 이 경우라도, 제어 계산 프로그램(211) 및 실 처리 집계 프로그램(212)은 각각 계산 관리부(21lA, 212A) 및 계산 식부(211B, 212B)로 구분할 수 있다.
다음에 프로세스 제어 본체부(100)의 상세를 도 7에 도시한다. 이 도 7에 도시한 바와 같이, 프로세스 제어 본체부(100)는, 공정 판단부(110), 플로우 정보 취득부(120), 제어 변수 송수신부(130), 제어 계산 선택 실행부(140), 및 데이터 일시 보관부(150)를 포함하여 구성되어 있다.
공정 판단부(110)는, 플로우 정보 취득부(120), 제어 변수 송수신부(130) 및 제어 계산 선택 실행부(140)와 묶여 있다. 제어 계산 선택부(140)는 또한 제어 변수송수신부(130) 및 데이터 일시 보관부(150)와 연결되고, 이 전체로서 프로세스 제어 본체부(100)를 구성하고 있다. 제어 계산 선택 실행부(140)는, 복수의 제어 변수 계산 프로그램(210)(1)∼(210)(n)의 중에서 임의의 제어 변수 계산 프로그램을 선택하고 플러그 인하는 것이 가능하다.
프로세스 제어 본체부(100)에 의해서 제어 변수 계산 프로그램(210)(1)∼(210)(n)의 선택이 행해진다. 이 처리의 플로우차트를 도 8에 도시한다.
프로세스 플로우 정보에는, 처리를 행하는 대상의 장치 또는 대상의 장치를 결정할 수 있는 정보나, 대상의 장치에서 사용되는 레시피 또는 레시피를 결정할 수 있는 정보가 등록되어 있다. 이 때문에, 도 8에 도시한 바와 같이, 공정 판단부(110)는, 플로우 정보 취득부(120)로부터 이 프로세스 정보를 취득하여, 대상이 되는 장치명과 레시피명을 얻는다(스텝 S10). 계속해서, 제어 계산 선택 실행부(140)에 있어서, 취득한 대상의 장치명과 레시피명으로부터, 장치와 레시피를 관리하고 있는 장치 레시피 관리 테이블을 이용하여, 이것에 대응하는 제어 변수 계산 프로그램(210)을 검색한다(스텝 S11). 즉, 장치 레시피 관리 테이블은, 장치군명, 장치명 및 레시피명을 조합시키고, 그것에 해당하는 제어 계산 프로그램과의 대응 관계를 관리하고 있는 테이블이다.
다음에, 이 검색의 결과, 대응하는 제어 변수 계산 프로그램(210)이 존재하는 지 어떤지를 판단한다(스텝 S12). 대응하는 제어 변수 계산 프로그램(210)이 존재하는 경우에는, 그 제어 변수 계산 프로그램(210)을 메모리 상에 호출, 계산에 필요한 파라미터를 교환하여 제어 변수 계산 프로그램을 실행한다(스텝 S13).
제어 변수 계산 프로그램의 계산 처리가 종료한 경우, 제어 변수 계산 프로그램(210)이 정상적으로 종료하였는지 어떤지를 판단한다(스텝 S14). 정상적으로 종료하고 있는 경우에는, 제어 변수 송수신부(130)에 계산 결과를 출력하여 이 처리를 종료한다. 또한, 스텝 S12에 대응하는 제어 변수 계산 프로그램(210)이 존재하지 않았던 경우, 또는 스텝 S14에서 제어 변수 계산 프로그램(210)이 정상적으로 종료하지 않았던 경우에도, 이 처리를 종료한다.
다음에, 상술한 흐름을 상세히 기술한 데이터 흐름도를 도시하는 도 9에 기초하여, 반도체 처리 공정 제어 시스템의 처리 내용에 관해서, 더욱 상세히 설명한다. 이 도 9에 있어서는, 도 6으로 도시한 바와 같이, 제어 변수 계산 프로그램(210)은, 제어 계산 프로그램(211)과 실 처리 집계 프로그램(212)과 나누어져 있다.
우선, 공정 관리부(300)로부터 프로세스 플로우 정보가 프로세스 제어 본체부(100)의 플로우 정보 취득부(120)에 송신된다. 플로우 정보 취득부(120)는 이 프로세스 플로우 정보를 공정 판단부(110)에 송신한다. 공정 판단부(110)는, 이 프로세스 플로우 정보에 기초하여, 처리 상태나 공정, 장치 등을 판단한다. 이 판단된 정보(처리 개시 등의 처리 상태, 장치 등)은, 제어 계산 선택 실행부(140)에 주어진다.
제어 계산 선택 실행부(140)에서는, 이들 프로세스 정보, 장치, 처리 상태 등의 정보에 기초하여, 제어 계산 프로그램(211)을 선택하여, 이것을 기동한다. 기동된 제어 계산 프로그램(211)은, 데이터 일시 보관부(150)내의 데이터나, QC 데이터 베이스(232)내의 각종 데이터를 참조하여, 계산을 실행한다. 이 제어 계산 프로그램(211)에 의해 얻어진 계산 결과는, 제어 계산 선택 실행부(140)에 송신된다. 그리고, 이 계산 결과는, 제어 변수 송수신부(130)에서 각 장치에 적합한 제어 파라미터로 치환되어진 뒤에, 반도체 제조 장치(400)(또는 반도체 검사 장치(402))에 송신된다.
상기한 처리에 있어서, 공정 판단부(110)의 판단 처리 상태가 처리 종료 및 검사 종료이던 경우에는, 제어 계산 선택 실행부(140)로서는 실 처리 집계를 하기 위한 실 처리 집계 프로그램(212)이 기동된다. 이 실 처리 집계 프로그램(212)에는, 예를 들면, 장치로부터 어느 종류의 처리 데이터(예를 들면 막 두께, 실 처리 데이터)를 취득하도록 기술하여 둔다.
이와 같이 함으로써, 반도체 제조 장치(400)(또는 반도체 검사 장치(402))로부터 제어 변수 송수신부(130)는 처리 데이터를 수신한다. 이 처리 데이터는, 제어 계산 선택 실행부(140)에 송신된다. 또한, 필요에 따라서 플로우 정보 취득부(120)는, 공정 관리부(300)로부터 프로세스 플로우 정보를 취득한다. 이 프로세스 플로우 정보에는, 공정 관리 정보가 포함되어 있다. 이 때문에, 플로우 정보 취득부(120)는, 프로세스 플로우 정보로부터 공정 관리 정보를 추출하여, 제어 계산 선택 실행부(140)에 송신한다.
제어 계산 선택 실행부(140)는 이들 처리 데이터와 공정 관리 정보의 중에서, 필요한 정보를 실 처리 집계 프로그램(212)에 준다. 또한, 실 처리 집계 프로그램(212)은, 필요에 따라서, QC 데이터 베이스(232)로부터 각 처리 데이터나 장치 상수를 취득한다. 그리고, 실 처리 집계 프로그램(212)은 이 수취한 정보에 기초하여 필요한 데이터 처리나 집계를 행하여, 그 결과를, 데이터 일시 보관부(150)에 저장한다. 데이터 일시 보관부(150)에 저장된 처리 데이터는, 상술한 바와 같이, 제어 계산 프로그램(211)에서 적절하게 사용된다.
다음에, 도 10에 기초하여, 본 실시 형태에 있어서의 처리의 흐름을 구체예에 따라 설명한다. 도 10은 성막 공정에서 처리 시간을 계산하는 경우의 처리 플로우이다. 프로세스 플로우 정보로부터 취득한 프로세스 정보에 기초하여 제어 계산 선택 실행부(140)는, 복수의 중에서 1개의 제어 변수 계산 프로그램(210)을 선택한다. 이 때의 제어 변수 계산 프로그램(210)에 있어서의 처리 내용은, (1) 프로세스 플로우 정보로부터 목표 막 두께를 판독하고, (2) 장치(장치명), 처리 내용(레시피명)에서 제어 변수를 결정하여, 그 때의 성막 레이트를 판독하고, (3) 계산 식에 기초하여 성막 시간을 계산하는 등 이다. 얻어진 계산 결과는, 제어 변수 송수신부(130)를 통해 반도체 제조 장치(400)나 반도체 검사 장치(402)의 제어부에 다운로드된다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 반도체 제조 장치(400)나 반도체 검사 장치(402)에 의존하지 않고서 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부(100)와, 반도체 제조 장치(400)나 반도체 검사 장치(402), 및 그것에 따라 행하는 처리 목표에 적합한 제어 변수를 구하는 제어 변수 계산 프로그램(210)과 나눠 구성하여, 필요한 제어 변수 계산 프로그램(210)을 프로세스 제어 본체부(100)에 플러그 인하여 사용하는 것으로 하였으므로, 반도체 제조 장치(400)나 반도체 처리 장치(402)나 처리 목표가 변경된 경우라도, 이들의 변경에 용이하게 대응할 수 있다.
즉, 1개의 반도체 제조 장치(4OO)의 처리 목표를 변경하는 것 같은 경우라도, 그 반도체 제조 장치(400)에 대응하는 제어 변수 계산 프로그램(210) 만을 변경하면 좋기 때문에, 다른 반도체 제조 장치(400)나 다른 반도체 검사 장치(402)에 영향을 미치게 하지 않고서 끝난다. 이 때문에, 다른 반도체 제조 장치(400)나 다른 반도체 검사 장치(402)의 가동을 정지하지 않고서 시스템 변경을 할 수 있다.
〔 제2 실시 형태〕
본 발명의 제2의 실시 형태는 프로세스 제어 본체부, 제어 변수 계산 수법 프로그램 및 제어 변수 계산 프로그램으로 이루어져, 제어 변수 계산 수법 프로그램이 그것에 접속한 복수의 제어 변수 계산 프로그램을 적절하게 기동시키는 것으로, 복수 공정에 걸치는 제어를 행할 수 있도록 한 것이다. 보다 상세하게는 이하에 설명한다.
도 11(a)에 본 실시 형태의 구성 블록을 도시한다. 프로세스 제어 본체부(1 OO)로 제어 변수 계산 수법 프로그램(220)이 플러그 인되고, 또한 이 제어 변수 계산 수법 프로그램(220)에 복수의 제어 변수 계산 프로그램(210)이 플러그 인된다. 제어 변수 계산 프로그램(210)은, 각 공정에 대응하여 설치된다. 이 제어 변수 계산 수법 프로그램(220)이, 본 실시 형태에 있어서의 제어 변수 계산 수법 수단을 구성하고 있다.
프로세스 제어 본체부(100)와 제어 변수 계산 프로그램(210)은, 제1 실시 형태와 마찬가지의 기능을 갖고 있지만, 이 사이에 제어 변수 계산 수법 프로그램(220)이 가해지고 있는 점이 다르다. 제어 변수 계산 수법 프로그램(220)은 복수 공정에 걸치는 프로세스 제어를 위한 제어 변수 계산 프로그램(210)을 관리하는 기능을 갖고 있다.
본 실시 형태의 동작의 예를 도 11(b)에 도시한다. 이 예로서는 공정 i, 공정 j, 공정 k의 3 공정에 걸치는 제어 변수 계산을 행하고 있고, 제어 변수 계산 수법 프로그램(220)은 이들 3 공정의 사이의 관련 정보의 관리, 제어 변수 계산 프로그램(210)(n, i), (210)(n, j), (210)(n, k)이 적절한 기동을 행하고 있다. 이와 같이 제어 변수 계산 수법 프로그램(220)에 의해서, 복수 공정의 각각에 대응한 제어 변수 계산 프로그램(210)을 일괄하여 관리할 수 있다. 제어 변수 계산 수법 프로그램(220)은 복수의 제어 변수 계산 프로그램(210)의 결합 및 관리를 행하는 외에, 복수 공정에 걸치는 계산 수법도 기술할 수 있는 것이 특징이다. 또, 「 처리」에는 검사도 포함하여 생각하는 것은 제1의 실시 형태와 마찬가지다.
제어 변수 계산 프로그램(210)은 도 12(a) 및 도 12(b)와 같이 제어 변수를 계산하는 순서·처리의 흐름을 관리하는 계산 관리부(210A)와 제어 변수의 계산에 이용하는 계산 식부(210B)로 나누어지는 것은 제1의 실시 형태와 마찬가지이다. 제어 변수 계산 수법 프로그램(220)에는, 복수 공정에 걸치는 계산의 수법을 기술하는 복수 공정 계산 수법부(221)가 포함되어 있다. 계산 수법이 다르면 제어 변수 계산 수법 프로그램(220)을 바꾸어 사용할 수 있다.
본 실시 형태에 있어서, 제어 변수 계산 수법 프로그램(220) 이외는 제1의 실시 형태와 마찬가지 이기 때문에, 다른 부분의 상세한 설명은 생략한다.
본 실시 형태에 있어서, 전체의 데이터의 흐름을 도 13에 도시한다. 여기서는, 제어 변수 계산 프로그램(210)이, 제1의 실시 형태와 마찬가지로 제어 계산 프로그램(211)과 실 처리 집계 프로그램(212)으로 분리하고 있다.
본 실시 형태에 있어서의 처리의 흐름을 설명한다. 프로세스 플로우 정보는 플로우 정보 취득부(120)에 의해서 취득되어 공정 판단부(110)를 통해 제어 계산 선택 실행부(140)로 넘겨진다. 그리고, 제어 계산 선택 실행부(140)의 지령에 기초하여, 제어 변수 계산 수법 프로그램(220)은 제어 변수 계산 프로그램(210) (α)을 선택하여, 적절하게 기동한다. 이 때 제어 변수 계산 수법 프로그램(220)은, 프로세스 플로우 정보로부터 취득한 프로세스 플로우 정보에 기초하여, 제어 변수 계산 프로그램(210)(α)을 선택한다.
제어 변수 계산 프로그램(210)(α)은, 상술한 제1 실시 형태에 있어서의 도 9에서 설명한 것과 마찬가지의 처리를 행하여, 제어 계산 프로그램(211)(α)으로부터 계산 결과를 구하여, 반도체 제조 장치(400A)에 제어 파라미터를 전달한다. 또한, 제어 계산 프로그램(211)(α)의 계산 결과는, 데이터 일시 보관부(150)에 저장된다.
반도체 제조 장치(400A)에서 얻어진 처리 데이터는, 실 처리 집계 프로그램(212)(α)에 송신된다. 실 처리 집계 프로그램(212)(α)에서는, 이 처리 데이터의 집계를 행함과 동시에, 그 계산 결과를 데이터 일시 보관부(150)에 저장한다.
다음에, 마찬가지의 순서로, 제어 변수 계산 수법 프로그램(220)은 제어 변수 계산 프로그램(210)(β)을 선택하여, 적절하게 기동한다. 이 제어 변수 계산 프로그램(210)(β)에 있어서의 처리 내용은 반도체 검사 장치(402B)로부터 막두께의 검사 결과 데이터를 취득하여, 데이터 일시 보관부(150)에 보관한다는 것이다.
다음 공정에서는, 이 때의 프로세스 플로우 정보에 기초하여, 제어 변수 계산 수법 프로그램(220)은 제어 변수 계산 프로그램(210)(γ)을 선택하여, 기동한다. 이 예에서는, 제어변수계산 프로그램(210)(γ)은, 데이터 일시 보관부(150)에 보관된 막 두께의 검사 데이터와 QC 데이터 베이스에서 취득한 최신의 장치 상수(여기서는 처리 속도, 특히 에칭율)로부터, 일정한 계산을 행하여 에칭 시간을 계산하는 것이다. 이 계산 결과는 제어 변수로서 제어 변수 송수신부(130)를 통해 반도체 제조 장치(400)나 반도체 검사 장치(402)의 제어부에 보내어진다.
이 때, 제어 변수 계산 수법 프로그램(220)은 제어 변수 계산 프로그램(210)(β)과 제어 변수 계산 프로그램(210)(γ)의 기동 및 각각 사이의 데이터의 관련시킴을 행한다. 구체적으로는, 제어 변수 계산 수법 프로그램(220)에는 공유 데이터 정보를 데이터 일시 보관부(150)에 송신함과 함께, 데이터 일시 보관부(150)의 관리를 행한다. 또한, 제어 변수 계산 수법 프로그램(220)은, 프로그램 기동 관리 기능부(234)를 통해, 제어 변수 계산 프로그램(210)(β)과 제어 변수 계산 프로그램(210)(γ)에, 기동 제어 정보를 송신한다. 기동 제어 정보란, 각 프로그램을 배타 기동시키기 위한 정보이다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 프로세스 제어 본체부(100)로 제어 변수 계산 수법 프로그램(220)을 빼고 꽂기 가능하게 구성하고, 이 제어 변수 계산 수법 프로그램(220)으로 제어 변수 계산 프로그램(210)을 빼고 꽂기 가능하게 구성하였기 때문에, 복수의 공정에 걸치는 제어를 용이하게 행할 수 있다.
또한, 상술한 제1 실시 형태와 마찬가지로, 반도체 제조 장치(400)나 반도체 검사 장치(402)에 의존하지 않고서 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부(100)와, 반도체 제조 장치(400)나 반도체 검사 장치(402), 및 그것에 의해 행하는 처리목표에 적합한 제어 변수를 구하는 제어 변수 계산 프로그램(210) 및 제어 변수 계산 수법 프로그램(220)으로 나눠 구성하여, 필요한 제어 변수 계산 프로그램(210)을 제어 변수 계산 수법 프로그램(220)을 통해 프로세스 제어 본체부(100)에 플러그 인하여 사용하는 것으로 하였기 때문에, 반도체 제조 장치(400)나 반도체 처리 장치(402)나 처리 목표가 변경되다 경우라도, 이들의 변경에 용이하게 대응할 수 있다.
〔 제3 실시 형태〕
본 발명의 제3의 실시 형태는 반도체 처리 공정 제어 시스템 내에 논리 스텝 처리와 물리 스텝 처리의 대응시킴을 나타내는 대응 정보 데이터부를 설치한 것이고, 각 물리 스텝의 처리를 논리 스텝과 대응시킬 수 있다.
이 실시 형태의 구성은 대응 정보 데이터부를 설치한 이외에는 특별히 제2의 실시예와 변한 것은 없다.
이하, 본 실시 형태에 있어서 복수의 막의 에칭 처리를 행하는 경우의 예를 설명한다. 도 14는 프로세스 플로우 정보와 물리 스텝 정보(각 물리 스텝에 있어서의 제어 파라미터의 조합 정보)가 도시되고, 도 15에는 처리 시간의 계산 방법이 도시되어 있다.
이들 도 14 및 도 15에 도시한 바와 같이, 프로세스 플로우 정보에는, 가공대상인 막 A(막종류 A1, 막두께 A2)와 막 B(막종류 B1, 막두께 B2)를 조건 D에서 동시에 에칭 처리하여, 막 C(막종류 C1, 막 두께 C2)를 조건 E에서 에칭 처리하는 공정이 기술되어 있다. 즉, 이 프로세스 플로우 정보에는, 1개의 공정에서 2개의 다른 조건으로 순차 에칭 처리하는 공정이 기술되어 있다.
이 때의 각 처리 조건에 직결한 2개의 스텝을 논리 스텝이라고 한다. 즉, 이 경우, 막 A와 막 B를 동시 에칭 처리하는 것이 1개의 논리 스텝이 되고, 막 C를 에칭 처리하는 것이 1개의 논리 스텝이 된다. 이 2개의 논리 스텝의 실현은, 각 에칭 처리의 앞의 처리의 안정화를 도모하는 스텝을 가한 4개의 물리 스텝을 실시함으로써 행해진다.
대응 정보 데이터부에 설치된 논리/물리 스텝 관리 테이블을 참조함으로써, 제2 물리 스텝에는 제1 논리 스텝 및 제어 조건 D가, 제4 물리 스텝에는 제2 논리 스텝 및 제어 조건 E가, 각각 대응하는 것이 판명된다. 이것들의 대응시킴을 기초로, QC 데이터 베이스(232)(도 9 참조)안의 레이트 테이블를 참조하여, 에칭율을 취득한다. 그리고, 목표 에칭 막 두께(깊이) 및 에칭율로부터 제1 논리 스텝 및 제2 논리 스텝에 있어서의 각각의 처리 시간 F, G가 계산된다. 여기서, 이 계산 식은 제어 변수 계산 프로그램(210)에 삽입되어 계산에 이용된다. 이 산출된 처리 시간 F는 제2 물리 스텝의 처리 시간이 되고, 처리 시간 G은 제3 물리 스텝의 처리 시간이 된다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 프로세스 플로우 정보에 도시된 논리 스텝을, 반도체 제조 장치(400)나 반도체 검사 장치(402)의 실제의 동작에 따른 물리 스텝과 대응시킬 수 있다. 이 때문에, 반도체 제조 장치(400) 및 반도체 검사 장치(402)의 제어를 확실하게 행할 수 있다.
〔 제4 실시 형태〕
본 발명의 제4의 실시 형태는, 상술한 제2의 실시 형태를 변형하여, 실 처리 계산 프로그램이 그 공정을 생략하여도 좋은 지 어떤지의 판단을 행하는 것이다.
이 실시 형태를 구체적으로 설명하기 위한 프로세스 플로우를 도 16에 도시하고, 데이터의 흐름을 도 17에 도시하고, 사용하는 컴퓨터·프로그램의 예를 도 18에 도시한다.
이 도 16의 예에서는, 프로세스는 CVD 성막 공정과 수세 처리 공정과 더스트 검사 공정의 3개로 이루어져 있는 것으로 한다. 그리고, 성막 공정에서 발생하는 더스트를 제거하는 목적으로 수세 처리 공정을 행하고 있으나, 더스트 검사 공정에서 검출되는 더스트량이 적은 경우에 수세 처리 공정을 생략하는 판단을 행하게 할 것을 생각한다. 즉, 더스트 검사 공정에서의 실 처리 계산 프로그램212(ε)의 집계 결과에 있어서, 더스트가 소정 기간, 일정 기준치 이하인 것 같은 경우에는, 수세 처리 공정을 생략한다. 즉, 수세 공정을 스킵한다.
도 17에 도시한 바와 같이, 성막 공정, 수세 처리 공정, 더스트 검사 공정, 각각의 프로세스 플로우 정보(장치명, 레시피명, 처리 시간)가 플로우 정보 취득부(120)에 의해 취득되어, 각각 제어 계산 선택 실행부(140)에 보내어져서, 적절한 제어 변수 계산 수법 프로그램(220)이 선택된다. 제어 변수 계산 수법 프로그램(220)은, 수세 처리 공정의 제어 변수 계산 프로그램(210)(δ)을 기동한다. 이것에 의해, 수세 처리가 반도체 제조 장치(400)에서 행해진다. 그 처리 데이터는 실 처리 집계 프로그램(212)(δ)에서 집계된다. 이 실 처리 집계 프로그램(212) (δ)은, 데이터 일시 보관부(150)에 있는 전의 로트에서의 더스트량의 데이터를 취득하여, 적절히 설정된 공정 생략 판단의 계산식에 기초하여 공정 생략의 가부 판단을 행한다.
다음의 공정에서는, 제어 변수 계산 수법 프로그램(220)은 제어 변수 계산 프로그램(210)(ε)을 기동한다. 이것에 의해, 더스트의 검사가 반도체 검사 장치(402)에서 행해진다. 그 처리 데이터는 실 처리 집계 프로그램(212)(ε)에서 집계된다. 즉, 이 실 처리 집계 프로그램(212)(ε)은 더스트 검사장치인 반도체 검사 장치(402)에서 더스트량의 데이터를 취득한다. 계속해서, 이 실 처리 집계 프로그램(212)(ε)은, 이 더스트량의 데이터 일시 보관부(150)에 보관한다. 이 더스트량의 데이터는, 상술한 바와 같이 후의 로트에 있어서 수처리 공정을 생략할 것인지 아닌지의 판단에 이용된다.
이와 같이, 2개의 실 처리 집계 프로그램(212)(δ), (212)(ε)의 통합 동작은, 제어 변수 계산 수법 프로그램(220)에 의해서 행해진다. 이 제어 변수 계산 수법 프로그램(220)은, 데이터 일시 보관부(150)의 관리나, 실 처리 집계 프로그램에 프로그램 기동 관리 기능부(234)를 통해 송신한다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 검사 공정에 있어서의 검사 결과를 집계하여, 이 검사 결과에 기초하여 그 전의 수세 처리 공정 등을 생략할 수 있는 지 어떤지를 자동적으로 판단하는 것으로 하였기때문에, 종래 인간이 판단하였던 수세 처리 공정 등을 생략할 수 있는 지 어떤지의 판단을, 시스템적으로 행할 수 있다. 이 때문에, 반도체 처리 공정의 제어의 시스템화를 추진할 수가 있고, 나아가서는, 공사기간 단축이나 비용 저감을 도모할 수 있다.
〔 제5 실시 형태〕
본 발명의 제5의 실시 형태는 공정 스킵의 판단을 행하는 공정 스킵의 판단부를 착탈용이한 외부 플러그 인으로서 설치한 공정스킵장치이다. 이하, 본 실시 형태를 자세히 설명한다.
본 실시 형태의 기능 블록을 도 19에 도시하여, 이 기능이 실현되는 컴퓨터( 하드웨어)를 도 20에 도시한다. 공정스킵 장치(70)는, 스킵 판단 요구 수신부(71)와, 스킵 판단가부부(72)와, 판단 실행부(73)와, 판단 결과 수신부((74))와, 스킵 실행부((75))와, 판단 결과 등록부((76))와, 스킵 조건 데이터 베이스(77)와, 노하우 데이터 베이스(78)를, 포함하고 있다. 여기서, 공정스킵 장치(70)에는 착탈가능한 판단 플러그 인(80)이 결합된다. 또한, 공정스킵 장치(70)에는, 노하우 데이터 베이스(78)를 통해, 외부 시스템(79)이 접속되어 있다.
본 실시 형태에 있어서의 동작을 구체예에 기초하여 이하 순으로 설명한다. 로트 처리 개시 정보에 의한 스킵 판단 요구가 스킵 판단 요구 수신부(71)에 의해 수신된다. 이 요구를 기초로 스킵 판단가부부(72)는 반도체 장치의 품종, 공정의 스킵 판단에 이용하는 판단 플러그 인의 명칭 등이 등록된 스킵 조건 데이터 베이스(77)를 검색하여, 그 공정에 대응하는 판단 플러그 인(80)을 찾아 낸다.
검색한 정보를 받은 판단 실행부(73)는 대응하는 판단 플러그 인(80)을 기동하여, 공정스킵을 행할 지 안할 지의 판단을 실행시킨다. 판단 플러그 인(80)의 판단 결과는 판단 결과 수신부(74)에 의해 수신되고, 스킵 실행부(75)에 의해서 공정스킵이 실행된다. 또한, 판단 결과 등록부부(76)는 스킵 판단을 행한 이력을 노하우 데이터 베이스(78)에 기록하여, 외부 시스템(79)에의 정보 제공을 가능하게 한다.
다음에, 도 20에 기초하여, 본 실시 형태에 따른 공정스킵 장치의 하드웨어 구성을 설명한다. 본 실시 형태에 따른 공정스킵 장치는, 공정스킵 판단 장치(90)와, 공정진척 단말(91)과, 공정 관리 데이터 베이스(92)와, QC 데이터 베이스(93)와, 외부 시스템(79)을 네트워크 버스를 통해 상호 접속함으로써 구성되어 있다.
또한, 공정스킵 판단 장치(90)는, CPU(90a)와, RAM(90b)와, local disk(90c)와, 캐쉬 데이터 베이스(90d)와, 노하우 데이터 베이스(78)를 포함하여 구성되어 있다.
CPU(90a)에서는, 공정스킵 판단 프로그램과, 판단 플러그 인(80)의 프로그램이 실행된다. RAM(90b)에는, 공정스킵 판단 프로그램과, 판단 플러그 인(80)의 프로그램이 저장된다. local disk(90c)에는, OS나 각종의 프로그램이 저장되어 있다. 캐쉬 데이터 베이스(90d)에는, QC 결과가 일시적으로 보존된다. 노하우 데이터 베이스(78)에는, 공정을 스킵할 지 어떤지의 판단 결과가 저장된다. 공정 관리 데이터 베이스(92)에는, 공정 관리 정보가 저장된다. QC 데이터 베이스(93)에는, QC 데이터가 저장된다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 판단 플러그 인(80)을 공정스킵 장치(70)에 빼고 꽂기 가능하게 구성하였기 때문에, 판단 논리의 변경에 용이하게 대응할 수 있다.
〔 제6 실시 형태〕
본 발명의 제6의 실시 형태는, 착탈가능한 판단 플러그 인에 있어서 QC(품질관리) 데이터의 취득 및 그 데이터에 기초하는 공정스킵의 판단을 행하도록 한 것이다.
도 21은, 본 실시 형태에 따른 공정 스킵 장치와 판단 플러그 인의 기능 블록도를 도시한 도면이다. 이 도 21에 도시한 바와 같이, 판단 플러그 인(80)은, 스펙 데이터 베이스(81), 스펙 검색부(82), QC 결과 추출부(83), 스킵 판단부(84), 캐쉬 데이터 베이스(90d)를 포함하여 구성되어 있다. QC 결과 추출부(83)에는, QC(품질 정보) 데이터 베이스(93)로부터의 정보가 입력된다.
다음에, 도 22 내지 도 27에 기초하여, 도 21을 참조하면서, 본 실시 형태에 있어서의 동작을 구체예에 기초하여 순차 설명한다. 이들 도 22 내지 도 27는, 본 실시 형태에 있어서의 구체적 처리가 예를 도시하는 도이다.
도 22에 도시한 바와 같이, 로트 처리 개시 정보에 의한 스킵 판단 요구가 스킵 판단 요구 수신부(71)에 의해 수신된다. 여기서는 반도체의 품종 AAAA의 공정β을 스킵하는가 아닌가의 판단을 행하는 것으로 된다.
다음에, 도 23에 도시한 바와 같이, 이 요구를 기초로 스킵 판단가부부(72)는 반도체 장치의 품종, 공정의 스킵 판단에 이용하는 판단 플러그 인의 명칭 등이 등록된 스킵 조건 데이터 베이스(77)를 검색하여, 그 공정에 대응하는 판단 플러그 인(80)을 찾아 낸다. 이 스킵 판단 데이터 베이스(77)에는 반도체의 품종, 각 공정에 대한 스킵 판단가부 정보(스킵 판단 자체를 행하는 가 아닌가의 정보) 및 스킵 판단에 사용하는 논리의 명칭(판단 플러그인명)이 등록되어 있고, 판단 플러그인명에 의해 판단 플러그 인(80)은 찾아 내어진다. 이 예에서는, 판단 플러그 인(80)의 명칭은 SAKURA이다.
다음에, 판단 실행부(73)는 대응하는 판단 플러그 인(80)의 중에서 SAKURA를 기동한다. 이 때, 판단 플러그 인(80)의 판단 논리는, 도 24와 같이 판단스펙 D, E, F, G에는 구체적인 수치가 들어 있지 않다. 이 때문에, 도 25에 도시한 바와 같이, 스펙 검색부(82)는 입력 정보에 기초하여 스킵 판단의 기준이 되는 판단스펙을 스펙 데이터 베이스(81)에서 취득하여, 판단 논리에 대입한다. 이 예에서는, 판단 대상의 막 두께가 4회 연속으로, 1000∼1100옹스트롱의 사이에 들어가 있으면, 그 공정의 스킵을 허가하는 것으로 하고 있다.
다음에, 도 26에 도시한 바와 같이, QC 결과 추출부(83)는 대상 공정의 이전의 품질 정보를 QC(품질관리) 데이터 베이스(93)에서 취득하여, 캐쉬 데이터 베이스(85)에 등록(보존)한다.
다음에, 도 27에 도시한 바와 같이, 스킵 판단부(84)는 캐쉬 데이터 베이스(85)의 데이터를 참고로 대상 공정을 스킵하는가 아닌가를 판단하여, 판단 결과 수신부(74)에 판단 결과를 송신한다. 이것을 받아 스킵 실행부(75)가 공정의 스킵을 실시한다. 즉, 이 예에서는, 공정β인 처리 공정(예를 들면 수세 처리 공정)이 스킵된다.
또, 이 공정β의 스킵을 취소하는 것이 할 수 있도록 하는 것도 가능하다. 즉, 공정β의 다음의 공정인 공정γ의 검사 공정에서, 소정의 기준 범위를 넘는 더스트량이 검출된 것 같은 경우에는, 공정β의 수세 처리 공정을 스킵하지 않도록 하는 것도 가능하다.
판단 결과 등록부부(76)에 의한 스킵 판단을 행한 이력은, 노하우 데이터 페이스(78)에 기록된다. 그리고, 이 이력은 노하우 데이터 베이스(78)를 통해, 외부 시스템(90)에 제공된다. 이 이력의 활용예를 도 28에 도시한다. 여기서는, 외부 시스템(90)으로서 로트 스케줄 관리 시스템(90a)를 예로 들고 있다. 로트스케줄 관리 시스템(90a)은, 이 노하우 데이터 베이스(78)의 이력에 기초하여, 재스케줄을 실행한다. 즉, 공정β을 스킵한 것에 의해, 전체의 프로세스 플로우의 공정수가 삭감된다. 이 때문에, 그 제품의 납기는 짧게 하는 것이 가능하게 된다. 이 도 28의 예에서는, 납기가 XX일인 것이, 공정β을 스킵함으로써 YY 일이 된 것을 나타내고 있다. 이와 같이, 노하우 데이터 베이스(78)의 이력 정보를 활용함으로써, 높은 정밀도로 처리 공정의 스케줄 관리를 행할 수 있다.
이상과 같이, 본 실시 형태에 따른 반도체 처리 공정 제어 시스템에 따르면, 판단 플러그 인(80)은 과거의 품질 정보를 QC 데이터 베이스(93)로부터 취득하여, 스펙 데이터 베이스(81)의 판단스펙에 기초하여, 이 과거의 품질 정보가 공정스킵의 조건을 만족시키는지 어떤지를 판단하는 것으로 하였기 때문에, 마무리 결과의 안정도가 높고, 필요가 없는 처리 공정을 스킵할지 어떤지의 판단을 정확하게 행할 수 있다. 이 때문에, 공사기간 단축이나 로트 제조 비용의 저감을 도모할 수 있다.
또한, 판단 플러그 인(80)은 공정스킵 장치(70)와 빼고 꽂기 가능하게 구성되어 있기 때문에, 마무리 결과로부터 그 공정을 스킵하여서 좋은 지 어떤지를 판단하는 논리를 외부에서 제공할 수가 있다. 이 때문에, 판단의 논리의 변경이나 추가를 유연하게 행할 수 있다.
또, 본 발명은 상기 실시 형태에 한정되지 않고서 다양하게 변형 가능하다. 예를 들면, 도 6에 도시한 제어 변수 계산 프로그램(210)의 제어 계산 프로그램(211)과 실 처리 집계 프로그램(212)에 대해서는, 불필요하면, 적어도 한쪽을 생략하는 것도 가능하다.
또한, 상술한 각 처리는, 그 처리에 필요한 순서를 기록한 컴퓨터 판독 가능한 기록 매체에 기록하고 반포하는 것도 가능하다. 이 경우, 이 기록 매체에 기록된 프로그램을 컴퓨터에 판독하여 실행시키는 것에 의해, 본 발명에 따른 반도체 처리 공정 제어 시스템을 실현할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 처리공정 제어 시스템을 반도체 처리 장치 및 처리 목표에 상관없이 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부와, 반도체 처리 장치 및 처리 목표에 적합한 반도체 처리 장치의 제어 변수를 구하는 제어 변수 계산 수단으로 나눔과 동시에, 제어 변수 계산 수단을, 프로세스 제어 본체부와 필요에 따라서 빼고 꽂기 가능하도록 구성하였기 때문에, 처리 공정, 제어 변수의 계산법, 처리 장치의 변화에 유연 또한 신속히 대응할 수 있다. 이 때문에, 반도체 장치의 다품종 소량생산 때 생산 라인의 조기 가동이 가능해진다.
또한, 제어 변수 산출 수법 수단을 프로세스 제어 본체부에 빼고 꽂기 가능하게 구성하여, 이 제어 변수 산출 수법 수단로 제어 변수 계산 수단을 빼고 꽂을 수 있도록 구성하였기 때문에, 복수의 공정에 걸친 제어도 각 공정마다 분리하여 행할 수 있다. 이 때문에, 공정 사이에서 신규운용이나 변경이 생긴 경우라도, 이것에 대응하기 위한 변경을 용이하게 행할 수 있음과 동시에, 반도체 장치의 생산 라인에서의 제어 변수 계산의 자동화를 신속히 행할 수 있다.

Claims (14)

  1. 반도체 처리 장치 및 처리 목표에 상관없이 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부; 및
    상기 반도체 처리 장치 및 전 처리 목표에 적합한 반도체 처리 장치의 제어 변수를 구하는 제어 변수 계산 수단이고, 상기 반도체 처리 장치 및 상기 처리 목표에 따라서 복수 존재하는 제어 변수 계산 수단
    을 포함함과 동시에,
    상기 제어 변수 계산 수단은, 상기 프로세스 제어 본체부와 필요에 따라서 빼고 꽂기 가능하도록 구성되어 있는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  2. 반도체 처리 장치 및 처리 목표에 상관없이 반도체 처리 공정의 제어를 행하는 프로세스 제어 본체부;
    상기 반도체 처리 장치 및 상기 처리 목표에 적합한 반도체 처리 장치의 제어 변수를 구하는 복수의 제어 변수 계산 수단; 및
    미리 결정된 복수의 처리 공정에 걸치는 계산 수법에 따라서 상기 복수의 제어 변수 계산 수단을 관리하는 제어 변수 계산 수법 수단
    을 포함함과 동시에,
    상기 제어 변수 계산 수법 수단은, 상기 프로세스 제어 본체부와 필요에 따라서 빼고 꽂기 가능하도록 구성되고,
    상기 제어 변수 계산 수단은, 상기 제어 변수 계산 수법 수단과 필요에 따라서 빼고 꽂기 가능하도록 구성되어 있는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 제어 변수 계산 수단이 상기 반도체 처리 장치의 제어 변수의 계산을 오로지 행하는 제어 계산부; 및
    상기 반도체 처리 장치로부터의 처리 데이터에 기초하는 계산을 오로지 행하는 실 처리 집계부;
    를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제어 변수 계산 수단이 제어 변수 계산 처리의 흐름을 관리하는 계산 관리부; 및
    상기 계산 관리부에 의해 사용되는 계산 식의 집합으로 이루어지는 계산 식부
    를 포함하는 것을 특징으로 하는 반도체 처리공정 제어 시스템.
  5. 제1항에 있어서,
    상기 프로세스 제어 본체부가 프로세스 플로우 정보를 취득하는 플로우 정보 취득부;
    상기 프로세스 플로우 정보에서 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단부;
    상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산 수단을 선택하여, 기동하는 제어 계산 선택 실행부; 및
    기동된 상기 제어 변수 계산 수단의 계산에 의해 얻어진 제어 변수를 수취하여, 상기 반도체 처리 장치에 보내는 제어 변수 송신부;
    를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  6. 제5항에 있어서,
    상기 제어 변수 계산 수단이 상기 특정 정보에 기초하여 처리 속도의 정보를 취득하여, 처리 속도로부터 처리 시간을 계산하는 기능을 갖는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  7. 제6항에 있어서,
    상기 제어 변수 계산 수단이 처리 속도의 정보를 취득할 때 즈음하여, 상기 특정 정보에 있어서의 상기 처리 내용으로부터, 처리 조건 및 처리 대상 막종류를 구하여, 이들 처리 조건 및 처리 대상 막종류를 기초로 처리 속도의 정보를 취득하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    처리 조건에 대응한 논리 스텝 처리와, 이 논리 스텝 처리에 기초하여 상기 반도체 처리 장치의 제어에 필요한 모든 처리 스텝으로 이루어지는 물리 스텝 처리와의 사이의 대응시킨 데이터를 갖는 대응 정보 데이터부를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제어 변수 계산 수단은,
    상기 반도체 처리 장치에 의한 처리 데이터를 취득하여 이것을 데이터 일시 보관부에 보관하는 기능을 갖는 제1의 제어 변수 계산 수단; 및
    상기 데이터 일시 보관부에 보관된 상기 처리 데이터에 기초하여 처리 공정의 일부를 생략할지 안할지를 판단하는 기능을 갖는 제2의 제어 변수 계산 수단
    을 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  10. 공정의 생략 판단의 요구를 수신하는 스킵 판단 요구 수신부;
    각 공정에 대응하는 공정 생략 판단 논리를 갖는 복수의 착탈가능한 판단 플러그 인;
    생략 판단 대상 공정에 대응하는 판단 플러그 인을 탐색하는 스킵 판단가부부와 판단 플러그 인을 기동하는 판단 실행부;
    판단 플러그 인의 공정 생략 판단 결과를 수신하는 판단 결과 수신부; 및
    공정 생략 판단 결과가 공정 생략 가능하다고 판단했을 때에 공정의 생략을 행하는 스킵 실행부
    를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  11. 제10항에 있어서,
    상기 판단 플러그 인이,
    공정 생략 판단의 기준 스펙의 집합으로 이루어지는 스펙 데이터 베이스;
    상기 판단 실행부로부터의 지령에 따른 스펙 데이터 베이스에서 기준 스펙을 취득하여 스킵 판단부에 보내는 스펙 탐색부;
    외부의 품질관리 데이터 베이스에서 품질 정보를 취득하여 스킵 판단부에 보내는 QC 결과 추출부; 및
    공정 생략 판단의 판단 논리를 지니고, 상기 기준 스펙과 상기 품질 정보에 기초하여 공정 생략의 판단을 행하는 스킵 판단부
    를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  12. 제10항 또는 제11항에 있어서,
    공정 생략 판단의 결과를 축적하는 노하우 데이터 베이스; 및
    노하우 데이터 베이스의 데이터를 외부에 송신하는 송신 수단;
    을 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 시스템.
  13. 복수의 반도체 처리 장치를 제어하는 반도체 처리 공정 제어 방법이고,
    프로세스 플로우 정보로부터 처리 대처가 되는 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단 공정;
    상기 반도체 처리 장치, 상기 처리 내용, 상기 공정 상태마다 다른 복수의 제어 변수 계산의 중에서, 상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산을 선택하여, 계산을 행하는 제어 계산 선택 실행 공정; 및
    상기 제어 변수 계산에 의해 얻어진 제어 변수를 수취하고, 상기 반도체 처리 장치에 보내는 제어 변수 송신 공정
    를 포함하는 것을 특징으로 하는 반도체 처리 공정 제어 방법.
  14. 복수의 반도체 처리 장치를 제어하기 위한 프로그램이 기록된 기록 매체이고,
    프로세스 플로우 정보로부터 처리 대처가 되는 상기 반도체 처리 장치, 처리 내용 및 공정 상태를 특정하는 특정 정보를 취득하는 공정 판단 공정;
    상기 반도체 처리 장치, 상기 처리 내용, 상기 공정 상태 마다 다른 복수의 제어 변수 계산의 중에서, 상기 특정 정보에 기초하여 그것에 적합한 제어 변수 계산을 선택하여, 계산을 행하는 제어 계산 선택 실행 공정; 및
    상기 제어 변수 계산에 의해 얻어진 제어 변수를 수취하여, 상기 반도체 처리 장치에 보내는 제어 변수 송신 공정;
    을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR10-2000-0036356A 1999-06-30 2000-06-29 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어방법 및, 그를 위한 처리를 기록한 기록 매체 KR100403103B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18652399A JP3998372B2 (ja) 1999-06-30 1999-06-30 半導体処理工程制御システム、半導体処理工程制御方法、及び、そのための処理を記録した記録媒体
JP1999-186523 1999-06-30

Publications (2)

Publication Number Publication Date
KR20010029860A true KR20010029860A (ko) 2001-04-16
KR100403103B1 KR100403103B1 (ko) 2003-10-23

Family

ID=16189995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036356A KR100403103B1 (ko) 1999-06-30 2000-06-29 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어방법 및, 그를 위한 처리를 기록한 기록 매체

Country Status (5)

Country Link
US (2) US6745094B1 (ko)
JP (1) JP3998372B2 (ko)
KR (1) KR100403103B1 (ko)
CN (2) CN1262946C (ko)
TW (1) TW494462B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005334A1 (fr) * 2000-07-07 2002-01-17 Tokyo Electron Limited Procede de maintenance de processeur, procede d'inspection automatique de processeur et de reinitialisation automatique de processeur et procede de logiciel d'autodiagnostic permettant de piloter le processeur
US7337088B2 (en) * 2001-05-23 2008-02-26 Micron Technology, Inc. Intelligent measurement modular semiconductor parametric test system
US6826437B2 (en) * 2002-02-28 2004-11-30 Advanced Micro Devices, Inc. Association of process context with configuration document for manufacturing process
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
EP1518268A2 (en) * 2002-07-03 2005-03-30 Tokyo Electron Limited Method for dynamic sensor configuration and runtime execution
KR101025527B1 (ko) * 2002-09-30 2011-04-04 도쿄엘렉트론가부시키가이샤 반도체 제조 프로세스의 모니터링 및 제어를 위한 방법 및장치
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
KR100893955B1 (ko) * 2004-02-19 2009-04-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치에 있어서의 처리실의 클리닝 방법 및 클리닝의 종점 검출 방법
US6999897B2 (en) 2004-03-11 2006-02-14 Powerchip Semiconductor Corp. Method and related system for semiconductor equipment early warning management
US8112752B2 (en) * 2005-07-06 2012-02-07 Asml Netherlands B.V. Method for performing a software process, controller and lithographic apparatus
JP2007027429A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 露光装置補正システム、露光装置補正方法、及び半導体装置の製造方法
CN100444596C (zh) * 2005-12-08 2008-12-17 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工数据的处理方法
CN100429745C (zh) * 2005-12-08 2008-10-29 北京圆合电子技术有限责任公司 半导体制造设备控制系统及其方法
US7571019B2 (en) * 2005-12-30 2009-08-04 Intel Corporation Integrated configuration, flow and execution system for semiconductor device experimental flows and production flows
JP2007266482A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 生産システム及び電子装置の製造方法
KR20120064427A (ko) 2010-12-09 2012-06-19 삼성전자주식회사 반도체 공정 산포의 제어 방법
JP7161954B2 (ja) * 2019-02-01 2022-10-27 株式会社荏原製作所 制御システム、制御システムのプログラムを記録した記録媒体、および制御システムの方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144423A (ja) * 1985-08-07 1986-03-04 Hitachi Ltd 半導体装置の製造自動化装置
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JPH04361519A (ja) * 1991-06-10 1992-12-15 Kokusai Electric Co Ltd ウェ−ハ処理装置の制御装置
JP2693880B2 (ja) 1991-06-26 1997-12-24 山形日本電気株式会社 半導体装置の製造方法及び膜生長装置
KR950034648A (ko) 1994-05-25 1995-12-28 김광호 반도체장치의 제조방법
US5898588A (en) * 1995-10-27 1999-04-27 Dainippon Screen Mfg. Co. Method and apparatus for controlling substrate processing apparatus
JPH10149967A (ja) * 1996-11-15 1998-06-02 Kokusai Electric Co Ltd 半導体製造装置
JPH10256241A (ja) 1997-03-06 1998-09-25 Mitsubishi Electric Corp 成膜装置の制御方法
JPH10270525A (ja) * 1997-03-28 1998-10-09 Dainippon Screen Mfg Co Ltd 基板処理装置、基板処理システムおよび処理レシピのデータ構造
JP3892553B2 (ja) * 1997-10-29 2007-03-14 大日本スクリーン製造株式会社 基板処理装置
US6263255B1 (en) * 1998-05-18 2001-07-17 Advanced Micro Devices, Inc. Advanced process control for semiconductor manufacturing
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
JP3897922B2 (ja) * 1998-12-15 2007-03-28 株式会社東芝 半導体装置の製造方法、及びコンピュ−タ読取り可能な記録媒体
US6385496B1 (en) * 1999-03-12 2002-05-07 Fisher-Rosemount Systems, Inc. Indirect referencing in process control routines

Also Published As

Publication number Publication date
CN100416549C (zh) 2008-09-03
US20040186610A1 (en) 2004-09-23
CN1280343A (zh) 2001-01-17
JP2001015398A (ja) 2001-01-19
US6745094B1 (en) 2004-06-01
JP3998372B2 (ja) 2007-10-24
US6853870B2 (en) 2005-02-08
CN1776665A (zh) 2006-05-24
TW494462B (en) 2002-07-11
KR100403103B1 (ko) 2003-10-23
CN1262946C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100403103B1 (ko) 반도체 처리 공정 제어 시스템, 반도체 처리 공정 제어방법 및, 그를 위한 처리를 기록한 기록 매체
JP5111719B2 (ja) 時系列なリアルタイムのデータおよび非リアルタイムのデータを収集し検索する方法およびシステム
US7401066B2 (en) Correlation of end-of-line data mining with process tool data mining
KR102210972B1 (ko) 고속 빅데이터 분석을 수행하는 스마트팩토리 시스템
JP2000503788A (ja) 分散制御システムのための処理情報およびメンテナンスシステム
KR20200033727A (ko) 데이터 처리 방법, 데이터 처리 장치, 데이터 처리 시스템, 및 데이터 처리 프로그램을 저장한 컴퓨터 판독 가능한 기록 매체
US7725497B2 (en) System and method for standardized process monitoring in a complex manufacturing environment
JP2001159910A (ja) 工程装置選択システムおよび選択方法
US7246265B2 (en) Method and system for automatically verifying fault hypotheses predetermined by a user
CN110096198A (zh) 数据提供装置、数据提供方法以及设备管理系统
US20210397992A1 (en) Inference apparatus, information processing apparatus, inference method, program and recording medium
JP4242945B2 (ja) 半導体製造装置の群管理システムにおける測定データ加工方法
CN112689804B (zh) 将技术设施的资产的数据集成到平台中的方法、数字平台和计算机程序产品
US6909934B1 (en) Efficient method of dynamic formulation of chamber selections for multiple chamber tools
US6192286B1 (en) FA information managing method
JP2002312014A (ja) 加工物の製造方法、製造装置及び製造用プログラム
US8954970B2 (en) Determining executable processes based on a size of detected release-forgotten memory area and selecting a next process that achieves a highest production quantity
US7299158B2 (en) Process control data collection
US7464038B2 (en) Method and system for changing an order in a flexible order transaction system
WO2022091608A1 (ja) 上位管理装置、生産制御システム、上位管理方法および上位管理プログラム
KR102243708B1 (ko) Hmi 시스템의 편집 툴 갱신 방법
CN114967630B (zh) 一种基于工业以太网的运行控制系统及方法
JPH10198402A (ja) 学習パラメータ初期値の同定方法及び装置
JP7119411B2 (ja) データベース装置、データ管理方法、及びコンピュータ・プログラム
JPH06104154A (ja) 自動品質管理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee