KR20010010823A - 반도체소자 제조방법 - Google Patents

Abstract

본 발명은 구리 재질의 상, 하부 금속배선의 상호연결공정을 개시한다. 이에 의하면, 사진식각공정에 의해 상부 금속배선을 위한 식각홈을 층간절연막에 선택적으로 형성하고, 기 사용된 감광막의 패턴을 플로우시켜 식각홈 상에 비아홀을 위한 개구부를 형성하고, 개구부의 노출된 층간절연막을 선택적으로 식각하여 그 아래의 하부 금속배선을 노출하고, 비아홀과 식각홈에 채워지고 층간절연막과 평탄화를 이룬 상부 금속배선을 형성한다.

따라서, 본 발명은 2번의 사진공정을 적용하는 종래에 비하여 1번의 사진공정을 생략하여 공정 단순화와 제조원가절감을 이룬다.

Description

반도체소자 제조방법 {method for manufacturing semiconductor device}

본 발명은 반도체소자 제조방법에 관한 것으로, 보다 상세하게는 포토공정의 횟수를 줄여 상, 하부 금속배선의 상호연결을 단순화하도록 한 반도체소자 제조방법에 관한 것이다.

최근에 들어 구리 금속배선은 낮은 저항과, 전자이동(electromigration)에 대한 높은 내성 때문에 서브미크론 피치의 다층 상호연결을 위한 후보들 중의 하나로 주목받아 왔다. 하지만, 2개의 주요 쟁점 즉, 구리 확산을 방지하는, 얇고 평탄한 라이너(liner)와, 비아(via) 금속 오버랩의 감소가 실현되어야만 한다. 현재, 이러한 쟁점을 해결할 수 있는 공정으로서 다마신(damascene) 공정이 도입되기 시작하였다.

종래의 다마신공정을 이용한 상, 하부 금속배선의 상호연결을 도 1 내지 도 3을 참조하여 설명하기로 한다.

도 1에 도시된 바와 같이, 먼저 반도체기판, 예를 들어 실리콘기판(10) 상에 구리 재질의 하부 금속배선(11)을 형성하고 그 위에 층간절연막(13)을 적층한다. 도면에 도시되지 않았으나 통상적으로 실리콘기판(10)에 MOS 트랜지스터를 위한 소오스/드레인영역과 게이트전극과, 적층형 커패시터와, 기타 다른 소자들이 형성되고 그 위에 평탄화를 위한 층간절연막이 적층되어 있음은 자명한 사실이다.

그런 다음, 후속공정에서 형성될 도 3의 상부 금속배선(19)을 위한 부분에 감광막(15)의 개구부가 위치하는 감광막(15)의 패턴을 층간절연막(13)에 형성한다.

이후, 감광막(15)의 패턴을 식각마스크로 이용하여 상기 개구부 내의 노출된 층간절연막(13)을 상부 금속배선(19)의 두께에 해당하는 깊이만큼 건식 식각하여 사각 형상의 식각홈(16)을 형성한다.

도 2에 도시된 바와 같이, 이어서, 도 1의 감광막(15)의 패턴을 제거하고 다시 한번 식각홈(16)의 저면 중앙부에 개구부가 위치한 감광막(17)의 패턴을 층간절연막(13)에 형성한다.

이후, 감광막(17)의 패턴을 식각마스크로 이용하여 상기 개구부 내의 노출된 층간절연막(13)을 그 아래의 하부 금속배선(11)이 노출될 때까지 건식 식각하여 비아홀(18)을 형성한다.

도 3에 도시된 바와 같이, 이어서, 도 2의 감광막(17)의 패턴을 제거하고 나서 비아홀(18)을 완전히 채울 수 있을 정도의 두께로 구리를 적층하고 나서 이를 기계화학적 연마공정에 의해 식각홈(16) 외측의 구리를 전부 제거하여 식각홈(16) 내에 구리 재질의 상부 금속배선(19)을 형성한다. 이때, 상부 금속배선(19)과 층간절연막(13)이 표면 평탄화를 이룬다.

그러나, 종래에는 상부 금속배선을 위한 사진식각공정과, 비아홀을 위한 사진식각공정이 각각 수행되기 때문에 2번의 사진공정이 필요하고 또한, 감광막의 소모량이 많다. 이는 공정의 복잡성을 초래하고 나아가 제조원가의 상승을 가져온다.

따라서, 본 발명의 목적은 비아홀을 통한 상, 하부 금속배선의 상호연결공정을 단순화를 이루어 제조원가 절감을 이루도록 한 반도체소자 제조방법을 제공하는데 있다.

도 1 내지 도 3은 종래 기술에 의한 반도체소자 제조방법을 나타낸 공정도.

도 4 내지 도 6은 본 발명에 의한 반도체소자 제조방법을 나타낸 공정도.

도 7은 도 5의 식각홈에 감광막이 플로우되어 배치되는 영역을 나타낸 평면도.

도 8은 본 발명에 적용된 패드용 식각홈에 감광막이 플로우되어 배치되는 영역을 나타낸 평면도.

이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자 제조방법은

반도체기판에 하부 금속배선을 형성하고 나서 층간절연막을 적층하는 단계;

상기 층간절연막의 원하는 부분에 제 1 개구부가 위치한 감광막의 패턴을 상기 층간절연막에 형성하고 이를 식각마스크로 원하는 깊이의 식각홈을 형성하는 단계;

상기 감광막의 패턴을 상기 식각홈의 저면으로 플로우시켜 상기 제 1 개구부를 제 2 개구부로 축소시키는 단계;

상기 감광막의 패턴을 마스크로 하여 상기 하부 금속배선을 노출시키는 비아홀을 형성하는 단계; 그리고

상기 하부 금속배선과의 전기적 상호연결을 위해 상기 비아홀과 상기 식각홈에만 채워진 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

따라서, 본 발명은 사진공정의 회수를 줄여 공정을 단순화하고 제조원가 절감을 이룬다.

이하, 본 발명에 의한 반도체소자 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.

도 4 내지 도 6은 본 발명에 의한 반도체소자 제조방법을 나타낸 공정도이다.

도 4를 참조하면, 먼저, 반도체기판, 예를 들어 실리콘기판(10) 상에 구리 재질의 하부 금속배선(11)을 형성하고 그 위에 층간절연막(13)을 적층한다. 도면에 도시되지 않았으나 통상적으로 실리콘기판(10)에 MOS 트랜지스터를 위한 소오스/드레인영역과 게이트전극과, 적층형 커패시터와, 기타 다른 소자들이 형성되고 그 위에 평탄화를 위한 층간절연막이 적층되어 있음은 자명한 사실이다.

그런 다음, 후속공정에서 형성될 도 6의 상부 금속배선(19)을 위한 부분에 제 1 개구부(26)가 위치하는 감광막(25)의 패턴을 층간절연막(13)에 형성한다.

여기서, 감광막(25)의 패턴 두께는 후속공정에서 플로우되는 것을 고려하여 두껍게 형성하는 것이 바람직하다. 즉, 종래에는 감광막(15),(17)이 단지 식각마스크로서의 역할을 충분히 수행하기 적합한 6400∼6500Å의 두께로 이루어지지만, 본 발명의 감광막(25)은 후속 감광막 플로우공정 전, 후 모두에 식각마스크로서의 역할은 수행하도록 종래에 비하여 훨씬 두꺼운 두께, 예를 들어 1000Å 정도의 두께로 이루어지는 것이 바람직하다.

이후, 감광막(25)의 패턴을 식각마스크로 이용하여 제 1 개구부 내의 층간절연막(13)을 상부 금속배선(19)의 두께에 해당하는 깊이만큼 건식 식각하여 사각 형상의 식각홈(16)을 형성한다.

도 5에 도시된 바와 같이, 이어서, 예를 들어 150∼200℃의 온도에서 100∼200초의 시간동안 감광막(25)을 식각홈(16)의 저면으로 플로우시켜 비아홀(18)을 위한, 도 4의 제 1 개구부(26)보다 작은 사이즈의 제 2 개구부(27)로 축소시킨다.

따라서, 본 발명은 감광막(25)의 패턴을 제거하지 않고 그대로 사용하므로 비아홀 형성을 위한 감광막 코팅 및 노광의 사진공정을 생략하여 종래에 비하여 공정 단순화는 물론 감광막의 소모량을 줄여 제조원가의 절감을 이룰 수 있다.

그런 다음, 감광막(25)의 패턴을 식각마스크로 이용하여 제 2 개구부(27) 내의 노출된 층간절연막(13)을 하부 금속배선(11)이 노출될 때까지 건식 식각하여 비아홀(18)을 형성한다.

여기서, 상부 금속패턴(19)을 위한 식각홈(16)은 도 7에 도시된 바와 같은 패턴으로 형성되는데, 식각홈(16)의 외측부에는 플로우되기 전의 감광막(25)이 배치되고, 식각홈(16)의 저면 중앙부의 사각부(16a)에 비아홀(18)을 위한 제 2 개구부(27)가 형성되도록 나머지 부분(16b)에는 감광막(25)이 화살표로 표시된 방향으로 플로우하여 덮여진다.

한편, 패드(도시 안됨)를 위한 식각홈(36)은 도 8에 도시된 바와 같은 패턴으로 식각홈(16)과 함께 동시에 형성될 수 있다. 식각홈(36)의 저면 중앙부에 위치한, 4개의 이격된 사각부(36a)와 식각홈(36)의 외측부에는 플로우되지 전의 감광막(25)이 배치되고, 사각부(36a)의 주위 부분(36b)과, 식각홈(36)의 경계선을 따라 가면서 인접한 부분(36c)에는 감광막(25)이 화살표로 표시된 방향으로 플로우하여 덮여지고, 나머지 부분(36d)은 비아홀이 형성된다. 따라서, 패드를 위한 감광막의 패턴은 그물망의 형태로 이루어진다.

도 6에 도시된 바와 같이, 이어서, 도 5의 감광막(25)의 패턴을 제거하고 나서 비아홀(18)을 완전히 채울 수 있을 정도의 두께로 구리를 적층하고 나서 이를 기계화학적 연마공정 또는 에치백공정에 의해 식각홈(16) 외측의 구리를 전부 제거하여 식각홈(16) 내에 구리 재질의 상부 금속배선(19)을 형성한다. 이때, 상부 금속배선(19)과 층간절연막(13)이 표면 평탄화를 이룬다.

한편, 본 발명에서 상부 금속배선을 기준으로 설명하고 있으나 상부 금속배선과 함께 패드를 동시에 형성할 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 사진식각공정에 의해 상부 금속배선을 위한 식각홈을 층간절연막에 선택적으로 형성하고, 기 사용된 감광막의 패턴을 플로우시켜 식각홈 상에 비아홀을 위한 개구부를 형성하고, 개구부의 노출된 층간절연막을 선택적으로 식각하여 그 아래의 하부 금속배선을 노출하고, 비아홀과 식각홈에 채워지고 층간절연막과 평탄화를 이룬 상부 금속배선을 형성한다.

따라서, 본 발명은 2번의 사진공정을 적용하는 종래에 비하여 1번의 사진공정을 생략하여 공정 단순화와 제조원가절감을 이룬다.

한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (3)

1. 반도체기판에 하부 금속배선을 형성하고 나서 층간절연막을 적층하는 단계;

   상기 층간절연막의 원하는 부분에 제 1 개구부가 위치한 감광막의 패턴을 상기 층간절연막에 형성하고 이를 식각마스크로 원하는 깊이의 식각홈을 형성하는 단계;

   상기 감광막의 패턴을 상기 식각홈의 저면으로 플로우시켜 상기 제 1 개구부를 제 2 개구부로 축소시키는 단계;

   상기 감광막의 패턴을 마스크로 하여 상기 하부 금속배선을 노출시키는 비아홀을 형성하는 단계; 그리고

   상기 하부 금속배선과의 전기적 상호연결을 위해 상기 비아홀과 상기 식각홈에만 채워진 상부 금속배선을 형성하는 단계를 포함하는 반도체소자 제조방법.
2. 제 1 항에 있어서, 상기 감광막의 패턴을 플로우되기 전과 플로우된 후에도 모두 식각마스크로서 역할하도록 두꺼운 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
3. 제 1 항에 있어서, 상기 감광막의 패턴을 패드용 감광막의 패턴으로 형성할 때 그물망 패턴으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.